靜態(tài)時(shí)序分析

1、靜態(tài)時(shí)序分析(Static Timing Analysis)技術(shù)是一種窮盡分析方法，用以衡量電路 性能。建立和保持時(shí)間的檢查(setup and hold checks)時(shí)鐘脈沖寬度的檢查門(mén)控時(shí)鐘檢查(clock-gating checks)recovery and removal checksunclocked registers未約束的時(shí)序端點(diǎn)(unconstrained timing endpoints)multiple clocked registers組合反饋回路(combinational feedback loops)基于設(shè)計(jì)規(guī)則的檢查，包括對(duì)最大電容、最大傳輸時(shí)間、最大扇出的檢

2、查等。它提取整個(gè)電路的所有時(shí)序路徑，通過(guò)計(jì)算信號(hào)沿在路徑上的延遲找出違背 時(shí)序約束的錯(cuò)誤，主要是檢查建立時(shí)間和保持時(shí)間是否滿足要求，而它們又 分別通過(guò)對(duì)最大路徑延遲和最小路徑延遲的分析得到。靜態(tài)時(shí)序分析的方法不依賴于激勵(lì)，且可以窮盡所有路徑，運(yùn)行速度很快， 占用內(nèi)存很少。它完全克服了動(dòng)態(tài)時(shí)序驗(yàn)證的缺陷，適合進(jìn)行超大規(guī)模的片上系統(tǒng)電路的驗(yàn) 證，可以節(jié)省多達(dá)20%的設(shè)計(jì)時(shí)間。PT是Synopsys的sign-off quality的STA工具，是一個(gè)單點(diǎn)的全芯片、門(mén)級(jí)靜態(tài)時(shí) 序分析器。PrimeTime工作在設(shè)計(jì)的門(mén)級(jí)層次，并且和Synopsys其它工具整合得很緊密?；咎攸c(diǎn)和功能：設(shè)置設(shè)計(jì)環(huán)境設(shè)

3、置查找路徑和鏈接路徑 The search_path variable specifies a list of directory paths thatPrimeTime uses to find the designs, libraries, and other files. The link_path variable specifies a list of libraries that PrimeTime uses to link designs讀入設(shè)計(jì)（和庫(kù)文件）鏈接頂層設(shè)計(jì)對(duì)必要的操作條件進(jìn)行設(shè)置，這里包括了線上負(fù)載的模型、端口負(fù)載、驅(qū)動(dòng)、 以及轉(zhuǎn)換時(shí)間等指定時(shí)序約束(timing

4、constraints)定義時(shí)鐘周期、波形、不確定度(uncertainty)、延時(shí)(latency)指明輸入輸出端口的延時(shí)等設(shè)置時(shí)序例外 外 (timing exceptions)設(shè)置多周期路徑(multicycle paths) 設(shè)置虛假路徑(false paths)定義最大最小延時(shí)(max I min delay) 無(wú)效的 arcs(disable timing)進(jìn)行時(shí)序分析：在作好以上準(zhǔn)備工作的基礎(chǔ)上，可以對(duì)電路進(jìn)行靜態(tài)時(shí)序分析，生成constraint reports 和 path timing reports oPrimeTime提供兩種用戶界面，圖形用戶界面GUI (Graphi

5、cal User Interface)和基 于Tcl的命令行界面pt_shell，其運(yùn)行方式分別是：%PrimeTime如 %pt_shell、1設(shè)計(jì)輸入PT不能讀取RTL源文件，它是靜態(tài)分析引擎，只能讀取映射后的設(shè)計(jì)，包 括db、verilog、vhdl等格式的文件。貧 pt_shellread_db-netlist_only,db由于db格式的網(wǎng)表包含約束和環(huán)境屬性等，故使用-netlisLonly選 項(xiàng)指示PT只加載結(jié)構(gòu)化網(wǎng)表。貧 pt_shellread_verilog.sv、2時(shí)鐘規(guī)范創(chuàng)建時(shí)鐘翁 create_clock-period period_value-name clock_

6、name-waveform edge_listsource_objectssource_objects Specifies the objects used as sources of the clock. The sources can be ports, pins or nets in the design. If you do not use this option, you must use the -name option, which creates a virtual clock not associated with a port, pin or net. When a net

7、 is used as the source, the first driver pin of the net is the actual source used in creating the clock.您* pt_shellcreate_clock -period 4 -waveform list 0 2 -name clk get_portsclk每2時(shí)鐘規(guī)范晦時(shí)鐘延遲set_clock_latency-rise-fall-min-max-sourcedelayobject_listpt_shellset_clock_latency 1.2 -rise get_clocks CLK1實(shí)

8、2時(shí)鐘規(guī)范時(shí)鐘轉(zhuǎn)換蟲(chóng)卻 set_clock_transition -rise-fall -min -max transition clock_list pt_shellset_clock_transition 0.38 -rise get_clocks CLK1晦傳播時(shí)鐘set_propagated_clockobject_list蟲(chóng)卻 pt_shellset_propagated_clock all_clocks、2時(shí)鐘規(guī)范指定時(shí)鐘歪斜：在同步設(shè)計(jì)中，數(shù)據(jù)在一個(gè)時(shí)鐘邊沿由FF發(fā)送，在下一個(gè) 時(shí)鐘沿由另一個(gè)FF接收，理想情況下兩個(gè)邊沿間應(yīng)有準(zhǔn)確的一個(gè)時(shí)鐘周期 的延時(shí)，然而由于連線延遲的差異，接

9、收時(shí)鐘沿可早、可晚。為保證設(shè)計(jì)的 robust，須指定時(shí)鐘歪斜。您* set_clock_uncertainty-from from_clock | -to to_clock-rise -fall -setup -holduncertainty獨(dú) pt_shellset_clock_uncertainty -setup 0.65 get_clocks CLK您丹 pt_shellset_clock_uncertainty -hold 0.45 get_clocks CLK、2時(shí)鐘規(guī)范指定生成的時(shí)鐘獨(dú) create_generated_clock-name clock_name -source

10、master_pin-divide_bydivide_factor | -multiply_bymultiply_factor-duty_cycle percent source_objects獨(dú) pt_shellcreate_generated_clock -multiply_by 2-duty_cycle60 -source get_pins CLK get_pins fool、時(shí)序分析命令禁止時(shí)序弧分別禁止時(shí)序弧備 pt_shellset_disable_timing-from A2 -to Z get_cells Ul富 pt_shellreport_disable_timing情形分

11、析富 pt_shellset_case_analysis 1 test_mode扇 pt_shellremove_case_analysistest_mode窯時(shí)序分析命令虹多周期路徑您司 set_multicycle_path -from -to 獨(dú) pt_shellset_multicycle_path 2 -setup -from regA/clk -to regB/D、時(shí)序分析命令虛假路徑甄 set_false_path-from from_list-through through_list-to to_list您司 pt_shellset_false_path -from ff12

12、-to ff34獨(dú) pt_shellset_false_path -from ffl/CP -through Ul/Z U2/Z -through U3/Z U4/C -to ff2/D獨(dú) pt_shellforeach_in_collection clkl all_clocks foreach_in_collectionclk remove_from_collection all_clocks get_clocks $clkl set_false_path -from get_clocks $clkl -to get_clocks $clk2時(shí)序分析命令生成報(bào)告獨(dú) report_timing-from from_list -to to_list -through through_list-delay_typedelay_type -nworstpaths_per_endpoint -max_paths count -nets -group group_name -significant_digits digits -nosplit -transition_time -capacitance時(shí)序分析命令生成報(bào)告魚(yú)可 report_bottleneck-from from_list -to to_list-through through_lis