西南交通大學(xué)年《電工學(xué)》第九章觸發(fā)器及時(shí)序邏輯電路期末考試試題及答案

1、電工學(xué)第九章觸發(fā)器及時(shí)序邏輯電路期末考試試題及答案一、填空題（1）數(shù)字電路按邏輯功能的不同分為 組合邏輯電路 和 時(shí)序邏輯電路 。（2）觸發(fā)器按邏輯功能的不同，分為 RS 觸發(fā)器、 JK 觸發(fā)器、 D 觸發(fā)器、 T 觸發(fā)器，其中， RS 觸發(fā)器具有約束條件， JK 觸發(fā)器邏輯功能最強(qiáng)。（3）時(shí)序邏輯電路的特點(diǎn)是：輸出不僅取決于當(dāng)時(shí) 輸入 的狀態(tài)，還與電路 原來(lái) 的狀態(tài)有關(guān)。（4）組合邏輯電路的基本單元是 門(mén)電路 ，時(shí)序邏輯電路的基本單元是 觸發(fā)器 。（5）RS觸發(fā)器的功能有 保持 、 復(fù)位 和 置位 ，由與非門(mén)組成的RS觸發(fā)器，電路中不允許兩個(gè)輸入端同時(shí)為 0 ，否則將出現(xiàn)邏輯混亂。（6）欲使

2、JK觸發(fā)器實(shí)現(xiàn)的功能，則輸入端J應(yīng)接 1 ，K應(yīng)接 1 。（7）JK觸發(fā)器具有 保持 、 復(fù)位 、 置位 和 計(jì)數(shù) 功能。（8）D觸發(fā)器具有 復(fù)位 和 置位 功能。二、選擇題觸發(fā)器引入時(shí)鐘脈沖的目的是（B ）（A）改變輸出狀態(tài)（B）改變輸出狀態(tài)的時(shí)刻受時(shí)鐘脈沖的控制（C）保持輸出狀態(tài)的穩(wěn)定性與非門(mén)構(gòu)成的SR鎖存器的約束條件是（ B）（A） （B） （C） （D）JK觸發(fā)器處于翻轉(zhuǎn)時(shí)，輸入信號(hào)的條件是（ D）（A）J=0 , K=0 （B）J=0 , K=1 （C)）J=1 , K=0 （D）J=1 , K=1或非門(mén)構(gòu)成的SR鎖存器的輸入為 S=1、R=0，當(dāng)輸入S變?yōu)?時(shí)，觸發(fā)器的輸出將會(huì)（

3、C ）。（A）置位 （B）復(fù)位 （C）不變J=K=1時(shí)，JK觸發(fā)器的時(shí)鐘輸入頻率為120Hz，Q輸出為（C ）（A）保持為高電平 （B）保持為低電平（C）頻率為60Hz的方波 （D）頻率為240Hz的方波三、將如圖所示的JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器，畫(huà)出連線圖。四、畫(huà)出由與非門(mén)組成的SR鎖存器輸出端的電壓波形，輸入端的電壓波形如圖中所示。答案：五、已知上升沿觸發(fā)的D觸發(fā)器的時(shí)鐘CP和輸入端D的波形如圖所示，畫(huà)出D觸發(fā)器輸出端Q的波形。設(shè)D觸發(fā)器的初始狀態(tài)為“0”。六、已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP的電壓波形如圖所示，試畫(huà)出端對(duì)應(yīng)的波形。設(shè)觸發(fā)器的初始狀態(tài)為Q = 0。答案： 七、在下圖電路中，若CP、S、R的電壓波形如圖中所示，試畫(huà)出Q的波形，假定觸發(fā)器的初