電子電路設(shè)計訓(xùn)練unit1課件

1、電子電路設(shè)計訓(xùn)練unit1電子電路設(shè)計訓(xùn)練unit1電子電路設(shè)計訓(xùn)練課程安排：模擬部分（1-8周）&數(shù)字部分（9-16周）模擬部分：7次課程，4次實驗公共郵箱：Key：buaaeda電子電路設(shè)計訓(xùn)練課程安排：教輔蔡光欣 李婷譚思玚 鄭瑋璐李霽盈教輔蔡光欣 電子電路設(shè)計訓(xùn)練考核方式：模擬和數(shù)字各占50分模擬部分：考試50%實驗40%（完成實驗20%+實驗報告20%） 三人一組平時表現(xiàn) 10% 課堂提問 課堂小測試電子電路設(shè)計訓(xùn)練考核方式：電子電路設(shè)計訓(xùn)練課程內(nèi)容：1、集成電路及其產(chǎn)業(yè)發(fā)展2、Eda軟件的發(fā)展歷程3、Pspice語言4、Multisim軟件的使用5、電源電路、放大電路設(shè)計6、Cad

2、ence軟件的使用7、若干設(shè)計實例電子電路設(shè)計訓(xùn)練課程內(nèi)容：電子電路設(shè)計訓(xùn)練先修課程：電路分析模擬電子技術(shù)基礎(chǔ) 數(shù)字電子技術(shù)基礎(chǔ)信號與系統(tǒng)電子電路設(shè)計訓(xùn)練先修課程：View of EDA張杰斌新主樓F414zjbSimulating PartUnit 1View of EDA張杰斌Simulating PartUIC的發(fā)展帶動EDA的進(jìn)步IC的生產(chǎn)由設(shè)計、制造、封裝業(yè)組成設(shè)計封裝制造IC的發(fā)展帶動EDA的進(jìn)步IC的生產(chǎn)由設(shè)計、制造、封裝業(yè)組成集成電路發(fā)展歷程1950年：結(jié)型晶體管誕生；1951年：場效應(yīng)晶體管發(fā)明；1958年：集成電路產(chǎn)生，開創(chuàng)了世界微電子學(xué)的歷史；1962年： MOS場效應(yīng)晶

3、體管發(fā)明；1963年：首次提出CMOS技術(shù)，今天，95%以上的集成電路芯片都是基于CMOS工藝；集成電路發(fā)展歷程1950年：結(jié)型晶體管誕生；集成電路發(fā)展歷程1966年：美國RCA公司研制出CMOS集成電路并研制出第一塊門陣列（50門）；1971年：Intel推出1kb動態(tài)隨機存儲器（DRAM），標(biāo)志著大規(guī)模集成電路出現(xiàn)；1978年：64kb DRAM誕生，不足0.5cm2的硅片上集成了14萬個晶體管，標(biāo)志著超大規(guī)模集成電路（VLSI）時代的來臨；1988年：16M DRAM問世，1cm2大小的硅片上集成有3500萬個晶體管集成電路發(fā)展歷程集成電路發(fā)展歷程1989年：486微處理器推出，25MH

4、z，1m工藝，后來50MHz芯片采用 0.8m工藝；1993年：66MHz奔騰處理器推出，采用0.6工藝；1995年：Pentium Pro（高能奔騰，686級的CPU ）, 133MHz，采用0.6-0.35工藝； 1997年：300MHz奔騰問世，采用0.25工藝；1999年：奔騰問世，450MHz，采用0.25工藝，后采用0.18m工藝；集成電路發(fā)展歷程1989年：486微處理器推出，25MHz，集成電路發(fā)展歷程2000年：奔騰4問世，1.5GHz，0.18工藝；2001年：Intel 采用0.13工藝；2003年：奔騰4 E系列推出，采用90nm工藝；2005年：intel 酷睿2系列

5、上市，采用65nm工藝；。2007年： 基于全新45納米High-K工藝的intel酷睿2 E7/E8/E9上市。2009年：intel酷睿i系列全新推出，采用的32nm工藝；2011年底，intel14nm工藝芯片已經(jīng)完成設(shè)計；2013年，intel的14nm工藝CPU已經(jīng)流片成功，計劃兩年內(nèi)推出成熟產(chǎn)品。目前市場上性能較好的CPU Intel 酷睿i7 3.6GHz 主頻，32nm工藝。集成電路發(fā)展歷程2000年：奔騰4問世，1.5GHz，0.1摩爾定律摩爾定律是由英特爾(Intel)創(chuàng)始人之一戈登摩爾（GordonMoore）提出來的。其內(nèi)容為：集成電路上可容納的晶體管數(shù)目，約每隔18個

6、月便會增加一倍，性能也將提升一倍，而價格下降一半；或者說，每一美元所能買到的電腦性能，將每隔18個月翻兩番。這一定律揭示了信息技術(shù)進(jìn)步的速度。 摩爾定律摩爾定律是由英特爾(Intel)創(chuàng)始人之一戈世界集成電路產(chǎn)業(yè)世界集成電路產(chǎn)業(yè)一直以3-4倍于國民經(jīng)濟(jì)增長速度發(fā)展。每年均增長17。世界超大集成電路生產(chǎn)的主流工藝水平是直徑為12英寸(300mm)硅晶圓片，光刻精度（特征尺寸）為0.13微米，目前最高工藝水平已達(dá)到22nm、18英寸（450mm）水平。衡量集成電路產(chǎn)業(yè)技術(shù)水平的兩個重要參數(shù)是: 晶圓直徑 特征尺寸 世界最高水平的單片集成電路芯片上所容 納的元器件數(shù)量已經(jīng)超過80億個。向SOC（Sy

7、stem on Chip)發(fā)展世界集成電路產(chǎn)業(yè)世界集成電路產(chǎn)業(yè)一直以3-4倍于國民經(jīng)濟(jì)增長IC發(fā)展速度1959197020002005特征尺寸 um2580.180.13硅片直徑 mm530200300電源 V5533集成度61031081010MPU主頻 Hz800k1G5GDRAM bit1k1G3G管子價格 $100.310-610-8IC發(fā)展速度1959197020002005特征尺寸 um2世界IC市場Intel (美) 297.5 ；Toshiba（日）112.1 ；NEC（日） 110.8；Samsung（韓） 108.0 ； Texas Instrument（美） 91.0 ；

8、Motorola（美） 80.0 ；STMicroelectronics (意法) 79.5 ；Hitachi （日立）72.8 ；Infineon（德）67.2 ；MicroTE（美）63.1 ； SUM 1087.8億美元2012年全球IC市場銷售額突破 3000億2000年世界IC市場總銷售額達(dá)到2044億世界IC市場Intel (美) 297.5 ；Toshiba中國IC的發(fā)展2002年，市場銷售額4862.5億元，2007年， 市場銷售額 5623.7億元主要芯片制造廠家國內(nèi)投資建設(shè)生產(chǎn)線8英寸線有6條，14英寸的在建中芯國際，上海宏力，上海華虹，上海先進(jìn)半導(dǎo)體，無錫華晶上華，上海貝

9、嶺，北京首鋼日電，紹興華越計算機類、消費類、網(wǎng)絡(luò)通信類三大領(lǐng)域占中國集成電路市場的88.1%中國IC的發(fā)展2002年，市場銷售額4862.5億元，200集成電路生產(chǎn)主要流程需求設(shè)計材料（單晶硅等）掩膜版芯片制作芯片檢測封裝測試集成電路生產(chǎn)主要流程需求設(shè)計材料（單晶硅等）掩膜版芯片制作芯硅棒硅片切片IC制造過程硅片測試鍵合光刻、注入、擴散、刻蝕芯片封裝劃片芯片測試刻蝕后的硅片成品硅棒硅片切片IC制造過程硅片測試鍵合光刻、注入、擴散、刻蝕芯絕熱層炭加熱部件石英坩鍋熔融多晶硅單晶硅籽晶CZ拉單晶爐絕熱層炭加熱部件石英坩鍋熔融多晶硅單晶硅籽晶CZ拉單晶爐晶圓 圖中從左到右分別是450mm（18英寸）、

10、300mm（12英寸）和200mm（8英寸）的晶圓，其中只有8寸為晶圓實物，18寸和12寸皆為比例模型。晶圓 圖中從左到右分別是450mm（18英寸）、300mm投影掩膜版承載臺透鏡（縮小版圖）曝光（聚焦、對準(zhǔn)、曝光、步進(jìn)）對準(zhǔn)激光快門（曝光時打開）UV光源光刻過程zyx硅片投影掩膜版承載臺透鏡（縮小版圖）曝光（聚焦、對準(zhǔn)、曝光、步進(jìn)摻雜離子束離子注入機X j結(jié)深離子注入摻雜硅片掩蔽層掩蔽層摻雜離子束離子注入機X j結(jié)深離子注入摻雜硅片掩蔽層掩蔽層擴散摻雜擴散雜質(zhì)掩蔽層掩蔽層硅片擴散摻雜擴散雜質(zhì)掩蔽層掩蔽層硅片鍵合引線鍵合壓點芯片用環(huán)氧樹脂粘在底板上引線框架管腳芯片封裝ABC鍵合引線鍵合壓點芯

11、片用環(huán)氧樹脂粘在底板上引線框架管腳芯片封裝封裝封裝CEp-硅襯底n+Pn+摻雜形成p型襯底B重?fù)诫s形成n型區(qū)Bipolar DevicenpnCEp-硅襯底n+Pn+摻雜形成p型襯底B重?fù)诫s形成n型區(qū)Bn+n+P wellSilicon增強型n溝道MOSFETMOSFETGateDrainSourceSiO2金屬金屬多晶硅VGG=0.7VVDD=3VInverted layerchannelGateDrainSourceSubstrateVGGVDDn+n+P wellSilicon增強型n溝道MOSFETMCMOSn+ n+ P阱 Vss S G D金屬場氧化層n型硅襯底 p+ p+ n型硅

12、襯底 VDD DGSP阱n+n+SDp+VssVDDSDp+GG多晶硅+VDD-VSSOutputInput反相器CMOSn+ n+ P阱 Vss S G D金屬場氧化層n型ASIC Application Specific Integrated Circuit設(shè)計輸入前仿真后仿真布局布線流片F(xiàn)ull CustomFPGAIC廠家負(fù)責(zé)模擬與數(shù)字電路的仿真 模擬：SPICE；PSPICE 數(shù)字：VHDL；Verilog HDLFull-Custom; Semi-Custom半定制：廠家提供半成品母片（Gate Array；Standard Cell）FPGA（Field Programmable

13、 Gate Array）ASIC Application Specific Int仿真語言（硬件描述語言HDL) Spice 晶體管/門級語言；VHDL、Verilog 行為級語言；可描述復(fù)雜的數(shù)字器件的邏輯行為具有模數(shù)混合仿真模擬用SPICE算法，數(shù)字用HDL Protel 里的Sim模塊；Workbench里的Multisim仿真語言（硬件描述語言HDL) PLD20世紀(jì)70年代推出，采用熔絲編程，陣列結(jié)構(gòu)20世紀(jì)80年代Lattice推出GAL（通用陣列邏輯generic array logic），采用E2PROM工藝1985年Xilinx推出FPGA（現(xiàn)場可編程門陣列field pro

14、grammable gate array），采用單元結(jié)構(gòu)CPLD（復(fù)雜可編程邏輯器件Complex Programmable Logic Device）由Altera推出PLD20世紀(jì)70年代推出，采用熔絲編程，陣列結(jié)構(gòu)EDA平臺下載設(shè)計處理（綜合、優(yōu)化、布局、布線）功能仿真時序仿真在線測試電路輸入（原理、HDL、波形）EDA平臺下載設(shè)計處理（綜合、優(yōu)化、布局、布線）功能仿真時序Top-Down設(shè)計系統(tǒng)級描述功能級描述功能仿真門級描述時序仿真Top-Down設(shè)計系統(tǒng)級描述功能級描述功能仿真門級描述時序EDA工具由公司自己推出：Altera的MAXPLUS，Xilinx的Foundation，Lattice的ispDesignEXPERT由第三方推出：Cadence，Synplify, Viewlogic, EWB, SystemView, Protel中國華大推出Panda2000， AetherEDA工具由公司自己推出：EDA軟件之爭形成CADENCE，SYNOPSYS 兩強相爭CADENCE強項在布局布線， SYNOPSYS 強項在邏輯綜合，仿真SNOPSYS開發(fā)physical compiler基于布線的邏輯綜合軟件CADENCE開發(fā)PKS的一體化EDA軟件從