實驗二++組合邏輯電路的設計與測試課件

1、實驗二、組合邏輯電路的設計及測試實驗內(nèi)容：1、設計用與非門及用 異或門、與門組成的半加器（74LS00、74LS86、74LS08）2、設計一個一位全加器，要求用異或門、與門及或門組成（74LS86、74LS08、74LS32）3、設計一位全加器，要求用與或非門實現(xiàn)（74LS51)4、設計一個對兩個兩位無符號的二進制數(shù)進行比較的電路，根據(jù)第一個數(shù)是否大于、等于、小于第二個數(shù)，使相應的三個輸出端中的一個輸出為“1”，要求用與門、與非門及或非門實現(xiàn)（74LS08、74LS00、74LS20、74LS02）實驗預習要求1、根據(jù)實驗設計任務要求，建立輸入、輸出變量，列出真值表。2、按實際選用邏輯門的類

2、型，用邏輯代數(shù)和卡諾圖化簡兩種方法求出簡化的邏輯表達式3、根據(jù)修改后的表達式，畫出用標準器件構成的邏輯電路圖，并標注管腳號。4、寫出完整設計過程;熟練使用仿真軟件，并進行仿真（沒學過仿真軟件的專業(yè)，可以不仿真）思考題：5、如何用最簡單的方法驗證與或非門的邏輯功能是否完好？思考題： 6、與或非門中，當某一組與端不用時，應如何處理？一、實驗目的掌握組合邏輯電路的設計與測試方法三、實驗設備與器件1、電子技術實驗箱2、數(shù)字萬用表3、主要參考器件 74LS002、74LS203、74LS86、74LS08、74LS512、74LS32、74LS02 、74LS04四、實驗內(nèi)容實驗內(nèi)容：1、設計用與非門,

3、以及用異或門、與門組成的半加器（74LS00、74LS86、74LS08）2、設計一個一位全加器，要求用異或門、與門及或門組成（74LS86、74LS08、74LS32）3、設計一位全加器，要求用與或非門實現(xiàn)（74LS51）設計原理：、半加器：兩個一位二進制相加，叫做半加，實現(xiàn)半加操作的電路叫半加器 。、全加器：全加器是帶進位的加法運算，即兩個同位的加數(shù)和來自低位的進位三者相加，這種加法運算就是全加，實現(xiàn)全加運算的電路叫做全加器 設計步驟：一、半加器1、列出半加器真值表2、寫出并化簡表達式（用與非門）用異或門、與門組成的半加器邏輯表達式：邏輯圖74LS8674LS08二、全加器1、列出全加器真

4、值表3、畫出邏輯圖74LS8674LS0874LS32三、用實驗驗證上述電路的邏輯功能1、按設計的邏輯電路圖連線2、輸入端Ai、Bi接實驗箱上數(shù)據(jù)開關，輸出端Si、Ci接發(fā)光二極管二進制顯示插口，按真值表要求，逐次改變輸入量，觀察相應的輸出值，驗證邏輯功能，與真值表進行比較，驗證所設計的電路是否正確。如何布線 在數(shù)字實驗中，由錯誤布線引起的故障，常占很大比例。布線錯誤不僅會引起電路故障，有時甚至會損壞器件。 1、布線原則：應便于檢查，排除故障和更換器件2、布線順序：通常是先接地線和電源線（最好用不同顏色的線加以區(qū)分，電源紅色 地線 黑色 ），再接輸入線、輸出線及控制線。 3、每一處接線柱不宜太多，以不超過4 個為宜，以防止：(a)接觸不良 (b) 信號發(fā)生畸變4、線頭朝上，便于教師或小助手檢查5、進位位置于高位（最左邊）電子技術實驗箱介紹