微電子技術(shù)基礎(chǔ)第一章課件

1、微電子技術(shù)基礎(chǔ)西南科技大學(xué)理學(xué)院劉德雄Email:Phone么叫微電子技術(shù)？微電子技術(shù)是建立在以集成電路為核心的各種半導(dǎo)體器件基礎(chǔ)上的高新電子技術(shù)。特點(diǎn)是體積小、重量輕、可靠性高、工作速度快，微電子技術(shù)對(duì)信息時(shí)代具有巨大的影響。2022/9/17西南科技大學(xué)2微電子技術(shù)產(chǎn)品2022/9/17西南科技大學(xué)3液晶電視主板傳統(tǒng)彩電主板微電子技術(shù)產(chǎn)品2022/9/17西南科技大學(xué)4耐高溫芯片Itanium2-a 處理器芯片2022/9/17西南科技大學(xué)5主要內(nèi)容一、微電子技術(shù)發(fā)展歷史二、微電子技術(shù)發(fā)展的規(guī)律與趨勢(shì)三、器件與集成電路制造工藝簡(jiǎn)介四、本課程的主要內(nèi)容第一章 概 述

2、2022/9/17西南科技大學(xué)72022/9/17西南科技大學(xué)82022/9/17西南科技大學(xué)10一、微電子技術(shù)發(fā)展歷史肖克利( William Shockley) 19101989巴丁(John Bardeen) 19081991 布拉坦(Walter Brattain) 19021987 貝爾實(shí)驗(yàn)室簡(jiǎn)介2022/9/17西南科技大學(xué)11貝爾電話實(shí)驗(yàn)室或貝爾實(shí)驗(yàn)室，最初是貝爾系統(tǒng)內(nèi)從事包括電話交換機(jī)，電話電纜，半導(dǎo)體等電信相關(guān)技術(shù)的研究開發(fā)機(jī)構(gòu)。貝爾實(shí)驗(yàn)室是公認(rèn)的當(dāng)今通信界最具創(chuàng)造性的研發(fā)機(jī)構(gòu)，在全球擁有10000多名科學(xué)家和工程師，為朗訊科技公司及朗訊客戶提供高技術(shù)的服務(wù)與支持。 1925

3、年1月1日，當(dāng)時(shí)朗訊總裁，華特基佛德（Walter Gifford）收購(gòu)了西方電子公司的研究部門，成立一個(gè)叫做“貝爾電話實(shí)驗(yàn)室公司”的獨(dú)立實(shí)體，后改稱貝爾實(shí)驗(yàn)室。兩項(xiàng)信息時(shí)代的重要發(fā)明-晶體管和信息論都是貝爾實(shí)驗(yàn)室在40年代研究出來的。貝爾實(shí)驗(yàn)室在50和60年代的重大發(fā)明有太陽(yáng)能電池，激光的理論和通信衛(wèi)星。2022/9/17西南科技大學(xué)12一、微電子技術(shù)發(fā)展歷史2022/9/17西南科技大學(xué)14一、微電子技術(shù)發(fā)展歷史1957 CVD（化學(xué)氣相淀積）外延晶體生長(zhǎng)技術(shù)薄膜 ， Sheftal、Kokorish及Krasilov, 改善器件 性能、制造新穎器件 1957 異質(zhì)結(jié)雙極晶體管（HBT）,

4、Kroemer（2000年諾 貝爾物理獎(jiǎng)） 1958 離子注入,Shockley，低溫淺結(jié)、精確控制摻雜 數(shù)目1958 第一個(gè)（混合）集成電路,Kilby（2000年 諾貝爾物理獎(jiǎng)）,由Ge單晶制作：1個(gè)BJT、3個(gè)電 阻、1個(gè)電容 2022/9/17西南科技大學(xué)15一、微電子技術(shù)發(fā)展歷史世界上第一個(gè)集成電路2022/9/17西南科技大學(xué)17一、微電子技術(shù)發(fā)展歷史1969 MOCVD（金屬有機(jī)化學(xué)氣相淀積），Manasevit 及Simpson，GaAs外延 1971 干法刻蝕，Irving，CF4-O2，各向異性好1971 分子束外延（MBE），極薄薄膜（原子級(jí)）、精 確控制1971 微處理

5、器（Intel4004,3mmX4mm，含2300 個(gè)MOS管，10m工藝），Hoff，2022/9/17西南科技大學(xué)18一、微電子技術(shù)發(fā)展歷史2022/9/17西南科技大學(xué)19一、微電子技術(shù)發(fā)展歷史 1989 化學(xué)機(jī)械拋光，Davari，各層介電層全面平坦化 （的關(guān)鍵） 1993 銅布線，鋁在大電流下有嚴(yán)重的電遷移現(xiàn)象1999年的 0.18微米工藝、2001年的0.13微米、2003年的90納米（0.09微米），2005年的65納米（0.065微米）， 2009年的32納米1960s的25mm(1 英寸）， 1970s的51mm(2英寸）， 1980s的100mm(4英寸）， 1990s的2

6、00 mm(8英寸），2000的 300mm(12英寸），現(xiàn)在400mm (16英寸)2022/9/17西南科技大學(xué)20二、微電子技術(shù)發(fā)展的規(guī)律與趨勢(shì)2022/9/17西南科技大學(xué)212022/9/17西南科技大學(xué)222022/9/17西南科技大學(xué)242022/9/17西南科技大學(xué)252022/9/17西南科技大學(xué)272022/9/17西南科技大學(xué)282022/9/17西南科技大學(xué)292022/9/17西南科技大學(xué)302022/9/17西南科技大學(xué)312022/9/17西南科技大學(xué)322022/9/17西南科技大學(xué)332022/9/17西南科技大學(xué)342022/9/17西南科技大學(xué)352022

7、/9/17西南科技大學(xué)362022/9/17西南科技大學(xué)372022/9/17西南科技大學(xué)382022/9/17西南科技大學(xué)392022/9/17西南科技大學(xué)402022/9/17西南科技大學(xué)41三、器件與集成電路制造工藝簡(jiǎn)介 硅外延平面晶體管制造工藝 3DK3 NPN型開關(guān)管2022/9/17西南科技大學(xué)42工藝流程-前工序襯底制備（=10-3cm，N+,400m）外延（N, =0.3-0.5cm，1-10m）基區(qū)氧化/一次氧化（光刻掩蔽膜/鈍化表面， 500-600nm）基區(qū)光刻（刻出基區(qū)擴(kuò)散窗口）硼預(yù)淀積（擴(kuò)散足夠的B雜質(zhì)，N型）減薄蒸金（減到200-250m；減薄：避免背面B擴(kuò) 散到內(nèi)

8、部/利于劃片；蒸金：金擴(kuò)散雜質(zhì)源，）2022/9/17西南科技大學(xué)43工藝流程-前工序硼再分布（再分布/二次氧化/金擴(kuò)散。再分布：控制 結(jié)深與表面濃度；金擴(kuò)散:減少集電區(qū)少子壽命，縮 短開關(guān)管底存儲(chǔ)時(shí)間，提高開關(guān)速度。）刻發(fā)射區(qū)/二次光刻（刻出發(fā)射區(qū)窗口）磷預(yù)淀積（形成發(fā)射區(qū)：=30-40，BVceo8V, BVcbo7V。）磷再分布（再分布/三次氧化；再分布：達(dá)到設(shè)計(jì)要 求，如=50-60；三次氧化：光刻引線孔的掩蔽膜， 200-300nm。）2022/9/17西南科技大學(xué)44工藝流程-前工序刻引線孔/三次光刻（刻出基區(qū)、發(fā)射區(qū)的電極引線接觸窗口。）蒸鋁（真空蒸高純Al）鋁反刻/四次光刻（刻

9、蝕掉電極引線以外的鋁層，用三次光刻的反版）合金（550-580，形成Al-Si歐姆接觸。）2022/9/17西南科技大學(xué)45工藝流程-前工序初測(cè)（測(cè)、BV，不合格作記號(hào)。）劃片（用金剛刀，激光）燒結(jié)（用銀漿將管芯固定在管殼底座上，使集電極與底座金屬板及集電極管腳相連，并形成歐姆接觸。）鍵合（用金絲/硅鋁絲將發(fā)射極、基極與底座上相應(yīng)的管腳相連接。）2022/9/17西南科技大學(xué)46工藝流程-后工序中測(cè)（檢查劃片、壓片、燒結(jié)、鍵合工序的質(zhì)量 封帽（管殼的材料、形狀及質(zhì)量對(duì)性能影響極 大）（21）工藝篩選（高溫老化、功率老化、高低溫循 環(huán)實(shí)驗(yàn)）（22）總測(cè)（全面測(cè)試、等級(jí)分類）（23）打印 包裝、入

10、庫(kù)。 2022/9/17西南科技大學(xué)47輔助工序：超凈廠房技術(shù)超純水、高純氣體制備技術(shù)光刻掩膜版制備技術(shù)材料準(zhǔn)備技術(shù)2022/9/17西南科技大學(xué)48PN結(jié)隔離雙極型集成電路制造工藝 工藝流程襯底制備（=8-13cm，P型,（111）晶面，300 400m）埋層氧化（埋層擴(kuò)散的掩蔽膜，1-1.5m；埋層作用 降低集電極串聯(lián)電阻）埋層光刻（刻埋層擴(kuò)散區(qū)窗口）埋層擴(kuò)散（N+,R20/）外延（N型Si，=0.3-0.5cm，8-10m）隔離氧化（隔離擴(kuò)散的掩蔽膜，0.6-1m）2022/9/17西南科技大學(xué)49 工藝流程隔離光刻（刻隔離墻擴(kuò)散窗口）隔離擴(kuò)散（形成P+型隔離墻：P+擴(kuò)散要穿透外延層 與

11、P-Si襯底連通，將N型外延層分割成若 干獨(dú)立得“島”；兩步擴(kuò)散） (9)背面蒸金（真空蒸高純金）(10)基區(qū)氧化（基區(qū)擴(kuò)散掩蔽膜：0.5-0.8m；金擴(kuò)散：提高開關(guān)速度，消除從P型擴(kuò)散區(qū)到襯底 的P-N-P晶體管效應(yīng)）2022/9/17西南科技大學(xué)50工藝流程基區(qū)光刻（刻出基區(qū)及各擴(kuò)散電阻的窗口）基區(qū)擴(kuò)散（預(yù)淀積硼；硼再分布/氧化，氧化：發(fā)射區(qū)磷擴(kuò)散的掩蔽膜，0.5-0.6m；）發(fā)射區(qū)光刻（刻出發(fā)射區(qū)、集電區(qū)窗口）發(fā)射區(qū)擴(kuò)散（磷預(yù)淀積；再分布/三次氧化）刻引線孔（刻出電極引線歐姆接觸窗口）蒸鋁（真空蒸高純Al）鋁反刻（刻蝕掉電極引線以外的鋁層）2022/9/17西南科技大學(xué)51工藝流程（18

12、）初測(cè)（19）劃片 （20）燒結(jié)（21）鍵合（22）中測(cè)（23）封帽（24）工藝篩選（25）總測(cè)（26）打印、包裝、入庫(kù)。2022/9/17西南科技大學(xué)52集成電路的特有工藝 a隔離擴(kuò)散目的：形成穿透外延層的P+（N+）隔離墻,將外延層分割成若干彼此獨(dú)立的隔離“島”。電路中相互需要隔離的晶體管和電阻等元件分別做在不同的隔離島上。工作時(shí)：P+接低電壓（接地），N型隔離島接高電壓。元件間的隔離：兩個(gè)背靠背的反向PN結(jié)-PN結(jié)隔離。2022/9/17西南科技大學(xué)53集成電路的特有工藝b. 埋層擴(kuò)散集電極引線從正面引出，從集電極到發(fā)射極的電流必須從高阻的外延層流過，這相當(dāng)于在體內(nèi)引入了一個(gè)大的串聯(lián)電阻

13、，導(dǎo)致飽和壓降增大。低阻埋層（N+型薄層）:有效降低了集電區(qū)的串聯(lián)電阻。2022/9/17西南科技大學(xué)54四、本課程的主要內(nèi)容1.襯底制備單晶生長(zhǎng)；晶片的切、磨、拋；2.薄膜技術(shù)氧化、外延、蒸發(fā)；3.摻雜技術(shù)擴(kuò)散、離子注入；4.圖形加工制版、光刻（曝光、腐蝕）；5.工藝集成雙極工藝、MOS技術(shù)、MEMS技術(shù) 2022/9/17西南科技大學(xué)55五、本課程教學(xué)的特點(diǎn) 1側(cè)重原理與工藝流程闡述；2硅材料；3. 平面工藝：氧化、光刻、擴(kuò)散摻雜、薄膜淀積。2022/9/17西南科技大學(xué)56六、參考書 1施敏，半導(dǎo)體制造工藝基礎(chǔ)（第二版），安徽大學(xué)出版 社2. 莊同曾，集成電路制造工藝-原理與實(shí)踐，電子工業(yè)出版 社3.Michael Quirk,半導(dǎo)體制造技術(shù)，電子工業(yè)出版社4.王秀峰，微電子材料與器件制備技