波形發(fā)生器畢業(yè)設(shè)計論文

1、緒論波形發(fā)生器是一種廣泛應(yīng)用于電子電路，自動控制和科學(xué)實驗等領(lǐng)域的信號 源。比如電參量的測量、雷達、通信、電子對抗與電子系統(tǒng)、宇航和嚴(yán)控遙測技 術(shù)等等，從某種意義上說高品質(zhì)信號源更是實現(xiàn)高性能指標(biāo)的關(guān)鍵，很多現(xiàn)代電 子設(shè)備和系統(tǒng)的功能都直接依賴于所用信號源的性能，因此，高品質(zhì)信號源被人 們喻為眾多電子系統(tǒng)的“心臟”。隨著通信、雷達的不斷發(fā)展，多信號源的頻率 穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率的個數(shù)以及信號波形的形狀提出越來越 多的要求。為了提高信號源輸出頻率穩(wěn)定度，可以采用晶體振蕩器等方法來解決。 為了滿足頻率個數(shù)多的要求，可以采用頻率合成技術(shù)，即通過對頻率進行加減乘 除運算，可從一個高穩(wěn)定

2、度和高精確度的標(biāo)準(zhǔn)頻率源，產(chǎn)生大量的具有同一穩(wěn)定 度和精確度的不同頻率。運用DDS技術(shù)是設(shè)計波形發(fā)生器的一種通用手段，DDS不僅可以產(chǎn)生正弦 波同時也可以產(chǎn)生任意波，這是其他頻率合成方式所不具有的特點，任意波在各 個領(lǐng)域有著廣泛的應(yīng)用。通過DDS這種方法產(chǎn)生任意波是一種簡單，低成本的 方法，通過增加波形點數(shù)可以使輸出達到很高的精度，這都是其他方法所無法比 擬的。自80年代以來各國都在研制DDS產(chǎn)品，并廣泛應(yīng)用于各個領(lǐng)域。其中以 AD 公司的產(chǎn)品比較有代表性。如 AD7008、AD9850、AD9851、AD9852、AD9858 等。其系統(tǒng)時鐘頻率從30MHz到300MHz不等，其中的AD98

3、58系統(tǒng)時鐘更是 達到了 lGHz。這些芯片還具有調(diào)制功能。如AD7008可以產(chǎn)生正交調(diào)制信號， 而AD9852也可以產(chǎn)生FSK、PSK、線性調(diào)頻以及幅度調(diào)制的信號。這些芯片集 成度高，內(nèi)部都集成了 D/A轉(zhuǎn)換器，精度最高可達12bit。同時都采用了一些優(yōu) 化設(shè)計來提高性能。如這些芯片中大多采用了流水技術(shù)，通過流水技術(shù)的使用， 提高了相位累加器的工作頻率，從而使得DDS芯片的輸出頻率可以進一步提高。 通過運用流水技術(shù)在保證相位累加器工作頻率的前提下，相位累加器的字長可以 設(shè)計得更長，如AD9852的相位累加器達到了 48位。而不是之前型號的32位， 這樣輸出信號的頻率分辨率大大提高了。運用DD

4、S技術(shù)生產(chǎn)的DDS任意波型信號發(fā)生器是較新的一類信號源，并且 已經(jīng)廣泛投入使用。它不僅能產(chǎn)生傳統(tǒng)函數(shù)信號發(fā)生器能產(chǎn)生的正弦波、方波、 三角波、鋸齒波，還可以產(chǎn)生任意編輯的波形。由于DDS的自身特點，還可以 很容易的產(chǎn)生一些數(shù)字調(diào)制信號，如FSK、PSK等。一些高端的信號發(fā)生器甚 至可以產(chǎn)生通訊信號。同時輸出波形的頻率分辨率、頻率精度等指標(biāo)也有很大的 提高。如HP公司的HP33120可以產(chǎn)生lOmHz-15MHz的正弦波和方波，同時還 可以產(chǎn)生lOmHz-5MHz的任意波形，還具備調(diào)制功能，可以產(chǎn)生AM、FM、FSK、 猝發(fā)、掃頻等信號。HP公司的HP33250可以產(chǎn)生1uHz-80MHz的正弦

5、波和方波， 產(chǎn)生1uHz到25MHz的任意波形。BK PRECISION公司的4070A型函數(shù)級任意 波形發(fā)生器產(chǎn)生的正弦波和方波輸出頻率DC-21. 5MHz，頻率分辨率10mHZ。 同時還具有 AM、FM、PM、SSB、BPSK、FSK、猝發(fā)、DTMFGeneration 和 DTMFDetection的功能。并且具有了和PC機良好的接口，可以通過WINDOWS 界面的程序進行任意波形的編輯。除了在儀器中的應(yīng)用外，DDS在通信系統(tǒng)和雷達系統(tǒng)中也有很重要的用途。 通過DDS可以比較容易的產(chǎn)生一些通信中常用的調(diào)制信號如：頻移鍵控(FSK)、 二進制相移鍵控(BPSK)和正交相移鍵控(QPSK)

6、等。DDS可以產(chǎn)生兩路相位嚴(yán)格 正交的信號，在正交調(diào)制和解調(diào)中的到廣泛應(yīng)用，是一種很好的本振源。此外隨著集成電路制造工藝的逐步提高，通過采用先進的工藝和低功耗的設(shè) 計，數(shù)字集成電路的工作速度已經(jīng)有了很大的提高?，F(xiàn)在最新的DDS芯片工作 頻率已經(jīng)可以達到1 GHz，這樣就可以產(chǎn)生頻帶比較寬的輸出信號了。為了進一步提高DDS的輸出頻率，產(chǎn)生了很多DDS與其他技術(shù)結(jié)合的頻率 合成方法。如當(dāng)輸出信號是高頻窄帶信號的時候可以用混頻濾波的方法擴展DDS 的輸出，也可以利用DDS的頻譜特性來產(chǎn)生高頻信號，如利用較高的鏡像頻率 輸出。可見，基于DDS技術(shù)的波形發(fā)生器能實現(xiàn)高穩(wěn)定度、高精度、高分辨率 的波形輸出

7、，具有頻率切換速度快、體積小、價格便宜的特點，是一種很有發(fā)展 前途的信號源。所以本設(shè)計采用此方案。近年來，隨著可編程邏輯器件(FPGA、CPLD等)的廣泛應(yīng)用，功能的不 斷強大，以及快速算法的不斷出現(xiàn)，任意波形發(fā)生器也向自動化、數(shù)字化、高精 度化方向發(fā)展。早期的DDS系統(tǒng)使用分離的數(shù)字器件搭接,隨著整個電路系統(tǒng)運 行頻率的提高，采用分離器件構(gòu)建的DDS電路有其自身無法克服的缺點,主要表 現(xiàn)在電磁兼容和系統(tǒng)工作頻率上。后來出現(xiàn)的專用DDS芯片極大的推動了 DDS 技術(shù)的發(fā)展，但專用DDS芯片價格昂貴，且無法實現(xiàn)任意波形輸出，而CPLD 及FPGA的發(fā)展為實現(xiàn)DDS提供了更好的技術(shù)手段。FPGA(

8、Field Programmable Gate Array)是目前廣泛采用的一種可編程器件，它 的應(yīng)用不僅使數(shù)字電路系統(tǒng)的設(shè)計非常方便，并且還大大縮短了系統(tǒng)研制的周期, 縮小了數(shù)字電路系統(tǒng)的體積和所用芯片的品種，它的時鐘頻率可達到幾百兆赫茲, 加上它的靈活性和高可靠性,非常適合用于實現(xiàn)波形發(fā)生器的數(shù)字電路部分。SummaryWaveform generator is a widely used in electronic circuits, automatic control and scientific experiments in areas such as the signal sour

9、ce. For example, the measurement of electrical parameters, radar, communications, electronic warfare and electronic systems, aerospace and strictly controlling telemetry, etc., in a sense of high-quality signal source is the key to the achievement of performance indicators, The features of many mode

10、rn electronic devices and systems are directly dependent on the signal source that used in the performance , Therefore, high-quality signal source was described as a large number of electronic systems heart.With communication, the continuous development of radar, multi-signal sources, frequency stab

11、ility, spectral purity, frequency range and the number of output frequencies, as well as the shape of the signal waveform to a growing number of requests. In order to improve the signal source output frequency stability, such as crystal oscillator can be used to resolve this issue. In order to meet

12、the requirements of multi-frequency number, frequency synthesis technology can be used, that is, addition and subtraction through multiplication and division of the frequency of operation can be seen from a high stability and high accuracy of the standard frequency source, resulting in a large numbe

13、r of have the same stability and accuracy of different frequencies.The use of DDS technology is the design of a common waveform generator means, DDS not only can produce sine wave at the same time can generate arbitrary wave, this is the manner in which the other frequency synthesizer does not have

14、the characteristics of any wave in all fields have a wide range of applications. Through the DDS arbitrary wave of such methods is a simple, low-cost way to increase the output waveform points can be achieving a high degree of accuracy, by other means this is second to none.Since the 80s from all co

15、untries in the development of DDS products, and are widely used in various fields. AD in which the companys products more representative. Such as the AD7008, AD9850, AD9851, AD9852, AD9858 and so on.The system clock frequency ranging from 30MHz to 300MHz, in which the system clock of the AD9858 is r

16、eached lGHz. The chips also have the modem function. Such as the AD7008 quadrature modulation signal can be generated, while the AD9852 can also be generated FSK, PSK, amplitude modulation and linear frequency modulation signal. These highly integrated chips, are integrated within the D / A converte

17、r, the accuracy of up to 12bit. At the same time have adopted a number of optimization designed to improve performance. because these chips are mostly used in water technology, water technology through the use of the phase accumulator to increase the operating frequency, allowing the output frequenc

18、y of DDS chip can be further improved. Water through the use of technology in the phase accumulator to ensure that the premise of the operating frequency, the phase accumulator word length can be designed for longer, such as the AD9852 has reached the phase accumulator 48. Models rather than 32 befo

19、re, so that the output signal of the frequency resolution significantly improved.The use of DDS technology to produce the DDS arbitrary waveform signal generator is a relatively new type of signal source, and has been widely put into use. It is not only capable of producing the traditional function

20、of the signal generator can produce sine, square, triangle wave, sawtooth wave, but also can generate arbitrary waveform editor. Due to the characteristics of the DDS can also be very easy to produce some digital modulation signals, such as FSK, PSK, etc. Some high-end signal generator can even have

21、 a communication signal. At the same time, the frequency resolution of the output waveform, frequency and other indicators of accuracy are greatly improved. HP33120 companies such as HP can generate the lOmHz-15MHz sine and square wave, but also can produce lOmHz-5MHz of arbitrary waveform, but also

22、 have the modulation function, can be AM, FM, FSK, Burst, Sweep signal. HPs HP33250 can have the 1uHz-80MHz sine and square wave, resulting in the 1uHz to 25MHz arbitrary waveform. BK PRECISION company level 4070A Arbitrary Waveform function generator sine wave and square wave output frequency DC-21

23、.5MHz, frequency resolution 10mHZ. At the same time, also has AM, FM, PM, SSB, BPSK, FSK, Burst, DTMFGeneration and DTMFDetection function. And have a good machine and the PC interface, the interface can process WINDOWS arbitrary waveform editor.In addition to the application of instruments, DDS in

24、communications systems and radar systems are also very important purposes. DDS can be more easily adopted by some of the commonly used modulation communication signal, such as: frequency shift keying (FSK), binary phase shift keying (BPSK) and Quadrature Phase Shift Keying (QPSK) and so on. DDS can

25、generate two quadrature phase signal strictly in the quadrature modulator and demodulator in a wide range of applications, this is a good local oscillator.In addition with the integrated circuit manufacturing process of gradual improvement through the use of advanced technology and low-power design,

26、 digital integrated circuits have a speed greatly improved. Now, its latest operating frequency of the DDS chip can reach 1GHz, so that could have a relatively wide frequency band of the output signal.To further enhance the DDS output frequency, resulting in a lot of DDS technology and other methods

27、 of frequency synthesis. Such as when the output signal is a high-frequency narrow-band signal can be used when the method of filtering expansion mixer output DDS, the DDS can also be used to generate high-frequency spectral characteristics of signals, such as the use of high frequency output of the

28、 mirror. Can be seen, based on the DDS waveform generator technology to achieve high stability, high accuracy, high-resolution output of the waveform, with frequency switching speed, small size, the characteristics of prices is a very promising signal source. Therefore, the design of this program.In

29、 recent years, with programmable logic device (FPGA, CPLD, etc.) a wide range of applications, functions from strength to strength, as well as the continual emergence of fast algorithm, arbitrary waveform generator to the automatic, digital, high-precision of direction. DDS system, the use of early

30、separation of overlapping digital devices, with an operating frequency of the entire circuit system improvement of the separation device used to build the DDS circuit has its own can not overcome the shortcomings, mainly in the electromagnetic compatibility and system frequency. Later, there dedicat

31、ed DDS chip greatly promoted the development of DDS technology, but dedicated DDS chip is expensive, and can not achieve the arbitrary waveform output, and the CPLD and FPGA development for the realization of DDS technology to provide a better means.FPGA (Field Programmable Gate Array) is widely use

32、d as a programmable device, which not only makes the application of digital circuit design is very convenient, but also greatly shorten the system development cycle, reducing the size of the digital circuit system and varieties used in the chip, its clock frequency can reach several hundreds Hz, tog

33、ether with its flexibility and high reliability, very suitable for the realization of the digital waveform generator circuit part.1波形發(fā)生器的實現(xiàn)方式波形發(fā)生器在生產(chǎn)實踐和科技領(lǐng)域中有著廣泛的應(yīng)用。各種波形曲線均可以 用三角函數(shù)方程式來表示。能夠產(chǎn)生多種波形，如三角波、鋸齒波、矩形波（含 方波）、正弦波的電路被稱為波形發(fā)生器。波形發(fā)生器在電路實驗和設(shè)備檢測中 具有十分廣泛的用途。例如在通信、廣播、電視系統(tǒng)中，都需要射頻（高頻）發(fā) 射，這里的射頻波就是載波，把音頻（

34、低頻）、視頻信號或脈沖信號運載出去， 就需要能夠產(chǎn)生高頻的振蕩器。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域內(nèi)，如高頻感應(yīng) 加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或 高或低的振蕩器。波形發(fā)生器的實現(xiàn)方案主要有程序控制輸出、可變時鐘計數(shù)尋址和直接數(shù)字 頻率合成等多種方式。1.1程序控制輸出方式計算機根據(jù)波形的函數(shù)表達式，計算出一系列波形數(shù)據(jù)瞬時值，并定時地逐 個傳送給D/A轉(zhuǎn)換器，合成出所需要的波形。這種方式具有電路簡單、實現(xiàn)方 便等特點。但數(shù)據(jù)輸出定時不準(zhǔn)確，會影響信號的頻率和相位；波形數(shù)據(jù)輸出依 靠指令的執(zhí)行來完成，當(dāng)需要同時輸出多個信號時，相鄰信號通道的輸出存在時 間差；受

35、計算機運行速度的限制，輸出信號的頻率較低。1.2可變時鐘計數(shù)器尋址方式采用可變時鐘計數(shù)器尋址波形存儲器表，該方法是一種傳統(tǒng)型任意波形發(fā)生 器。原理框圖如圖1-1所示。圖1-1可變時鐘計數(shù)器尋址的波形發(fā)生器圖中的計數(shù)器實際上是一個地址發(fā)生器,計數(shù)器的觸發(fā)時鐘脈沖由一個頻率 可以控制的頻率發(fā)生器產(chǎn)生，通過改變頻率發(fā)生器的頻率設(shè)置值，實現(xiàn)調(diào)整計數(shù)器生的地址變化速率，從而改變輸出的任意波形的頻率。計數(shù)器產(chǎn)生的地址碼 提供出存儲器中波形數(shù)據(jù)所需要的地址信號，波形數(shù)據(jù)被依次讀出后送至高速D / A轉(zhuǎn)換器，將之轉(zhuǎn)變?yōu)槟M量，經(jīng)低通濾波器后輸出所需的波形。可見傳統(tǒng)的任意波形發(fā)生器采用可變時鐘和計數(shù)器尋址波形存

36、儲器表，此方 法的優(yōu)點是產(chǎn)生的地址連續(xù)，輸出波形質(zhì)量高。但其取樣時頻率較高，對硬件的 要求也較高,而且常需多級分頻或采用高性能的鎖相環(huán)，其中分頻式的任意波形發(fā) 生器頻率分辨率低，鎖相式的任意波形發(fā)生器頻率切換速度慢。1.3直接數(shù)字頻率合成方式DDS(direct digital synthesizer)是在一組存儲器單元中按照信號波形數(shù)據(jù)點的 輸出次序存儲了將要輸出波形的數(shù)據(jù)，在控制電路的協(xié)調(diào)控制下，以一定的速率， 周而復(fù)始地將波形數(shù)據(jù)依次發(fā)送給D/A轉(zhuǎn)換器轉(zhuǎn)換成相應(yīng)的模擬信號。由于用 硬件電路取代了計算機的控制，信號輸出穩(wěn)定度高。如需更新輸出信號，不必改 動任何線路和元器件，只需改寫存儲器中

37、的波形數(shù)據(jù)即可。更主要的是，可以將 微處理器從信號輸出的負擔(dān)中解脫出來.如圖1-2為其工作流程圖。圖1-2直接數(shù)字合成方式的波形發(fā)生器2直接數(shù)字頻率合成器的原理及性能2.1頻率合成器簡介2.1.1頻率合成技術(shù)概述所謂頻率合成法就是指從一個高穩(wěn)定和準(zhǔn)確的參考頻率源，經(jīng)過技術(shù)處理， 生成大量離散的頻率輸出。頻率合成技術(shù)是產(chǎn)生頻率源的一種現(xiàn)代化手段，已廣 泛應(yīng)用于通信、導(dǎo)航、電子偵察、干擾與反干擾、遙控遙測及現(xiàn)代化儀器儀表中。 利用頻率合成技術(shù)制成的信號發(fā)生器，通常被稱為頻率合成器。頻率合成器既要 產(chǎn)生所需要的頻率,又要獲得純凈的信號。從頻率合成所采用的技術(shù)來看,頻率合 成的方法大致可分為直接合成和

38、間接合成以及直接數(shù)字合成三種。直接合成（DirectFrequencySynthesis，簡稱DS）是通過倍頻器、分頻器、混 頻器對頻率進行加、減、乘、除運算，得到各種所需頻率。直接頻率合成方法具 有頻率轉(zhuǎn)換時間短、近載頻相位噪聲性能好等優(yōu)點，但是由于大量的倍頻，混頻 等電路，就要有不少濾波電路，使合成器的設(shè)備結(jié)構(gòu)十分復(fù)雜、體積龐大、成本 高，而且容易產(chǎn)生過多的雜散分量，難以達到較高的頻譜純度。而且輸出端的諧 波、噪聲及寄生頻率難以抑制。此方法只能產(chǎn)生標(biāo)準(zhǔn)波形，不能產(chǎn)生任意波形。間接合成（IndirectFrequencySynthesis，簡稱IS）又稱鎖相頻率合成 PhaseLockedL

39、oop Frequency Synthesis，簡稱 PLLFS），是利用鎖相環(huán)路的窄帶跟 蹤特性來得到不同的頻率。鎖相頻率合成器能提供長期頻率穩(wěn)定度與短期頻率穩(wěn) 定度都比較高且雜波少的信號輸出。目前在各種無線電臺中使用的頻率合成器普 遍采用可變數(shù)字式鎖相環(huán)頻率合成器，通過CPU控制可獲得不同的頻點。數(shù)字 式頻率合成器能提供長期頻率穩(wěn)定度與短期頻率穩(wěn)定度都比較高且雜波少的信 號輸出，特點是波道數(shù)目多、體積小、易于數(shù)字化和集成化。但鎖相頻率合成器 頻率轉(zhuǎn)換時間較長，且合成的正弦波的參數(shù)，如幅度、頻率和相位較難控制。數(shù) 字鎖相環(huán)構(gòu)成的數(shù)字式頻率合成器是目前通信、儀表、雷達等電子技術(shù)中廣泛應(yīng) 用的一

40、種頻率合成技術(shù)。鎖相環(huán)式頻率合成器具有很好的窄帶跟蹤特性，可以很 好地選擇所需頻率的信號，抑制雜散分量，并且避免了大量的濾波器，有利于集 成化和小型化。但由于鎖相環(huán)本身是個惰性環(huán)節(jié)，鎖定時間較長，故頻率轉(zhuǎn)換時 間較長。除此之外，由模擬方法合成的正弦波的參數(shù)，如幅度、頻率和相位都很 難控制。同樣，此方法不能產(chǎn)生任意波形。直接數(shù)字式頻率合成(DirectDigitalFrequencySynthesis，簡稱 DDS 或 DDFS) 是近年來發(fā)展起來的新的頻率合成技術(shù)。它將先進的數(shù)字處理理論與方法引入信 號合成領(lǐng)域，標(biāo)志著第三代頻率合成技術(shù)的出現(xiàn)。此方法是用隨機讀寫存儲器 RAM存儲一個波形周期的

41、量化數(shù)據(jù)，按照不同頻率要求以頻率控制字為步進對 相位增量進行累加，以累加相位值作為地址碼讀取存放在存儲器內(nèi)的波形數(shù)據(jù)， 經(jīng)D/A轉(zhuǎn)換和濾波可得所需波形輸出。通過改變頻率控制字可以很方便地改變 輸出頻率，通過更新存儲器的波形數(shù)據(jù)可以得到不同的波形輸出，即可實現(xiàn)任意 波形輸出。基于DDS技術(shù)的頻率合成器有很高的頻率分辨率，可方便地實現(xiàn)頻 率、相位調(diào)制功能，轉(zhuǎn)換速度快，且輸出波形的相位連續(xù)。已廣泛用于接收機本振、 信號發(fā)生器、通信系統(tǒng)、雷達系統(tǒng)等，特別是跳頻通信系統(tǒng)。2.1.2頻率合成器主要指標(biāo)信號源的一個重要指標(biāo)就是能輸出頻率準(zhǔn)確可調(diào)的所需信號。一般傳統(tǒng)的信 號發(fā)生器采用諧振法，即用具有頻率選擇性

42、的正反饋回路來產(chǎn)生正弦振蕩，獲得 所需頻率信號，但難以產(chǎn)生大量的具有同一穩(wěn)定度和準(zhǔn)確度的不同頻率。利用頻 率合成技術(shù)制成的信號發(fā)生器，通常被稱為頻率合成器。頻率合成器既要產(chǎn)生所 需要的頻率,又要獲得純凈的信號。頻率合成器的主要指標(biāo)如下：輸出頻率的范圍：指的是輸出的最小頻率和最大頻率之間的變化范圍。頻率穩(wěn)定度：指的是輸出頻率在一定時間間隔內(nèi)和標(biāo)準(zhǔn)頻率偏差的數(shù)值， 它分長期、短期和瞬時穩(wěn)定度三種。頻率分辨率：指的是輸出頻率的最小間隔。頻率轉(zhuǎn)換時間：指的是輸出由一種頻率轉(zhuǎn)換成另一種頻率的時間。頻譜純度：頻譜純度以雜散分量和相位噪聲來衡量，雜散分量為諧波分量 和非諧波分量兩種，主要由頻率合成過程中的非

43、線性失真產(chǎn)生，相位噪聲是衡量 輸出信號相位抖動大小的參數(shù)。調(diào)制性能：指的是頻率合成器是否具有調(diào)幅(AM)、調(diào)頻(FM)、調(diào)相(PM) 等功能。2.2 DDS的基本原理及性能特點直接數(shù)字頻率合成(Direct Digital Synthesis,簡稱DDS)技術(shù)是頻率合成領(lǐng)域 中的一項新技術(shù)。DDS的設(shè)計思想完全是基于數(shù)值計算信號波形的抽樣值來實 現(xiàn)頻率合成的。DDS的工作原理是基于相位和幅度的對應(yīng)關(guān)系，通過改變頻率控制字來改變 相位累加器的累加速度，然后在固定時鐘的控制下取樣，取樣得到的相位值通過相 位幅度轉(zhuǎn)換得到與相位值對應(yīng)的幅度序列，幅度序列通過數(shù)模轉(zhuǎn)換得到模擬形式 量化的正弦波輸出。圖2

44、-1是DDS的結(jié)構(gòu)原理。頻 率 控 制字K相位累加器fddsN位加法頻 率 控 制字K相位累加器fddsN位加法器N位寄存 器低通濾波 器波形 制存儲 器D/A弓轉(zhuǎn)換 器參考時鐘源fc圖2-1 DDS的結(jié)構(gòu)原理其中相位累加器字長為N, DDS控制時鐘頻率為fc,頻率控制字為K。DDS 直接從“相位”的概念出發(fā)進行頻率合成。相位累加器由加法器與累加寄存器級 聯(lián)構(gòu)成。每來一個時鐘脈沖fc，加法器將頻率控制字K與累加寄存器輸出的累 加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將 加法器在上一個時鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以 使加法器在下一個時鐘脈沖的

45、作用下繼續(xù)與頻率控制字相加。這樣，相位累加器 在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加 器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就 是合信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。DDS的核心就是相位累加器，利用它來產(chǎn)生信號遞增的相位信息，整個DDS 系統(tǒng)在統(tǒng)一的參考時鐘下工作，每個時鐘周期相位累加器作加法運算一次。加法 運算的步進越大，相應(yīng)合成的相位值變化越快，輸出信號的頻率也就越高。對于 幅值歸一化的正弦波信號的瞬時幅值完全由瞬時相位來決定，因為3=d6 (t) /dt, 所以相位變化越快，信號的頻率越高。ROM表完成

46、將累加器相位信息轉(zhuǎn)換為幅 值信息的功能。再由D/A完成數(shù)字抽樣信號到連續(xù)時域信號的轉(zhuǎn)換，D/A輸出 的臺階信號再經(jīng)低通濾波器平滑以得到精確的連續(xù)正弦信號波形。相位累加器利用Nbit二進制加法器的模溢出特性來模擬理想正弦波的2n 相位周期。相位累加器輸出和ROM輸出可分別理解為理想正弦波相位信號和時 域波形的時鐘抽樣。用相位累加器輸出的數(shù)據(jù)作為波形存儲器的相位取樣地址，這樣就可把存儲 在波形存儲器內(nèi)的波形抽樣值(二進制編碼)經(jīng)查找表查出，完成相位到幅值轉(zhuǎn) 換。波形存儲器的輸出送到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值 轉(zhuǎn)換成所要求合成頻率的模擬量形式信號。低通濾波器用于濾除不需要的取樣

47、分 量，以便輸出頻譜純凈的正弦波信號。圖2-2是DDS各點輸出信號圖L dds林成輸出伯y相位累加器字長為N, DDS控制時鐘頻率為fc，時鐘周期為Tc=1/fc，頻率 控制字為K。系統(tǒng)工作時，累加器的單個時鐘周期的增量值為Av=K*2 n /2n , 相應(yīng)角頻率為3 =Aw/At=Aw/Tc =2 n *K *fc/2N，所以DDS的輸出頻率為fDDS = w /2 n = K *fc/2N, DDS輸出的頻率步進間隔AfDDS=烏伽。因DDS輸出信號是對 正弦波的抽樣合成，所以應(yīng)滿足Niqust定理的要求，即fDDS Wfc/2，也就是要 求KW2N-1，根據(jù)頻譜性能的要求，一般取fDDS

48、 W0.4fc。當(dāng)DDS相位累加器采用32位字長，時鐘頻率為30MHz時，它的輸出頻率 間隔可達到AfDDS =fc/2N =50*106R0.01Hz=10mHz?？梢姡珼DS的基于累加器相 位控制方式給它帶來了微步進的優(yōu)勢。DDS頻率合成器具有以下優(yōu)點：（1）頻率分辨率高，輸出頻點多，可達2N 個頻點（假設(shè)DDS相位累加器的字長是N）； （2）頻率切換速度快，可達us量級； （3）頻率切換時相位連續(xù)；（4）可以輸出寬帶正交信號；（5）輸出相位噪聲低，對參 考頻率源的相位噪聲有改善作用：（6）可以產(chǎn)生任意波形：（7）全數(shù)字化實現(xiàn)，便 于集成，體積小，重量輕。但DDS也有比較明顯的缺點：（1）

49、輸出信號的雜散比較大，（2）輸出信號的帶 寬受到限制。DDS輸出雜散比較大這是由于信號合成過程中的相位截斷誤差、D /A轉(zhuǎn)換器的截斷誤差和D/A轉(zhuǎn)換器的非線性造成的。當(dāng)然隨著技術(shù)的發(fā)展這 些問題正在逐步的到解決。如通過增長波形ROM的長度以減小相位截斷誤差； 通過增加波形ROM的字長和D / A轉(zhuǎn)換器的精度以減小D / A量化誤差等。在 比較新的DDS芯片中普遍都采用了 12bit的D/A轉(zhuǎn)換器。當(dāng)然一味靠增加波形 ROM的深度和字長的方法來減小雜散對性能的提高總是有限的。已有研究在對 DDS輸出的頻譜做了大量的分析以后，總結(jié)出了誤差的頻域分布規(guī)律建立了誤 差模型，在分析DDS頻譜特性的基礎(chǔ)上

50、又提出了一些降低雜散功率的方法：可 以通過采樣的方法降低帶內(nèi)誤差功率，可以用隨機抖動法提高無雜散動態(tài)范圍， 在D/A轉(zhuǎn)換器的低位上加擾打破DDS輸出的周期性，從而把周期性的雜散分 量打散使之均勻化。2.3專用DDS芯片電路DDS專用芯片電路廣泛的應(yīng)用于各個領(lǐng)域。其中以AD公司的產(chǎn)品比較有 代表性。如 AD7008、AD9850、AD9851、AD9852、AD9858 等。其系統(tǒng)時鐘頻 率從30MHz到300MHz不等，其中的AD9858系統(tǒng)時鐘更是達到了 1GHz。這些 芯片還具有調(diào)制功能。如AD7008可以產(chǎn)生正交調(diào)制信號，而AD9852也可以產(chǎn) 生FSK、PSK、線性調(diào)頻以及幅度調(diào)制的信

51、號。這些芯片集成度高，內(nèi)部都集成 了 D/A轉(zhuǎn)換器，精度最高可達12bit。同時都采用了一些優(yōu)化設(shè)計來提高性能。 如這些芯片中大多采用了流水技術(shù)，通過流水技術(shù)的使用，提高了相位累加器的 工作頻率，從而使得DDS芯片的輸出頻率可以進一步提高。通過運用流水技術(shù) 在保證相位累加器工作頻率的前提下，相位累加器的字長可以設(shè)計得更長，如 AD9852的相位累加器達到了 48位，大大提高了輸出信號的頻率分辨率。由于 DDS的周期性，輸出雜散頻譜往往表現(xiàn)為離散譜線，而這些芯片大多采用了隨 機抖動技術(shù)使離散譜線均勻化，從而提高輸出頻譜的無雜散動態(tài)范圍。2.3.1 AD9850的結(jié)構(gòu)及功能AD9850是AD公司采

52、用先進的DDS技術(shù)，1996年推出的高集成度DDS頻 率合成器，它內(nèi)部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，能實現(xiàn)全 數(shù)字編程控制的頻率合成器和時鐘發(fā)生器。接上精密時鐘源，AD9850可產(chǎn)生一 個頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作 頻率信號源或轉(zhuǎn)換成方波用作時鐘輸出。AD9850接口控制簡單，可以用8位并 行口或串行口直接輸入頻率、相位等控制數(shù)據(jù)。32位頻率控制字，在125MHz 時鐘下，輸出頻率分辨率達0.029Hz。先進的CMOS工藝使AD9850不僅性能指 標(biāo)一流，而且功耗少，在3.3 V供電時，功耗僅為155mW。3基于FPGA的波形發(fā)生器設(shè)

53、計3.1現(xiàn)場可編程門陣列（FPGA）簡介FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列 它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為 專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路 的不足又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA采用了邏輯單元數(shù)組LCA（Logic Cell Array）這樣一個新概念，內(nèi)部 包括可配置邏輯模塊 CLB （Configurable Logic Block）、輸出輸入模塊IOB （InpuOutput Block）和內(nèi)部聯(lián)機（Interconne

54、ct）三個部分。FPGA的基本特點主要有：（1）采用FPGA設(shè)計ASIC電路，用戶不需要投 片生產(chǎn)，就能得到合用的芯片。（2）FPGA可做其它全定制或半定制ASIC電路 的中試樣片。（3）FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。（4） FPGA是ASIC 電路中設(shè)計周期最短開發(fā)費用最低、風(fēng)險最小的器件之一。（5） FPGA采用高速 CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。因此，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。FPGA具有靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以 像軟件一樣通過編程來修改。在FPGA實際應(yīng)用中，設(shè)計的保密和設(shè)計的可升級

55、 是十分重要的、用單片機來配置FPGA可以很好地解決上述問題。用單片機配置 FPGA器件時，關(guān)鍵在于產(chǎn)生合適的時序。單片機可選用常用的如MCS51系列、 MCS9系列、AVR系列等均可。ALTERA FLEX10K系列FPGA,規(guī)模從一萬門到十萬門,可提供7205392個 觸發(fā)器及614424576位RAM,提供30ns、40ns及50ns等幾個速率等級,可適應(yīng) 18105MHz的信號處理速率。ALTERA FLEX10K系列FPGA主要由輸入輸出 單元IOE、掩埋數(shù)組EAB、邏輯數(shù)組LAB及內(nèi)部聯(lián)機組成。EAB是在輸入和輸 出埠加有寄存器的RAM塊，其容量可靈活變化。所以,EAB不僅可以用于

56、內(nèi)存, 還可以事先寫入查表值來用它構(gòu)成如乘法器、糾錯邏輯等電路。當(dāng)用于 RAM 時,EAB可配制成多種形式的字寬和容量。Altera公司FPGA器件Cyclone-II列 的組成主要包括：（1）邏輯數(shù)組，由多個邏輯數(shù)組塊（Logic Array Blocks, LABs） 排列而成，用于實現(xiàn)大部分邏輯功能；（2）在芯片四周分布著可編程的輸入輸出 單元（Input/OutputElements，IOEs），提供封裝引腳與內(nèi)部邏輯之間的連接接口；（3）豐富的多層互連結(jié)構(gòu)的可編程聯(lián)機；（4）片上的隨機存取塊狀RAM；（5） 鎖相環(huán)（PLL），用于時鐘的鎖定與同步、能夠?qū)崿F(xiàn)時鐘的倍頻和分頻；（6）高

57、速的硬件乘法器，有助于實現(xiàn)高性能的DSP功能。FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時 需要對片內(nèi)的RAM進行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程 方式。加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成 后，F(xiàn)PGA進入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因 此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用的FPGA編程器，只須用通用 的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時，只需換一片EPROM 即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA的使用靈活。FP

58、GA的編程技術(shù)。目前有三種基本的FPGA編程技術(shù)：SRAM、反熔絲、 Flash。其中，SRAM是迄今為止應(yīng)用范圍最廣的架構(gòu)，主要因為它速度快且具 有可重編程能力，而反熔絲FPGA只具有一次可編程（One Time Programmable， OTP）能力。基于Flash的FPGA是FPGA領(lǐng)域比較新的技術(shù)，也能提供可重編 程功能?；赟RAM的FPGA器件經(jīng)常帶來一些其它的成本，包括:啟動PROMS 支持安全和保密應(yīng)用的備用電池等等?；贔lash和反熔絲的FPGA沒有這些隱 含成本，因此可保證較低的總系統(tǒng)成本。3.2 MAX+Plus II開發(fā)軟件和VHDL硬件描述語言3.2.1 MAX+

59、Plus II開發(fā)軟件簡介MAX+PlusII開發(fā)軟件是美國Altera公司自行設(shè)計的第三代可編程邏輯 器件的EDA開發(fā)工具，它是一種與器件結(jié)構(gòu)無關(guān)的集成設(shè)計環(huán)境，提供了靈活 和高效的界面，允許設(shè)計人員選擇各種設(shè)計輸入方法和工具，能夠支持 Altera公司的MAX、Classic FLEX及ACEX系列的PLD器件。MAX+Plus I開發(fā)軟 件豐富的圖形界面和完整的、可即使訪問的在線幫助文檔，使設(shè)計人員能夠輕松 愉快的學(xué)習(xí)和掌握使用方法，方便地實現(xiàn)設(shè)計目的。MAX+Plus II開發(fā)軟件支持多種設(shè)計文件的輸入，所能接受的設(shè)計文件包括 原理圖設(shè)計文件，硬件描述語言設(shè)計文件，波形圖設(shè)計文件，以及

60、第三方EDA 工具提供的EDIF文件等。設(shè)計人員可以采用原理圖、硬件描述語言和波形圖等 文件，來描述用戶的設(shè)計意圖，實現(xiàn)電子系統(tǒng)的設(shè)計。以下介紹三種輸入方法：（1）原理圖輸入：這是一種最直觀的輸入方法，是通過繪制原理圖來描述用戶 所設(shè)計的系統(tǒng)。這種方法看起來非常直觀，易于電路的調(diào)整及觀察。（2）硬件描述語言輸入：這是通過MAX+Plus II開發(fā)軟件中的文本編輯器進行 的，它支持AHDL、VHDLff Verilog HDL等多種硬件描述語言。（3）波形圖輸入：這是在MAX+PlusI開發(fā)軟件提供的波形圖編輯器中進行 的，設(shè)計人員通過編輯輸入和輸出節(jié)點的波形來創(chuàng)建一個波形圖設(shè)計文件，用波 形圖