實(shí)訓(xùn)任務(wù)4.1數(shù)字信號(hào)的認(rèn)識(shí)和邏輯函數(shù)

1、電子技術(shù)項(xiàng)目教程主 編：徐超明 李 珍副主編：姚華青 王平康章青松2022/9/181知識(shí)目標(biāo)：理解二進(jìn)制、十進(jìn)制、十六進(jìn)制及其相互轉(zhuǎn)換。理解用編碼表示二進(jìn)制數(shù)的方法。熟悉邏輯代數(shù)中的基本定律、基本公式，理解邏輯代數(shù)中的基本規(guī)則。掌握邏輯函數(shù)的表示方法及其相互之間的轉(zhuǎn)換。掌握組合邏輯電路的分析方法。熟悉邏輯函數(shù)公式法化簡(jiǎn)。掌握組合邏輯電路的設(shè)計(jì)方法。熟悉邏輯函數(shù)卡諾圖法化簡(jiǎn)。項(xiàng)目4 加法器的測(cè)試與設(shè)計(jì)2022/9/182技能目標(biāo)：會(huì)查閱數(shù)字集成電路資料，能根據(jù)邏輯功能選用或代換集成門(mén)電路。掌握TTL和CMOS集成電路引腳識(shí)讀方法，掌握其使用常識(shí)。熟悉集成門(mén)電路的邏輯功能和主要參數(shù)的測(cè)試方法。能

2、用實(shí)驗(yàn)的方法分析組合邏輯電路。能根據(jù)需要選用合適型號(hào)的集成電路設(shè)計(jì)出簡(jiǎn)單的組合邏輯電路。項(xiàng)目4 加法器的測(cè)試與設(shè)計(jì)2022/9/183工作任務(wù)：數(shù)字信號(hào)的認(rèn)識(shí)，數(shù)字電路實(shí)驗(yàn)裝置的使用。常用集成門(mén)電路邏輯功能的測(cè)試。常用集成邏輯門(mén)電路的參數(shù)測(cè)試。組合邏輯電路的分析與測(cè)試。設(shè)計(jì)裁判判定電路。設(shè)計(jì)全加器、加法器電路。分析測(cè)試簡(jiǎn)單智力競(jìng)賽搶答器。項(xiàng)目4 加法器的測(cè)試與設(shè)計(jì)2022/9/1844.1 數(shù)字信號(hào)的認(rèn)識(shí)和邏輯函數(shù)實(shí)訓(xùn)4-1：數(shù)字電路實(shí)驗(yàn)裝置的使用和數(shù)字信號(hào)的認(rèn)識(shí)4.1.1 數(shù)字電子技術(shù)概述4.1.2 數(shù)制和碼制4.1.3 邏輯代數(shù)4.1.4 邏輯函數(shù)實(shí)訓(xùn)任務(wù)4.1 數(shù)字信號(hào)的認(rèn)識(shí)和邏輯函數(shù)2

3、022/9/185實(shí)訓(xùn)4-1：數(shù)字電路實(shí)驗(yàn)裝置的使用和數(shù)字信號(hào)的認(rèn)識(shí)數(shù)字電路實(shí)驗(yàn)裝置基本部分： 1、電源：提供TTL和MOS芯片工作的合適電源。 2、脈沖信號(hào)源：一般有單次脈沖和連續(xù)脈沖兩種。 3、邏輯電平指示：一組發(fā)光二極管，用其亮滅來(lái)表示輸出電平“0”、“1”值。 4、邏輯電平開(kāi)關(guān)：一組撥位開(kāi)關(guān)，上推（輸出高電平，如5V）或下?lián)埽ㄝ敵龅碗娖?，?V）來(lái)輸出電平“0”、“1”值。 5、集成電路插座：用來(lái)安放所要測(cè)試的芯片。 有的實(shí)驗(yàn)臺(tái)還有：數(shù)碼顯示器、邏輯筆、元件庫(kù)（如：電位器、二極管、三極管）等。 6操作流程：一、邏輯電平開(kāi)關(guān)輸出口與邏輯電平指示輸入口逐個(gè)連接，波動(dòng)邏輯開(kāi)關(guān)，體會(huì)邏輯信號(hào)“

4、0”、“1”的輸出和顯示；檢測(cè)結(jié)果填入下面兩表中（正常的在對(duì)應(yīng)位置打“”）：L1L2L3L4L5L6L7L8H1H2H3H4H5H6H7H8用萬(wàn)用表測(cè)量輸出的低電平電壓數(shù)值： ； 高電平電壓數(shù)值： 。 實(shí)訓(xùn)4-1：數(shù)字電路實(shí)驗(yàn)裝置的使用和數(shù)字信號(hào)的認(rèn)識(shí)7二、將單脈沖輸出口與電平指示輸入口相連，按下相應(yīng)的按鍵，發(fā)光二極管亮然后熄滅，說(shuō)明輸出一個(gè)單脈沖，邏輯信號(hào)“0”、“1”的變換； 三、邏輯筆的使用：將邏輯開(kāi)關(guān)的輸出與邏輯筆的信號(hào)輸入接口相連，撥動(dòng)邏輯開(kāi)關(guān)，低電平時(shí)綠燈亮，高電平時(shí)紅燈亮；實(shí)訓(xùn)4-1：數(shù)字電路實(shí)驗(yàn)裝置的使用和數(shù)字信號(hào)的認(rèn)識(shí)8四、將邏輯開(kāi)關(guān)的K1-K4輸出口分別與數(shù)碼顯示器的A、B

5、、C、D輸入口對(duì)應(yīng)接通，根據(jù)邏輯開(kāi)關(guān)的K1-K4輸出情況，寫(xiě)出數(shù)碼顯示器所顯示的數(shù)碼，填入表中；實(shí)訓(xùn)4-1：數(shù)字電路實(shí)驗(yàn)裝置的使用和數(shù)字信號(hào)的認(rèn)識(shí)9五、將撥盤(pán)的1、2、4、8輸出口分別與電平指示L1、L2、L3、L4輸入口對(duì)應(yīng)接通，根據(jù)撥盤(pán)數(shù)值寫(xiě)出4個(gè)指示燈顯示的狀況，填入表中。項(xiàng)目4-1：數(shù)字電路實(shí)驗(yàn)裝置的使用，數(shù)字信號(hào)的認(rèn)識(shí) 10想一想：1、數(shù)字信號(hào)一般用幾種邏輯電平來(lái)描述？2、09十個(gè)數(shù)碼需要用幾位來(lái)表示？3、09十個(gè)數(shù)碼分別對(duì)應(yīng)邏輯開(kāi)關(guān)的什么狀態(tài)？實(shí)訓(xùn)4-1：數(shù)字電路實(shí)驗(yàn)裝置的使用和數(shù)字信號(hào)的認(rèn)識(shí)11 模擬信號(hào)：隨時(shí)間連續(xù)變化 數(shù)字信號(hào)：離散的不連續(xù)變化 模擬電路：處理和傳輸模擬信號(hào)的

6、電路 數(shù)字電路：處理和傳輸數(shù)字信號(hào)的電路 4.1.1 數(shù)字電子技術(shù)概述122022/9/18幾個(gè)要點(diǎn)： 1、數(shù)字信號(hào)可以用兩種邏輯電平0和1來(lái)描述； 2、邏輯電平0和1不表示具體的數(shù)量，是一種邏輯值； 3、正邏輯與負(fù)邏輯。4.1.1 數(shù)字電子技術(shù)概述132022/9/18數(shù)字電路的特點(diǎn) ： 1、電路結(jié)構(gòu)簡(jiǎn)單，穩(wěn)定可靠 ； 2、抗干擾能力強(qiáng)、精度高 ； 3、通用性強(qiáng)； 4、具有“邏輯思維”能力； 5、元件處于開(kāi)關(guān)狀態(tài)，功耗較小。 數(shù)字電路在通信、儀表、計(jì)算機(jī)、自動(dòng)控制、家用電器等幾乎所有領(lǐng)域都得到了應(yīng)用。智能型數(shù)字器件深入電子設(shè)備；數(shù)字系統(tǒng)逐步替代模擬系統(tǒng)已經(jīng)成為一種必然趨勢(shì)。4.1.1 數(shù)字電

7、子技術(shù)概述142022/9/181、數(shù)制 記數(shù)方法 位置記數(shù)法：即將表示數(shù)字的數(shù)碼從左到右排列起來(lái)。（1）各種記數(shù)體制及其表示方法 常用十進(jìn)制進(jìn)行數(shù)據(jù)計(jì)算。數(shù)字系統(tǒng)中，通常只有兩種狀態(tài)，可分別用0、1表示，電路也容易實(shí)現(xiàn)，因此數(shù)字電路中多使用二進(jìn)制。二進(jìn)制位數(shù)多，不易讀寫(xiě)，數(shù)字系統(tǒng)還用到八進(jìn)制、十六進(jìn)制。 4.1.2 數(shù)制和碼制152022/9/18記數(shù)體制 十進(jìn)制 二進(jìn)制八進(jìn)制十六進(jìn)制數(shù)碼0，1，2，3，4，5，6，7，8，90，10，1，2，3，4，5，6，70，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F(xiàn)記數(shù)規(guī)律逢十進(jìn)一逢二進(jìn)一逢八進(jìn)一逢十六進(jìn)一基102816i位權(quán)10 i

8、-1 2 i-18 i-116 i-1按權(quán)展開(kāi)式（N）10 （N）2 （N）8 （N）16 表4-3 十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制比較 4.1.2 數(shù)制和碼制162022/9/18基、權(quán)和進(jìn)制是數(shù)制的三個(gè)要素。進(jìn)制：進(jìn)位規(guī)則權(quán)：數(shù)碼所在位置表示數(shù)值的大??；基：數(shù)碼的個(gè)數(shù)；（2）數(shù)制轉(zhuǎn)換 非十進(jìn)制轉(zhuǎn)換為十進(jìn)制 方法：“按權(quán)展開(kāi)，然后相加”。 （101101）2 （125024123122 021120）1045 （4E8）16 （4162E1618160）10 1256 4.1.2 數(shù)制和碼制172022/9/18 十進(jìn)制轉(zhuǎn)換為非十進(jìn)制 方法：“除基取余，逆序排列”。 （213）10 （11

9、010101）2 22 1 3 余1 21 0 6 余0 25 3 余1 22 6 余0 21 3 余1 26 余0 23 余1 21 余1 04.1.2 數(shù)制和碼制182022/9/18 二進(jìn)制與十六進(jìn)制之間的轉(zhuǎn)換 方法：“4位1碼，對(duì)應(yīng)轉(zhuǎn)換”。 二進(jìn)制數(shù)十六進(jìn)制數(shù)二進(jìn)制數(shù)十六進(jìn)制數(shù)001000811100191021010A（10）1131011B（11）10041100C（12）10151101D（13）11061110E（14）11171111F（15）4.1.2 數(shù)制和碼制192022/9/18例：（8A7E）16 （1000，1010，0111，1110）2 （1000101001

10、111110）2 （11011010101）2 （110，1101，0101）2 （6D5）16 （617）8 （ 110，001，111）2 （110001111）2 （1011010101) 2 = （ 1，011，010，101 ）2 （1325）84.1.2 數(shù)制和碼制202022/9/182、碼制用二進(jìn)制代碼表示數(shù)字和符號(hào)的編碼方法。BCD碼：用二進(jìn)制碼表示十進(jìn)制碼的編碼方法稱(chēng)為二十進(jìn)制編碼。常用BCD碼的編碼方法：8421碼、5421碼、余3碼、格雷碼等。4.1.2 數(shù)制和碼制212022/9/18常用BCD碼的幾種編碼方法 十進(jìn)制數(shù)8421碼5421碼余3碼格雷碼00000000

11、0001100001000100010100000120010001001010011300110011011000104010001000111011050101100010000111601101001100101017011110101010010081000101110111100910011100110010004.1.2 數(shù)制和碼制222022/9/18說(shuō)明： 1、從00001111十六種狀態(tài)中選取不同的十種狀態(tài)就構(gòu)成不同的BCD碼。其它不用的六種狀態(tài)，稱(chēng)為禁用碼。 2、8421碼和5421碼為有權(quán)碼，從高位到低位的權(quán)值分別為8（或5）、4、2、1。 3、格雷碼又稱(chēng)循環(huán)碼，其顯著特

12、點(diǎn)是：任意兩個(gè)相鄰的數(shù)所對(duì)應(yīng)的代碼之間只有一位不同，其余位數(shù)都相同。例：（3975）10 （0011 1001 0111 0101）8421BCD4.1.2 數(shù)制和碼制232022/9/181、基本的邏輯運(yùn)算 與、或、非三種基本的邏輯關(guān)系，對(duì)應(yīng)著三種基本的邏輯運(yùn)算，即與運(yùn)算、或運(yùn)算和非運(yùn)算。邏輯與運(yùn)算：F AB （其中 表示邏輯乘，一般省略不寫(xiě)）邏輯或運(yùn)算：F AB邏輯非運(yùn)算：F 4.1.3 邏輯代數(shù)2022/9/1824 邏輯代數(shù)是研究邏輯電路的數(shù)學(xué)工具，它為分析和設(shè)計(jì)邏輯電路提供了理論基礎(chǔ)。邏輯代數(shù)用二值函數(shù)進(jìn)行邏輯運(yùn)算。利用邏輯代數(shù)可以將客觀事物的邏輯關(guān)系用簡(jiǎn)單的邏輯代數(shù)式進(jìn)行描述，從而

13、可方便地研究各種復(fù)雜的邏輯問(wèn)題。 基本邏輯運(yùn)算法則 邏輯與邏輯或邏輯非 01律A 1 =AA0 = A還原律 AA 0 =0 A1 = 1互補(bǔ)律 A =0 A = 1重疊律A A =AAA = A4.1.3 邏輯代數(shù)2022/9/18252、邏輯代數(shù)的運(yùn)算定律交換律AB = BA A + B = B + A 結(jié)合律A(BC) = (AB)C A+(B+C) = (A+B)+C 分配律A(B+C) = AB + AC A + BC = (A+B)( A+ C) 反演律4.1.3 邏輯代數(shù)2022/9/1826真值表：將邏輯函數(shù)的輸入變量的所有可能取值和對(duì)應(yīng)的輸出變量函數(shù)值排列在一起而組成的表格。

14、 如：Y 的真值表： 如果兩個(gè)邏輯函數(shù)具有相同的真值表，則這兩個(gè)邏輯函數(shù)相等。用真值表法可以證明邏輯代數(shù)的基本邏輯運(yùn)算法則和運(yùn)算定律。AB Y（ ）001011101110BA+4.1.3 邏輯代數(shù)2022/9/1827例：證明反演律：解：等式兩邊的真值表AB0001101111101110在變量A、B的所有四種取值組合下結(jié)果完全相同，因此等式成立。 4.1.3 邏輯代數(shù)1100101000012022/9/18283、邏輯代數(shù)的基本規(guī)則 （1）代入規(guī)則 在任何一個(gè)邏輯等式中，如果將等式兩邊出現(xiàn)的某變量A都用一個(gè)函數(shù)代替，則等式依然成立，這個(gè)規(guī)則稱(chēng)為代入規(guī)則。 所有出現(xiàn)B的地方代以函數(shù)BC，則

15、等式仍成立。 同理 4.1.3 邏輯代數(shù)2022/9/1829（2）反演規(guī)則 Y的 所有的“ ”變成“+”、“+”變成“ ”， 所有的原變量變成反變量（如A換成 ）、 反變量變成原變量， 所有的“1”變成“0”、“0”變成“1”， Y的反函數(shù)，記作 。 注意：（1）保持原來(lái)的運(yùn)算優(yōu)先順序； （2）不是一個(gè)變量以上的“非”號(hào)應(yīng)保持不變。4.1.3 邏輯代數(shù)2022/9/18304.1.3 邏輯代數(shù)2022/9/1831（3）對(duì)偶規(guī)則Y的 所有的“ ”變成“+”、“+”變成“ ”， 所有的“1”變成“0”、“0”變成“1”， Y的對(duì)偶式，記作 Y。 注意：（1）保持原來(lái)的運(yùn)算優(yōu)先順序； （2）原、

16、反變量不需改變。 Y A（B+ C） 對(duì)偶定理：如果兩個(gè)表達(dá)式相等， 則它們的對(duì)偶式也一定相等。 4.1.3 邏輯代數(shù)2022/9/18321. 邏輯函數(shù)的概念 將實(shí)際問(wèn)題變成邏輯問(wèn)題，即確定各變量的邏輯含義。開(kāi)關(guān)A、B為輸入變量，開(kāi)關(guān)閉合為1，斷開(kāi)為0；燈Y為輸出變量，燈亮為1，燈滅為0。“與”邏輯關(guān)系：“決定某件事情的所有條件都具備時(shí)，結(jié)果才會(huì)發(fā)生”。 表示為：YAB“或”邏輯關(guān)系：“決定某件事情的多個(gè)條件中，只要有一個(gè)（或一個(gè)以上的）條件具備，結(jié)果就會(huì)發(fā)生” 表示為：YAB“非”邏輯關(guān)系：“條件與結(jié)果總是相反”。表示為：Y4.1.4 邏輯函數(shù)2022/9/1833邏輯函數(shù)：輸出與輸入之間

17、的關(guān)系。（邏輯函數(shù)關(guān)系） Y= F(A，B，C，D) A、B、C、D為輸入變量， Y為輸出變量或者稱(chēng)作邏輯函數(shù)， F為某種對(duì)應(yīng)的邏輯關(guān)系。 舉重比賽中有三個(gè)裁判員，規(guī)定只要兩個(gè)或兩個(gè)以上的裁判員認(rèn)為成功，試舉成功；否則試舉失敗。 三個(gè)裁判員作為三個(gè)輸入變量，分別用A、B、C來(lái)表示，并且用“1”表示該裁判員認(rèn)為成功，用“0”表示該裁判員認(rèn)為不成功。 用Y作為輸出的邏輯函數(shù)，Y=1表示試舉成功，Y=0表示試舉失敗。 邏輯關(guān)系式：Y=F(A、B、C)。 4.1.4 邏輯函數(shù)2022/9/18342. 邏輯函數(shù)的表示方法 邏輯表達(dá)式、邏輯圖、真值表和卡諾圖 （1）真值表表示法 輸入邏輯變量的所有可能

18、取值和對(duì)應(yīng)的輸出變量函數(shù)值 排列在一起而組成的表格。每個(gè)輸入變量有0和1兩種取值，n個(gè)變量就有2 n個(gè)不同的取值組合。對(duì)于一個(gè)確定的邏輯函數(shù)，它的真值表是惟一的?！芭e重裁判” 邏輯關(guān)系真值表A B CY0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 114.1.4 邏輯函數(shù)2022/9/1835真值表表示邏輯函數(shù)的優(yōu)點(diǎn)： 可以直觀、明了地反映出函數(shù)值與變量取值之間的對(duì)應(yīng)關(guān)系； 由實(shí)際問(wèn)題抽象出真值表比較容易。 缺點(diǎn)： 由于一個(gè)變量有二種取值，二個(gè)變量有224種取值組合，n個(gè)變量有2 n種取值組合。因此變量多時(shí)真值表太龐大，麻煩。4.1.4 邏輯函數(shù)2

19、022/9/1836（2）邏輯函數(shù)式表示法 將邏輯變量用與、或、非等運(yùn)算符號(hào)按一定規(guī)則組合起來(lái)表示邏輯函數(shù)的一種方法，也稱(chēng)表達(dá)式?！芭e重裁判”函數(shù)關(guān)系表達(dá)式：邏輯函數(shù)式表示法優(yōu)點(diǎn)： 簡(jiǎn)單、容易記憶、不受變量個(gè)數(shù)的限制、可以直接用公式法化簡(jiǎn)邏輯函數(shù)。缺點(diǎn)： 不能直觀地反映出輸出函數(shù)與輸入變量之間的一一對(duì)應(yīng)關(guān)系。 4.1.4 邏輯函數(shù)2022/9/1837（3）邏輯圖表示法 用邏輯符號(hào)表示邏輯函數(shù)的一種方法。一個(gè)邏輯符號(hào)就是一個(gè)最簡(jiǎn)單的邏輯圖?！芭e重裁判”的邏輯圖邏輯圖表示邏輯函數(shù)優(yōu)點(diǎn)： 最接近工程實(shí)際，圖中每一個(gè)邏輯符號(hào)通常都有相應(yīng)的門(mén)電路與之對(duì)應(yīng)。缺點(diǎn)： 不能用于化簡(jiǎn)；不能直觀的反映出輸出函數(shù)

20、與輸入變量之間的對(duì)應(yīng)關(guān)系。 4.1.4 邏輯函數(shù)2022/9/1838（4）波形圖表示法4.1.4 邏輯函數(shù)2022/9/1839 如果將邏輯函數(shù)輸入變量每一種可能出現(xiàn)的取值與對(duì)應(yīng)的輸出值按時(shí)間順序依次排列起來(lái)，就得到了表示該邏輯函數(shù)的波形圖。（4）波形圖表示法4.1.4 邏輯函數(shù)2022/9/1840 波形圖也稱(chēng)作時(shí)序圖，多用于信號(hào)隨時(shí)間變化情況的時(shí)序分析，以檢驗(yàn)實(shí)際邏輯電路的功能正確性。 圖4.3所示為圖4.2電路邏輯功能仿真的波形圖，在不同的輸入信號(hào)（信號(hào)“4”、“5”、“6”）下可得到相應(yīng)的輸出信號(hào)（信號(hào)“7”）。基本邏輯函數(shù)的幾種表示方法 4.1.4 邏輯函數(shù)2022/9/1841常

21、用復(fù)合邏輯函數(shù)的幾種表示方法 4.1.4 邏輯函數(shù)2022/9/1842組合邏輯電路的分析和設(shè)計(jì)過(guò)程實(shí)際上就是邏輯函數(shù)的邏輯圖、邏輯表達(dá)式和真值表之間的相互轉(zhuǎn)換。 （1）由邏輯圖寫(xiě)出邏輯函數(shù)式 從輸入端到輸出端逐級(jí)寫(xiě)出每一個(gè)邏輯符號(hào)所對(duì)應(yīng)的邏輯函數(shù)式。 4.1.4 邏輯函數(shù)3.各種表示方法之間的轉(zhuǎn)換432022/9/18（1）由邏輯圖寫(xiě)出邏輯函數(shù)式 從輸入端到輸出端逐級(jí)寫(xiě)出每一個(gè)邏輯符號(hào)所對(duì)應(yīng)的邏輯函數(shù)式。例： 4.1.4 邏輯函數(shù)442022/9/18 （2）由邏輯函數(shù)式列出真值表 真值表左邊變量的取值組合是固定的，把真值表左邊每一種變量的取值組合代入邏輯函數(shù)式中，求出函數(shù)值，填在對(duì)應(yīng)的位置

22、上，列成表格即得到該函數(shù)的真值表。 Y=AB+ A BY 0 01 0 10 1 00 1 114.1.4 邏輯函數(shù)452022/9/18（2）由邏輯函數(shù)式列出真值表例： 4.1.4 邏輯函數(shù)A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000001462022/9/18 （3）由真值表寫(xiě)出邏輯函數(shù)式 一般方法： 找出使邏輯函數(shù)Y1的行， 每一行用一個(gè)乘積項(xiàng)表示。變量取值為“1”時(shí)用原變量表示；變量取值為“0”時(shí)用反變量表示。 將所有的乘積項(xiàng)或運(yùn)算，即可以得到Y(jié)的邏輯函數(shù)式。 A B CY0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 114.1.4 邏輯函數(shù)472022/9/18（3）由真值表寫(xiě)出邏輯函數(shù)式4.1.4 邏輯函數(shù)A B CY0 0 000 0 100 1 000 1 101 0 001 0 101 1 001 1 11例： 482022/9/18 （3）由真值表寫(xiě)出邏輯函數(shù)式4.1.4