設(shè)計(jì)開題報(bào)告

1、開內(nèi)容一、畢業(yè)設(shè)計(jì)選題的背景和現(xiàn)代無線通信系統(tǒng)中廣泛采用線性調(diào)制技術(shù)如： QAM(Quadrature ， 開內(nèi)容一、畢業(yè)設(shè)計(jì)選題的背景和現(xiàn)代無線通信系統(tǒng)中廣泛采用線性調(diào)制技術(shù)如： QAM(Quadrature ， 在 均比OFDM技術(shù)的應(yīng)用，功率放大器PAR 意味著信號(hào)功率的波動(dòng)范圍很大，這會(huì)對(duì)射頻處理部分，特的PAR DPD 系統(tǒng)，其輸出信號(hào)與輸入信號(hào)之間會(huì)存在一定的時(shí)延，從DPD 系DPD 系統(tǒng)之后產(chǎn)生的時(shí)延，從而保證二、工作任務(wù)分本設(shè)計(jì)首先要熟悉國內(nèi)外關(guān)于數(shù)字預(yù)失真系統(tǒng)（DPD） DPD 系統(tǒng)，通過將最后得到的數(shù)據(jù)與從三、任務(wù)完成三、任務(wù)完成的階段內(nèi)容及時(shí)間安排第一階段：2014年11

2、月18日-2013年11月28聯(lián)系導(dǎo)師，確定畢業(yè)設(shè)計(jì)選第二階段：2014年11月28日-2014年12月26 撰寫開并提交經(jīng)導(dǎo)第三階段：2014年12 月26 日-2014年6月15 完成設(shè)計(jì)并提交最終設(shè)指導(dǎo)教師意見：數(shù)階多項(xiàng)式非線性項(xiàng)影響;隨后，J inglu 2003 年設(shè)計(jì)了一種可以減少多項(xiàng)式階數(shù)的預(yù)失真器，取得了較好的預(yù)失真效果;接著，2006 Dennis.R.M anl 等人通過對(duì)比經(jīng)典的WienerHammersteinWiener-Hammerstein以及并行Wiener等模型又提出一種廣義的 多項(xiàng)式模型進(jìn)一步提高了預(yù)失真效果;預(yù)失真技術(shù)發(fā)展到現(xiàn)在，基于 多項(xiàng)式的數(shù)QRLS算

3、法，簡(jiǎn)稱QRD-LS 算法;其中QR 分解又可以通過Givens 變換法和Householder 變換法這兩種方Givens 變換的 QR 分解方法的科研 居多，其實(shí)早在 A.EI-Amawy GivensQR分解算法;接著，L. QRD-LS進(jìn)行了進(jìn)一步的研究和改進(jìn);后來隨 人又提出在FPGA上采用Systolic陣列技術(shù)來實(shí)現(xiàn)QRD-LSQRD-LS算法的硬件實(shí)現(xiàn)上，Systolic 陣列技術(shù)己成為當(dāng)下最流行的方法。起直追，并取得了一些令人可喜的成績。同時(shí)，國內(nèi)如 、中興、大唐、普天、烽火、三維通信(S unwave)和京信通信(Comba)等通信設(shè)備供應(yīng)商也在功放線性化技術(shù)的研究上能隨著

4、FPGA,DSP等數(shù)字處理器件的發(fā)展，器件本身的性能都得到了大幅提高;同時(shí)，包括Xilinx 和Altera 兩大FPGA 生產(chǎn)商也分別推出了大量免費(fèi)的 IP 核(其作用有點(diǎn)類似中的Function 函數(shù))方便調(diào)用，而且人們自行編寫 IP 核，使得平日里硬件難以實(shí)現(xiàn)的算法進(jìn)行硬件實(shí)現(xiàn)變FPGA 實(shí)現(xiàn)，一方面，方便實(shí)際系統(tǒng)中的調(diào)試和調(diào)用;成本;FPGA 2)技術(shù)融合化:即各種技術(shù)出現(xiàn)了互相補(bǔ)充、相互融成本;FPGA 2)技術(shù)融合化:即各種技術(shù)出現(xiàn)了互相補(bǔ)充、相互融合的趨勢(shì)，提高功放線性度的方(DPD)和基于包(ET)的 Doherty (CFR)技術(shù)結(jié)合、DPD+Doherty+CFR 等趨勢(shì)3

5、)集成化和低功耗:目前，市場(chǎng)上己經(jīng)出現(xiàn)了很多;成1）迭代法mo:延時(shí)鎖定環(huán)路法fll:Delay-locked-loopDLL。該方法主要是利用鎖相電DLL 法的工作原理是:信號(hào)輸入到鑒相器，然后通過鑒相處理，輸入給環(huán)路濾波器進(jìn)行濾VCO 的相位來控制反饋回路模數(shù)轉(zhuǎn)換器的采樣時(shí)間，從而達(dá)到消除預(yù)失真器輸入信號(hào)和功放輸出反饋回來信號(hào)之間延時(shí)的目的。DLL 法的優(yōu)點(diǎn)是:具有較高的精度周期分量法fll:精度要高于迭代法;缺點(diǎn)則主要是:計(jì)算量大且較為復(fù)雜;4）互相關(guān)函數(shù)法fll:FPGA, DSP等數(shù)字處理器件的發(fā)展，現(xiàn)在的延時(shí)估計(jì)算法基本可以實(shí)現(xiàn)硬件化，這也大大學(xué)生應(yīng)通過調(diào)研和資料搜集（10篇以上相關(guān)文章的閱讀量，主動(dòng)與指導(dǎo)教師 ，在指導(dǎo)教師指導(dǎo)下完成開題 。開題 需經(jīng)各系或 指導(dǎo)小組 、學(xué)院教學(xué)指導(dǎo) 合格后，方可正式進(jìn)入下一步畢業(yè)設(shè)計(jì)（ ）階段。理、工科開題 撰寫不少于 2500字，人文社科開題 不少于 3500 字，包括 選題的背景和意義、工作任