接口第次課存儲器組織

1、接口第次課存儲器組織第1頁，共30頁，2022年，5月20日，15點2分，星期三內(nèi)容（Outline）Part 1 概述Part 2 隨機存儲器RAMPart 3 只讀存儲器ROMPart 4 CPU與存儲器的連接Part 5 高速緩沖存儲器Part 6 外部存儲器（了解）第2頁，共30頁，2022年，5月20日，15點2分，星期三概述存儲器是計算機中除CPU 以外的最重要的組成部分內(nèi)部存儲器（主存）：主要是半導(dǎo)體存儲器。外部存儲器（輔存）：磁盤（磁介質(zhì)） 光盤（光敏介質(zhì)）U盤（移動存儲器件）內(nèi)存特點： 速度快，容量相對較小，易失性。在主機板 上，存放當(dāng)前運行的程序和數(shù)據(jù)。外存特點： 獨立于主

2、板，有專用的I/O接口與主機相連，容量大，但速度相對較慢。第3頁，共30頁，2022年，5月20日，15點2分，星期三第4頁，共30頁，2022年，5月20日，15點2分，星期三半導(dǎo)體存儲器采用大規(guī)模集成電路技術(shù), 集成度高。按存取方式可分為：隨機存儲器(Random Access Memory)：可以進行讀寫操作；掉電會丟失信息；集成度高，性價比好。SRAM（Static RAM）DRAM （Dynamic RAM）DDR RAM (Double-Data-Rate Synchronous Dynamic RAM)只讀存儲器(ROM)掉電或關(guān)機，其中的信息不會丟失，是非易失性存儲器；可以保存

3、固化的程序和數(shù)據(jù)；掩模ROM：由廠家把程序和數(shù)據(jù)一次寫入其中可編程ROM：允許程序員把程序和數(shù)據(jù)一次寫入EPROM: 程序員可根據(jù)需要, 進行多次擦除和寫入第5頁，共30頁，2022年，5月20日，15點2分，星期三存儲容量：表示存儲芯片的存儲能力。存儲容量 = 單元數(shù) 每個單元的數(shù)位寬通常以KB、MB為單位存取時間：從存儲芯片地址引腳上信號有效開始，到完成數(shù)據(jù)的讀出或?qū)懭氲臅r間間隔，通常給出的是最大存取時間。TTL器件：十幾幾十 ns 之間MOS器件：幾十幾百ns 之間半導(dǎo)體存儲器的主要指標第6頁，共30頁，2022年，5月20日，15點2分，星期三功耗：大規(guī)模集成電路的一個重要指標。由于集

4、 成電路集成度高，電流密度大，因此發(fā)熱量大，所以要盡量減少功耗。一般說來，CMOS器件的功耗要低于TTL器件?？煽啃裕嚎煽啃杂袃蓚€含義：對環(huán)境變化的抗干擾能力，保證在極限條件下能可靠地執(zhí)行讀/寫操作；無故障工作時間，一般平均無故障工作時間在數(shù)千小時以上。其它指標：除以上提到的指標外，還有芯片的工作 溫度、體積、價格等。 半導(dǎo)體存儲器的主要指標第7頁，共30頁，2022年，5月20日，15點2分，星期三內(nèi)容（Outline）Part 1 概述Part 2 隨機存儲器RAMPart 3 只讀存儲器ROMPart 4 CPU與存儲器的連接Part 5 高速緩沖存儲器Part 6 外部存儲器（了解）第

5、8頁，共30頁，2022年，5月20日，15點2分，星期三 SRAMMOS 器件有很多優(yōu)點：工藝簡單，集成度高，功耗低，價格便宜，因此是計算機中廣泛使用的器件。 基本單元電路： 用來存儲一位二進制信息的電路。 右圖是6管的雙穩(wěn)態(tài)觸發(fā)電路。其中的T1、T2、T3、T4組成了一個雙穩(wěn)態(tài)觸發(fā)器，T1、T2為兩個交叉耦合的反向管，T3、T4為負載管。第9頁，共30頁，2022年，5月20日，15點2分，星期三SRAM 的工作原理存儲器是由基本單元電路組成的矩陣陣列一般包括： 存儲矩陣、地址譯碼電路、控制邏輯、三態(tài)門I/O緩沖器第10頁，共30頁，2022年，5月20日，15點2分，星期三存儲矩陣每個位

6、面上的各單元電路排成行、列結(jié)構(gòu)的平面陣列，叫存儲矩陣，形成一個位面。同一個位面上的各個存儲單元的數(shù)據(jù)線連在一起組成存儲單元的一個 “位”。各個不同的位面組合起來，組成了存儲電路的“字”的結(jié)構(gòu)。地址譯碼器存儲芯片上的地址譯碼電路，可以對地址信號進行譯碼，選中平面陣列上的一個單元。分組譯碼 線性譯碼邏輯控制和三態(tài)緩沖器CS或者CE R/W或者WE OE高位譯碼為片選；R/W決定操作類型，OE( Output Enable)控制三態(tài)緩沖器實際工作中應(yīng)該以使用手冊為準第11頁，共30頁，2022年，5月20日，15點2分，星期三分組譯碼舉例6116（2K * 8位）芯片地址線分成行地址和列地址兩組（1

7、28行、128列），如果該芯片被選中。由于地址線只有11根（行7列4），因此每8列公用一個列線。每次操作為8位。若地址信號 A10A0 = 1001010 0111則，列 A3A0 = 0111；行A10A4 = 1001010 。選中第74行第7列交叉點處的單元電路，在讀寫控制電路的控制作用下，完成對選中單元的讀操作或?qū)懖僮?。?2頁，共30頁，2022年，5月20日，15點2分，星期三 控制邏輯就是以上圖中的讀寫控制部分。其外部引腳是： CS：片選信號，通常是用總線的高位地址的譯碼輸出作 為片選信號。 WE：讀寫控制端，用來控制對選中的存儲單元的讀、寫 操作。 OE： 輸出允許控制，用來控

8、制存儲芯片的數(shù)據(jù)輸出線。第13頁，共30頁，2022年，5月20日，15點2分，星期三 基本單元電路 動態(tài)RAM 采用單管單元電路，依靠電容存儲電荷。優(yōu)點：所需的元件數(shù)少，位密度高，成本低。缺點：電容儲存的電荷因漏電而無法長期保存信息，附加電路相對復(fù)雜。第14頁，共30頁，2022年，5月20日，15點2分，星期三DRAM工作原理寫操作時：行線、列線為高電平，單元被選中，外部數(shù)據(jù)線上的電平信號經(jīng)T2、刷新放大器、T1對電容C充電/或放電，使電容C的電平與數(shù)據(jù)線電平相等。 讀操作時：行地址譯碼后有一行被選中，處于該行的所有單元電路的T1都導(dǎo)通，各列上所有的刷新放大器均讀區(qū)各自位線上的信息并經(jīng)過鑒

9、別后，對電容C進行一次回寫操作，這個過程叫刷新。注意，只有被選中的那一 列，其狀態(tài)才會被讀到數(shù)據(jù)線。在讀操作時，被選中的那一行上的所有單元也都會進行一次刷新操作。第15頁，共30頁，2022年，5月20日，15點2分，星期三DRAM芯片基本單元電路構(gòu)成矩陣陣列大多采用位結(jié)構(gòu)形式4K1位，8 K1位，16K1. 設(shè)有行列地址鎖存器，可以將地址分2次輸入，減少引腳Intel 2118（16K*1位）存儲電路由128128陣列組成第16頁，共30頁，2022年，5月20日，15點2分，星期三存儲器內(nèi)部的行、列地址分時鎖存：地址信號分兩次輸入，可以減少芯片的引腳數(shù)目。RAS、CAS：分別為行地址選通和

10、列地址選通（信號由系統(tǒng)提供），分別用來控制將行地址和列地址分兩次鎖存到各自的鎖存器中。存儲器Intel2118 芯片的簡述： A6A0 ：7條地址線； WE：寫控制，低電平有效； RAS、CAS：行、列地址選通； DIN ：數(shù)據(jù)輸入端； DOUT ：數(shù)據(jù)輸出端。第17頁，共30頁，2022年，5月20日，15點2分，星期三RAS 有效，時鐘發(fā)生器1產(chǎn)生選通脈沖，鎖存行地址CAS 有效，由時鐘發(fā)生器2產(chǎn)生選通脈沖，鎖存列地址行、列地址經(jīng)各自的譯碼器后，形成128條行線和128條列線，可以實現(xiàn)片內(nèi)尋址功能行地址譯碼后將選中一行，對一行中的所有單元讀出，由讀出放大器鑒別、放大和刷新。讀操作：列地址譯

11、碼后選中一列，僅當(dāng)行、列地址選中的單元，且在WE=1時，數(shù)據(jù)經(jīng)2選1的 I/O 門、輸出緩沖器被讀到外部的DOUT上。寫操作：地址操作與刷新同上，僅當(dāng)WE=0時， DIN緩沖打開，DIN經(jīng)2選1 I/O 門寫入。第18頁，共30頁，2022年，5月20日，15點2分，星期三DRAM的刷新：由于DRAM靠極間電容存儲信息，內(nèi)部存在的電阻所形成的放電回路使信息容易丟失，所以刷新的目的是對存儲器進行“充電”。所謂動態(tài)刷新就是要定時地、重復(fù)地對系統(tǒng)的DRAM存儲器件進行 “讀出” 和 “恢復(fù)” 的操作。刷新周期：相鄰兩次刷新的間隔時間。不能太長，太長會丟失信息；也不能太短，刷新過多會影響存儲器的訪問速

12、度。第19頁，共30頁，2022年，5月20日，15點2分，星期三集中方式分散方式透明方式RAM的刷新方式按時間分配方案，可分為集中方式2ms 內(nèi)，前段時間用于常規(guī)的存儲器訪問，僅在最后的時間段（ tRn行 ）執(zhí)行片內(nèi)全部的行地址刷新。刷新期間，CPU處于等待狀態(tài)。 分散方式將每一行的刷新均勻地分散在2ms 的時間內(nèi)。 透明方式將存儲器的刷新也作為工作周期，通常情況下放在總線的空閑周期內(nèi)進行，當(dāng)刷新與存儲器訪問發(fā)生沖突時，則刷新具有更高的優(yōu)先級。第20頁，共30頁，2022年，5月20日，15點2分，星期三新型的 RAM 器件介紹隨著CPU性能的不斷提高，人們對存儲器件性能的期望值也越來越高，

13、即速度盡可能的快，容量盡可能的大，功耗盡可能的小，因此近年來出現(xiàn)了不少新的RAM器件（參閱內(nèi)存發(fā)展史）EDO：即 Extended Data Out。SDRAM （Synchronous DRAM）同步式DRAM器件。DDR：即雙速的SDRAM器件（Double-Data-Rate SDRAM ），市場主流，比SDRAM幾乎快1倍。第21頁，共30頁，2022年，5月20日，15點2分，星期三內(nèi)容（Outline）Part 1 概述Part 2 隨機存儲器RAMPart 3 只讀存儲器ROMPart 4 CPU與存儲器的連接Part 5 高速緩沖存儲器Part 6 外部存儲器（了解）第22頁，

14、共30頁，2022年，5月20日，15點2分，星期三只讀存儲器ROM通常是指其中的信息是固定的或者是永久性的半導(dǎo)體存儲器件。 計算機運行時只能讀出，不能寫入，即使掉電或關(guān)機，其中的信息也不會丟失。通常使用ROM存放固定的程序和數(shù)據(jù)，如引導(dǎo)程序、監(jiān)控程序或高級語言的解釋程序、基本的輸入輸出程序等。在完整的計算機系統(tǒng)中，既有RAM模塊，又有ROM模塊。 ROM 的種類：掩模ROM：由廠家生產(chǎn)時采用掩模操作寫入，用戶只能使用，不能改變其內(nèi)容。PROM：即可編程ROM。由用戶對其編程寫入，但只能寫入一次。EPROM：即可擦可編程ROM。由用戶對其編程寫入。可以采用特殊的方法或設(shè)備進行擦除或重寫。只讀存

15、儲器 ROM第23頁，共30頁，2022年，5月20日，15點2分，星期三ROM 的單元電路可以是二極管、MOS型晶體管、或者雙極型晶體管。 MOS型晶體管由于其集成度高、功耗低而被普遍采用。掩模ROM第24頁，共30頁，2022年，5月20日，15點2分，星期三行線決定一個字，也叫“字線”。行線與列線的交叉處表示某個字的一個“位”，所以列線也叫“位線”行線與列線的交叉處有MOS管為0 ，沒有MOS管的地方為1當(dāng)給出地址碼后，有且只有一根字線呈高電平，該字線上，所有有MOS管的位線輸出為0，沒有MOS管的位線輸出為1ROM 的結(jié)構(gòu)特點第25頁，共30頁，2022年，5月20日，15點2分，星期

16、三PROM一般以二極管或三極管作為基本單元電路，采用字線和位線的結(jié)構(gòu)。結(jié)構(gòu)特點：所有的字線和位線 交叉處都有一個晶體管，集電極直接連 VCC ，射極與位線間跨接一個熔絲。編程：輸出地址碼，選擇相應(yīng)的字線為高電平（寫）如要在某位寫入 0，相應(yīng)位線施加低電平，T導(dǎo)通， 控制電流恰好把熔絲燒斷又不燒壞晶體管。要寫入1的位線加高電平，T截至，不會被熔斷。（讀）在所選的字線上，某位上的熔絲完好，則T導(dǎo)通，位線上的電平被上拉到“1”電平；若熔絲被燒斷，則處于無源狀態(tài)輸出“0”電平。PROM第26頁，共30頁，2022年，5月20日，15點2分，星期三EPROM可以進行多次地擦除和重寫的可編程ROM。EPR

17、OM 的組成原理：由一個MOS管和一個P溝道的浮置柵雪崩注入式MOS管（FAMOS）組成，MOS的管柵極與字線相連， MOS的管漏極與位線相連。初始狀態(tài)EPROM里面的數(shù)據(jù)是什么？第27頁，共30頁，2022年，5月20日，15點2分，星期三EPROM 的編程輸入地址碼，選擇相應(yīng)的字線為高電平。寫：寫入：在對應(yīng)的 FAMOS管的漏極和源極之間加 25V的直流高壓，施加 50ms 的編程脈沖?；謴?fù)：用紫外線通過石英窗照射使柵極電荷形成光電漏走而恢復(fù)FAMOS截止狀態(tài)。讀：該字的各個位線的信息皆被讀出。若對應(yīng)位線上的FAMOS的浮置柵曾被注入電荷，則FAMOS導(dǎo)通，位線被下拉到0電平，否則輸出“1”電平。第28頁，共30頁，2022年，5月20日，15點2分，星期三EPROM 芯片的舉例：Intel