信號完整性分析-信號反射

1、性：信號反射 本身的，也可能是中途或末端其他元件的。對于信號來說，它不會區(qū)分到底是什么，信號所 到的阻抗發(fā)生變化，不論是什么引起的(可能是中途遇到的電阻，電容，電感，過孔， PCB 轉(zhuǎn)角，接插件)，信號都會發(fā)生反射。那么有多少被反射回傳輸線的起點？衡量信號反射量的重要指標是反射系數(shù)，表示反射電壓和原傳輸信號電壓的比值。反射系數(shù)定義為：= Z 一 Z21。其中： Z 為變化前的阻Z + Z 12 1抗， Z 為變化后的阻抗。假設(shè) PCB 線條的特性阻抗為 50 歐姆，傳輸過程中遇到一個 100 歐2姆的貼片電阻，暫時不考慮寄生電容電感的影響，把電阻看成理想的純電阻，那么反射系數(shù)為：= = ，信號

2、有 1/3 被反射回源端。如果傳輸信號的電壓是 3.3V 電壓，反射電壓就是 1.1V。 純電阻性負載的反射是研究反射現(xiàn)象的基礎(chǔ)，阻性負載的變化無非 是以下四種情況： 阻抗增加有限值、減小有限值、開路(阻抗變?yōu)闊o窮大)、短路(阻抗突 系數(shù)為 = =-0.25，反射電壓為 3.3* (-0.25) V= -0.825V。此時反射點電壓為3.3V+ (-0.825V) =2.475V。 6.6V?？梢?，在這種極端情況下，反射點處電壓翻倍了。 壓。這種反射電壓會改變信號的波形，從而可能會引起信號完整性問題。信號完整性分析-信號反射及阻抗匹配信號反射產(chǎn)生的原因，當(dāng)信號從阻抗為 Z 進入阻抗為 Z 的線

3、路時，由于阻抗不匹配0 l的原因，有部分信號會被反射回來，也可以用 “傳輸線上的回波來概括”。如果源端、負 載端和傳輸線具有相同的阻抗，反射就不會發(fā)生了。反射的影響: 如果負載阻抗小于傳輸線阻抗，反射電壓為負，反之，如果負載阻抗大 過沖、下沖以及振蕩等信號失真的現(xiàn)象。過沖， 當(dāng)信號的第一個波峰超過原來設(shè)定的最大值，信號的第一個波谷超過原來設(shè)定的 最大值時，為過沖，也就是沖過頭了。下沖，當(dāng)信號的第二個波峰波谷超過設(shè)定值時，稱為下沖。過大的過沖會導(dǎo)致元件保護 二極管損壞，而下沖嚴重時會產(chǎn)生假時鐘，導(dǎo)致系統(tǒng)誤讀寫操作。如果過沖過大我們可以采用阻抗匹配的方式消除過沖。 內(nèi)，信號反復(fù)的過沖下沖我們稱之為

4、信號震蕩 。震蕩是消除電路多余能量的一種方式。通 小，過阻尼(環(huán)繞)是指終端的阻尼大了。 (不只是分布式電路才會產(chǎn)生振蕩，集總電路 Q以通過單位時間電路儲存的能量與丟失的能量比值來 Q候就不存在過沖或者振蕩。阻抗匹配，由于源端與負載端的阻抗不匹配才引起信號的反射，因此要進行阻抗匹配， 從而降低反射系數(shù)，可以在源端串接阻抗，或者負載端并行接阻抗。反射系數(shù)公式： P=(Z1-Z0)/(Z1+Z0)阻抗匹配端接技術(shù)匯總單電阻端接經(jīng)總結(jié)：串聯(lián)電阻匹配一般適用于單個負載的情況。1、單電阻并行端接缺點：降低了輸出的高電平，匹配電阻接地會造成下降沿過快(接電源上升源變快)， 這樣會導(dǎo)致波形占空比不平衡優(yōu)點：

5、綜合適用上下來電阻，平衡輸出高低電平，減小因占空比失調(diào)能力消耗缺點：由于電容的大小很難確定，大電容會吸收較大電流增加電源損耗，小電容則會減 弱匹配效果，建議通過仿真來確定電容值。應(yīng)用:并聯(lián)交流匹配一般用在多接收端和時鐘信號線。 (二極管端接法，此法不屬于 高，對較高速系統(tǒng)不太適用) 是不是有某種相似的規(guī)律！對，如果兩根信號線靠的很近的話，通常會的。這就是串?dāng)_。當(dāng) 信 號線，鄰近信號的干擾對他來說就相當(dāng)于噪聲。 電壓會減小，有時減小得很 因為高性能處理器對電源系統(tǒng)的苛刻要求，構(gòu)建更低阻抗的電源分配系統(tǒng)變得越來越困難。你可能注意到了，又是阻抗，理解阻抗是理解信號完整性問題的關(guān)鍵。重視信號上升時間

6、都和它有關(guān)，你必須對它足夠重視。 歷 不會直接給我們列出，當(dāng)然有些芯片可以從 IBIS 模型中大致估計這個值，不幸的是，不是 每種芯片你都能找到 IBIS 模型。重要的是我們必須建立這樣的概念：上升時間對電路性能 信號上升時間的減小，從頻譜分析的角度來說，相當(dāng)于信號帶寬的增加，也就是信號中有 更多的高頻分量，正是這些高頻分量使得設(shè)計變得更加困難。 互連線必須作為傳輸線來對 待，從而產(chǎn)生了很多以前沒有的問題。因此，學(xué)習(xí)信號完整性，你必須有這樣的概念： 信號陡峭的上升沿，是產(chǎn)生信號完整 性問題的罪魁禍首。信號上升時間與帶寬要重視信號上升時間，很多信號完整性問題都是由信號上升時間短引起的。本文就 對

7、于數(shù)字電路，輸出的通常是方波信號。方波的上升邊沿非常陡峭，根據(jù)傅立葉分析， 任何信號都可以分解成一系列不同頻率的正弦信號，方波中包含了非常豐富的頻譜成分。 次諧波都是 100MHz 的整數(shù)倍。圖 1 是疊加不同諧波前后的比較，左上角的是直流偏置的 100MHz 基頻波形，右上角時基頻疊加了 3 次諧波后的波形，有點類似于方波了。左下角是 形。這里 可以直觀的看到疊加的諧波成分越多，波形就越像方波。 影響信號完整性的不是波形的重 復(fù)頻率，而是信號的上升時間。什么是地彈所謂“地彈”，是指芯片內(nèi)部“地”電平相對于電路板“地”電平的變化現(xiàn)象。以電路 板“地”為參考，就像是芯片內(nèi)部的“地”電平不斷的跳動

8、，因此形象的稱之為地彈 (ground bounce)。當(dāng)器件輸出端有一個狀態(tài)跳變到另一個狀態(tài)時，地彈現(xiàn)象會導(dǎo)致器件 邏輯輸入端產(chǎn)生毛刺。那么“地彈”是如何產(chǎn)生的呢？首先我們要明白，對于任何封裝的芯 片，其引腳會存在電感電容等寄生參數(shù), 而地彈正是由于引腳上的電感引起的。 壓和芯片內(nèi)部的地電壓差分比較確定輸入，因此從接收邏輯來看就象輸入信號本身疊加了一個與地彈噪聲相同的噪聲。理解臨界長度理解臨界長度理解臨界長度最好從時間角度來分析。信號在 pcb 走線上傳輸需要一定的時間，普通 FR4 板材上傳輸時間約為每納秒 6 英寸，當(dāng)然表層走線和內(nèi)層走線速度稍有差別。當(dāng)走線上 ，暫時這樣說。那么準確的定

9、義是什么？實際中反射都是發(fā)生多次的，雖然第一次信號反射回到源端的 特性阻抗當(dāng)信號在傳輸線上傳播時，信號感受到的瞬態(tài)阻抗與單位長度電容和材料的介電常數(shù)有關(guān)，可表示為： Z= 。如果 PCB 上線條的厚度和寬度不變，并且走線和返回平面間距CrCl 態(tài)阻抗說明了傳輸線的特性，稱為特性阻抗。 走線和返回平面間距離減小，電容增大，特性阻抗也減小。要。自由空間特性阻抗為 Z0= u =377。0 0單位長度電容=3.3pF/in單位長度電容=8.3nH/in了解這些特殊的特性阻抗，對于設(shè)計電路板有一定的參考意義，能讓我們在制作電路前 。這和信號的傳播速度有關(guān)，在 FR4 板材上銅線條中信號速度為 6in/

10、ns。簡單的說，只 我們看信號在一段長走線上傳播時會發(fā)生什么情況。假設(shè)有一段60 英寸長的 PCB 走線，如 B信號在這條走線上向前傳播，傳輸?shù)阶呔€盡頭需要 10ns，返回到源端又需要 10ns，則 總的往返時間是 20ns。如果把上面的信號往返路徑看成普通的電流回路的話，返回路徑上 流。 6 英寸，不知道遠端是開路還是短路，那么信號感覺到的阻抗有多大，怎么確定？如果把信 號往返路徑看成普通的電流回路的話就會產(chǎn)生矛盾，所以，必須按傳輸線處理。實際上，在信號線條和返回地平面間存在寄生電容，如圖2 所示。當(dāng)信號向前傳播過程中， A 點處電壓不斷不變化，對于寄生電容來說，變化的電壓意味著產(chǎn)生電流，方

11、向如圖中虛線 所示。因此信號感受到的阻抗就是電容呈現(xiàn)出來的阻抗，寄生電容構(gòu)成了電流回流的路徑。 信號在向前傳播所經(jīng)過的每一點都會感受到一個阻抗，這個阻抗是變化的電壓施加到寄生電 容上產(chǎn)生的，通常叫做傳輸線的瞬態(tài)阻抗。 是存在，但是沒有電壓的變化，電容相當(dāng)于開路，這對應(yīng)的就是直流情況。 的特性阻抗，那么在沒有源端端接的情況下，必然產(chǎn)生信號振鈴。 號完整性問題時，一定時時注意阻抗問題。 的傳輸線必須進行阻抗匹配端接。在進行 PCB 布線時，經(jīng)常會發(fā)生這樣的情況：走線通過某一區(qū)域時，由于該區(qū)域布線空 間有限，不得不使用更細的線條，通過這一區(qū)域后，線條再恢復(fù)原來的寬度。走線寬度變化 會引起阻抗變化，因

12、此發(fā)生反射，對信號產(chǎn)生影響。那么什么情況下可以忽略這一影響，又 首先討論阻抗變化的大小。很多電路的設(shè)計要求反射噪聲小于電壓擺幅的 5% (這和信號上算有關(guān))，根據(jù)反射系數(shù)公式： p = = 50%可以計算出阻抗大致的變化率要求為： ZZ 10% 。你可能知道，電路板上阻抗的典1型指標為+/-10%，根本原因就在這。 況，要達到突變處信號反射噪聲不超過電壓擺幅的 5%這一噪聲預(yù)算要求，阻抗變化必須小 l 抗變成 54.2 歐姆，阻抗變化率達到了 20%。反射信號的幅度必然超標。至于對信號造成多 題點。幸運的是這時可以通過阻抗匹配端接解決問題。l 反射有-0.2*1.2 = 0.24v 被反射回。

13、再假設(shè)6mil 線長度極短，兩次反射幾乎同時發(fā)生， 那么總的反射電壓只有 0.04V，小于 5%這一噪聲預(yù)算要求。因此，這種反射是否影響信號， 處的時延小于信號上升時間的 20%，反射信號就不會造成問題。如果信號上升時間為 1ns， 的方法大致估算一下，適當(dāng)留出一定的余量。如果可能的話，盡量讓減小頸狀部分長度。需要指出的是，實際的 PCB 加工中，參數(shù)不可能像理論中那樣精確，理論能對我們的設(shè) 調(diào)整。信號的接收端可能是集成芯片的一個引腳，也可能是其他元器件。不論接收端是什么， 實際的器件的輸入端必然存在寄生電容，接受信號的芯片引腳和相鄰引腳之間有一定的寄生 好復(fù)雜，這么多寄生電容！其實很簡單，想

14、想電容是什么？兩個金屬板，中間是某種 電容的兩個金屬板，中間介質(zhì)是空氣，不就是一個電容么。芯片引腳和PCB 板內(nèi)層的電源 下面研究一下信號終端的電容有什么影響。將模型簡化，用一個分立電容元件代替所有寄 生 電 容 ， 如 圖 1 所 示 。 我 們 考 察 B 點 電 容 的 阻 抗 情 況 。d電容的電流為： I = C Vc dt隨著電容的充電，電壓變化率逐漸減小(電路原理中的瞬態(tài)過程)，電容的充電電流也 不斷減小。即電容的充電電流是隨時間變化的。V VI dc C V 速上升，這時阻抗很小。隨著電容充電，電壓變化率下降，充電電流減小，表現(xiàn)為阻抗明顯 增大。充電時間無窮大時，電容相當(dāng)于開路

15、，阻抗無窮大。 性阻抗，將發(fā)生負反射，反射回源端 A 點的信號將產(chǎn)生下沖。隨著電容阻抗的增加，反射 因此電容負載使源端信號產(chǎn)生局部電壓凹陷。精確波形和傳輸線的特性阻抗、電容量、 信號上升時間有關(guān)。 電容兩端電壓，即 B 點電壓隨 RC 充電電路的時間常數(shù)呈指數(shù)增加(基本電路原理)。因此 電容對接收端信號上升時間產(chǎn)生影響。 以了，其他的事軟件來做吧。舉個例子，如果信號上升時間1ns，電容使信號上升時間增加 這涉及到電路的時序分析和時序設(shè)計?？傊邮斩穗娙葚撦d的影響有兩點：1、使源端(驅(qū)動端)信號產(chǎn)生局部電壓凹陷。2、接收端信號上升時間延長。 在電路設(shè)計中這兩點都要考慮L下面的公式表示 Z，L 表示傳輸線的單位長度電感， 下面的公式表示