可編程邏輯電路四版

1、第六章 可編程邏輯電路“軟件固化”, “以存代算”思想的體現(xiàn)用軟件設(shè)計(jì)硬件：硬件描述語(yǔ)言(HDL)硬件設(shè)計(jì)的進(jìn)步:方便、靈活、可修改設(shè)計(jì)用戶可編程設(shè)計(jì)方便主要內(nèi)容: 可編程邏輯器件及應(yīng)用1目錄6-2 只讀存儲(chǔ)器(ROM)6-3 隨機(jī)存儲(chǔ)器(RAM)6-4 可編程邏輯器件概述(PAD)6-5 通用陣列邏輯GAL6-1 導(dǎo)論6-6 現(xiàn)場(chǎng)可編程門陣列 FPGA2最常用的可編程邏輯器件 可編程邏輯器件PLD (Programmable Logic Device) 是一大類器件的總稱,包括:ROM (Read-Only Memory) 只讀存儲(chǔ)器PLA (Programmable Logic Array

2、)可編程邏輯陣列PAL (Programmable Array Logic)可編程陣列邏輯GAL (General Array Logic)通用陣列邏輯還有FPGA,CPLD等6-1 導(dǎo)論3 6-2 只讀存儲(chǔ)器(ROM)兩大類存儲(chǔ)器（Memory）ROM (Read-Only Memory)一旦信息寫入，在機(jī)器上只讀RAM (Random-Access Memory)隨機(jī)存儲(chǔ)器，在運(yùn)行狀態(tài)可讀可寫ROM功能存放固定信息程序，常數(shù)，指令，.ROM的優(yōu)點(diǎn)信息非“易失”(Nonvolatile)簡(jiǎn)單，容量大4ROM分類ROMPROMMask PROMEPROMUV EPROME2PROMFlash

3、E2PROMStandard E2PROMOTP PROM多次編程一次編程工廠編程用戶編程5只讀存儲(chǔ)器ROM分類ROM 掩膜ROM內(nèi)容只能讀出，不能改變.半導(dǎo)體廠家用掩膜技術(shù)寫入程序成本低，適用于批量生產(chǎn)不適用研究工作 PROM可編程ROM內(nèi)容只能讀出，不能改變.用戶使用特殊方法進(jìn)行編程，只能寫一次，一次編程不能修改。適用于批量生產(chǎn)不適用研究工作EPROM光可擦除PROM固化程序用紫外線光照515分鐘擦除，擦除后可以重新固化新的程序和數(shù)據(jù)。用戶可以對(duì)芯片進(jìn)行多次編程和擦除。適用于研究工作不適用于批量生產(chǎn)。E2PROM電可擦除PROM實(shí)現(xiàn)全片和字節(jié)擦寫改寫，作為非易失性RAM使用。集成度和速度不

4、及EPROM，價(jià)格高，擦寫在原系統(tǒng)中在線進(jìn)行。Flash Memory快速電擦寫存儲(chǔ)器可以整體電擦除（時(shí)間1S）和按字節(jié)重新高速編程。CMOS 低功耗；編程快（每個(gè)字節(jié)編程100s 整個(gè)芯片0. 5s）；擦寫次數(shù)多（通?？蛇_(dá)到10萬(wàn)）與E2PROM比較：容量大、價(jià)格低、可靠性高等優(yōu)勢(shì)。用于PC機(jī)內(nèi)裝操作系統(tǒng)和系統(tǒng)不能丟失初始功能的專門領(lǐng)域。需要周期性地修改被存儲(chǔ)的數(shù)據(jù)表的場(chǎng)合。內(nèi)存細(xì)分信息存取方式特點(diǎn)用途6ROM結(jié)構(gòu)字線位線4字4位存儲(chǔ)體輸出緩沖器W0W1W2W3A0A1B3B2B1B0F3F2F1F0 地址譯碼器地址7ROM的工作原理001100011100導(dǎo)通導(dǎo)通8存儲(chǔ)矩陣是一個(gè)“或”邏輯

5、陣列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地址譯碼器D3D2D1D0 簡(jiǎn)化的 ROM存儲(chǔ)矩陣陣列圖有二極管無(wú)二極管9存儲(chǔ)體或陣列可以畫為：W0W1W2W3B0 B1 B2 B3W0W1W2W3B0+W0W2B0+10地址譯碼：與陣列A0A1W0 W1 W2 W3A0_A0A1_A1A0A1W0A0A0A1A1W0ROM字?jǐn)?shù)很大時(shí)，譯碼系統(tǒng)很復(fù)雜。字?jǐn)?shù)較大，采用多級(jí)譯碼字?jǐn)?shù)很少，一級(jí)譯碼11PROM與陣列固定、或陣列可編程W0 W1 W2 W3A0A1+Y0Y1Y2Y3固定連接可編程連接不連接128x4 ROMA0A1A2F0F1F2F3與陣列不可編程或

6、陣列可編程8個(gè)存儲(chǔ)單元，每個(gè)單元存儲(chǔ)4位二進(jìn)制數(shù)碼。13512 x 8PROM芯片結(jié)構(gòu)存儲(chǔ)陣列8-1Mux64x64譯碼64A8A3.緩沖3A2A1A06位3位.F7 F6 . F0888CE0CE1CE2緩沖14ROM的應(yīng)用1、位擴(kuò)展用4片328ROM擴(kuò)展成3232ROM?！纠?52、字?jǐn)U展用256片(512x8) ROM芯片擴(kuò)展成 128Kx8 ROM512x8ROM512x8ROM512x8ROM512x8ROM.16片16片4-164-16 譯碼列選擇行選擇_CE0_CE1【例1】16用2片(32x8) ROM芯片擴(kuò)展成 128x4 ROM【例2】173、用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)【例

7、1】試用ROM設(shè)計(jì)一個(gè)八段字符顯示的譯碼器。 1 0 0 0 1 1 1 01 1 1 1 1 1 0 1 1 1 1 01 1 1 0 0 1 1 1 1 0 1 01 1 0 1 0 0 0 1 1 0 1 01 1 0 0 0 0 1 1 1 1 1 01 0 1 1 1 1 1 1 1 0 1 01 0 1 0 1 1 1 1 0 1 1 11 0 0 1 1 1 1 1 1 1 1 11 0 0 0 1 1 1 0 0 0 0 10 1 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 10 1 0 1 0 1 1 0 0 1 1 1 0 1 0 0

8、 1 1 1 1 0 0 1 10 0 1 1 1 1 0 1 1 0 1 10 0 1 0 0 1 1 0 0 0 0 10 0 0 1 1 1 1 1 1 1 0 10 0 0 0a b c d e f g hD C B A顯 示輸 出輸 入18電路圖EN19【例2】試用ROM產(chǎn)生如下的一組多輸出邏輯函數(shù)Y1=DCB+DCBY2=DCBA+CBA+DCBAY3=DCBA+DCBAY4=DCBA+DCBA解：將原式化為最小項(xiàng)之和的形式Y(jié)1=DCBA+DCBA+DCBA+DCBA=m2+m3+m6+m7Y2=DCBA+DCBA+DCBA+DCBA=m6+m7+m10+m14Y3=DCBA+DC

9、BA=m4+m14Y4=DCBA+DCBA=m2+m1520點(diǎn)陣圖Y1=DCBA+DCBA+DCBA+DCBA=m2+m3+m6+m7Y2=DCBA+DCBA+DCBA+DCBA=m6+m7+m10+m14Y3=DCBA+DCBA=m4+m14Y4=DCBA+DCBA=m2+m15DCBAm0m1m2m14m15214、字符發(fā)生器字符：0、1點(diǎn)陣組成例如：字母E111111000010000111101000010000111117x5點(diǎn)陣7x5 ROM計(jì)數(shù)器CK譯碼器22RAM按著工作原理分為:6-3 隨機(jī)存儲(chǔ)器1. 靜態(tài)隨機(jī)存儲(chǔ)器SRAM2. 動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM23一、靜態(tài)RAM的結(jié)構(gòu)

10、和工作原理 24 （1）靜態(tài)存儲(chǔ)單元圖中VT1VT4構(gòu)成RS觸發(fā)器，用以存儲(chǔ)二進(jìn)制信息。VT5、VT6為門控管，其狀態(tài)由行線（Xi）決定。 Xi=1時(shí)，VT5、VT6導(dǎo)通，Q和 的狀態(tài)送至位線（Bj、 ）上。VT7、VT8是每列存儲(chǔ)單元的門控管，其狀態(tài)取決于列線Yj。Yj=1時(shí)，VT7、VT8導(dǎo)通，數(shù)據(jù)端D、和位線接通，并通過(guò)三態(tài)門G1G3進(jìn)行讀（輸出）、寫（輸入）等操作。 二、RAM的存儲(chǔ)單元 25 由G1 G3三個(gè)三態(tài)緩沖器構(gòu)成讀寫控制電路。 時(shí)，G2、G3截止，G1導(dǎo)通，數(shù)據(jù)D送至I/O線上，進(jìn)行讀出； 時(shí)，G1截止，G2、G3導(dǎo)通，I/O線上的數(shù)據(jù)送入存儲(chǔ)單元，進(jìn)行寫入。26 一個(gè)三M

11、OS管動(dòng)態(tài)單元，信息存儲(chǔ)在VT2管的柵極電容Cg上，用Cg上的電壓控制VT2的狀態(tài)。 讀字線控制VT2管， 寫字線控制VT1管。VT4管是同列若干存儲(chǔ)單元的寫入時(shí)的預(yù)充管 圖7-2-3 三管動(dòng)態(tài)存儲(chǔ)單元 27 在進(jìn)行讀操作時(shí)，首先使位 線上的電容CD預(yù)充到VDD，然后 選通讀字線為高電平，則VT3管 導(dǎo)通。如果Cg上的電壓超過(guò)了 VT2管的開啟電壓，VT2和VT3 均導(dǎo)通，CD將通過(guò)VT2和VT3放 電到低電平。如果Cg上沒(méi)有電荷VT2管截止，CD沒(méi)有放電通路， 仍保持預(yù)充后的高電平。可見， 在讀位線上獲得的電平和柵極 電容Cg上的電平是相反的。通 過(guò)讀出放大器可將讀位線上的 電平數(shù)據(jù)送至存儲(chǔ)

12、器的輸出端。圖7-2-3 三管動(dòng)態(tài)存儲(chǔ)單元 28 在進(jìn)行寫操作時(shí)，控制寫字線為高電平，使VT1管導(dǎo)通。由存儲(chǔ)器輸入端送來(lái)的信號(hào)傳到寫位 線，通過(guò)VT1管控制Cg 上的電位，將信息存儲(chǔ)到Cg上。 因?yàn)镃g存在漏電，需要對(duì)Cg上的信息定時(shí)刷新。可周期性的讀出Cg上信息到讀位線上，經(jīng)過(guò)反相器，再對(duì)存儲(chǔ)單元進(jìn)行寫操作，即可完成刷新。29 該電路中的預(yù)充電作用很重要，可以防止存儲(chǔ)電容C1（或C2）上的電荷在數(shù)據(jù)讀出時(shí)有損失，以免輸出的高電平受破壞。306-4 可編程邏輯器件概述PROM的特點(diǎn)：地址字，一一對(duì)應(yīng)，所需存儲(chǔ)容量大信息表完全PLA針對(duì)ROM這一特點(diǎn)邏輯壓縮W0 W1 W2 W3A0A1+Y0Y

13、1Y2Y3PROM與陣列固定、或陣列可編程W0 W1 W2 W3A0A1+Y0Y1Y2Y3PLA 與、或陣列均可編程31集成化的PLA16路輸入8路輸出I0I1I15“或”矩陣“與”矩陣VCC48 P項(xiàng)可控求反異或門32【例】存儲(chǔ)信息表輸 入輸 出I3 I2 I1 I0F7 F6 F5 F4 F3 F2 F1 F00 0 0 00 0 0 0 0 0 0 00 0 0 10 0 0 0 0 0 0 10 0 1 00 0 0 0 0 1 0 00 0 1 10 0 0 0 1 0 0 10 1 0 00 0 0 1 0 0 0 00 1 0 10 0 1 1 1 0 0 10 1 1 00 0

14、 0 0 0 1 0 00 1 1 10 0 1 1 0 0 0 11 0 0 00 1 0 0 0 0 0 01 0 0 10 1 0 1 0 0 0 11 0 1 00 1 0 0 0 1 0 01 0 1 10 1 0 1 0 0 0 11 1 0 00 0 0 1 0 0 0 01 1 0 10 0 0 0 1 0 0 11 1 1 01 1 1 0 0 1 0 01 1 1 11 1 1 0 0 0 0 133用16x8 ROM存儲(chǔ)F0F1F2F3F4F5F6F7I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8I0I1I2I3P0 P1 P2 P3 P4 P5 P

15、6 P7 P8P 15 ROM容量：與陣列8x16，或陣列 16x8，總?cè)萘?56。34用PLA存儲(chǔ)將表達(dá)式邏輯壓縮(化簡(jiǎn))輸 入輸 出I3 I2 I1 I0F7 F6 F5 F4 F3 F2 F1 F00 0 0 00 0 0 0 0 0 0 00 0 0 10 0 0 0 0 0 0 10 0 1 00 0 0 0 0 1 0 00 0 1 10 0 0 0 1 0 0 10 1 0 00 0 0 1 0 0 0 00 1 0 10 0 1 1 1 0 0 10 1 1 00 0 0 0 0 1 0 00 1 1 10 0 1 1 0 0 0 11 0 0 00 1 0 0 0 0 0 0

16、1 0 0 10 1 0 1 0 0 0 11 0 1 00 1 0 0 0 1 0 01 0 1 10 1 0 1 0 0 0 11 1 0 00 0 0 1 0 0 0 01 1 0 10 0 0 0 1 0 0 11 1 1 01 1 1 0 0 1 0 01 1 1 11 1 1 0 0 0 0 1F0=I0F1=0F2=I1I0F3=I2I1I0+I2I1I0F4=I2I1I0+I3I2I0+I3I2I0F5=I3I2I0+I3I2I1F6=I3I2+I3I2I1F7=I3I2I1=P0=P1=P2+P3=P4+P5+P6=P5+P7=P8+P7=P735點(diǎn)陣圖P0=I0P1=I1I

17、0P2=I2I1I0P3=I2I1I0P4=I2I1I0P5=I3I2I0P6=I3I2I0P7=I3I2I1P8=I3I2F0=P0F2=P1F3=P2+P3F5=P5+P7F6=P8+P7F7=P7F1=0F4=P4+P5+P6PLA容量與陣列: 8x9或陣列:8x92N(輸入數(shù))M(輸出數(shù))P項(xiàng)數(shù)總點(diǎn)數(shù):144I0I1I2I3I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8P0 P1 P2 P3 P4 P5 P6 P7 P8F0F1F2F3F4F5F6F736存入信息表的PLAP0=I0P1=I1I0P2=I2I1I0P3=I2I1I0P4=I2I1I0P5=I3I2

18、I0P6=I3I2I0P7=I3I2I1P8=I3I2F0=P0F2=P1F3=P2+P3F5=P5+P7F6=P8+P7F7=P7F1=0F4=P4+P5+P6F0F2F3F4F5F6F7F1I0I1I2I3P0 P1 P2 P3 P4 P5 P6 P7 P8VCC37PLA的特點(diǎn)與陣列可編 ROM的譯碼器是完全譯碼器。N個(gè)輸入必然有2N個(gè)字。PLA的地址譯碼器是非完全譯碼器。用戶可編程形成P項(xiàng)(不是最小項(xiàng)) 。 非完全尋址。 非對(duì)應(yīng)關(guān)系。 ROM中，信息表示原封不動(dòng)地裝入存儲(chǔ)矩陣中。PLA中，存入存儲(chǔ)矩陣中的內(nèi)容是經(jīng)過(guò)化簡(jiǎn)、壓縮的，它和信息表不是一一對(duì)應(yīng)的關(guān)系。38PLA應(yīng)用舉例【例1】

19、由PLA和D觸發(fā)器組成同時(shí)具有BCD和Gray輸出的計(jì)數(shù)器 CounterBCD碼Gray碼CPCPBCDGrayWXYZKLMNP000000000010001000012001000011300110011140100011115010111111601101111070111111008100011000910011000039BCD碼控制函數(shù)：DCBADACBACBCADBABAAQQQQQQDQQQQQQQDQQQQQDQD+=+=+=DCBA76543210PPPPPPPP+=+=+=DADBDCDDDADBDCDDD QD QD QD QQAQBQCQDP0 P1 P2 P3 P

20、4 P5 P6 P7 不要忘記畫CP！40用PLA和D觸發(fā)器組成的同步十進(jìn)制計(jì)數(shù)器 DA=QADB=QAQB+QAQBQDDC=QAQC+QBQC+QAQBQCDD=QAQD+QAQBQCQD76543210PPPPPPPP+=+=+=DADBDCDD41如何通過(guò)PLA輸出，而不是從觸發(fā)器輸出？.DQAQBQCQDZYXW42具有二十進(jìn)制和循環(huán)碼變換功能的十進(jìn)制計(jì)數(shù)器CPBCDGrayWXYZKLMNP0000000000100010000120010000113001100111401000111150101111116011011110701111110081000110009100110

21、00043【例2】由PLA和D觸發(fā)器實(shí)現(xiàn)4位可變模數(shù)計(jì)數(shù)器 二進(jìn)制計(jì)數(shù)器進(jìn)位邏輯判斷邏輯T=1, 繼續(xù)計(jì)數(shù); T=0,復(fù)位到0000.DA= QA DB= QBQA+QBQA DC= QCQBQA+QCQB+QCQA DD= QDQCQBQA+QDQC+QDQB+QDQA()TT)TT 計(jì)數(shù)器控制函數(shù): T=(QAA+QAA)+(QBB+QBB)+(QCC+QCC)+(QDD+QDD)444位可變模數(shù)計(jì)數(shù)器45ROM PLA或陣列可編程與、或陣列都可編程， 靈活，節(jié)省碼點(diǎn)PLA PAL工藝：簡(jiǎn)化工藝,降低成本(熔絲工藝,一次編程)結(jié)構(gòu)：輸入/輸出公用PAL是專用詞，MMI公司的產(chǎn)品46結(jié)構(gòu)PL

22、A 與、或陣列均可編程PAL 與陣列可編程、或陣列固定W0 W1 W2 W3A0A1+Y0Y1Y2Y3W0 W1 W2 W3+A0A1Y0Y1Y2Y347PAL畫圖的方式:只留出可編程的與陣列,固定的或陣列用與或門互補(bǔ)輸出封鎖多余或項(xiàng)+.I0I1O0D QCPI7P0P1.P7D= P0+P1+P2+P748幾種PLA的原理圖帶有反饋的陣列型PALI0I1I7(I/O)0(I/O)1(I/O)749幾種PLA的原理圖輸出三態(tài)門由P來(lái)控制的反饋陣列型PAL(局部)帶有反饋的寄存器型PAL(局部)異或型PAL(局部)IIII/OQI/OQI/OECPCPE5016R6型PAL產(chǎn)品CLKI1I2I3

23、I4I5I6I7I8Q7Q6Q5Q4Q3Q2OE(I/O)8(I/O)116個(gè)變量,6個(gè)寄存器 32列對(duì)應(yīng)16個(gè)變量,每一行是一個(gè)P項(xiàng), 每個(gè)P項(xiàng)最多32個(gè)因子相與,每個(gè)輸出變量(FF的控制函數(shù))有8個(gè)P項(xiàng)相或.與陣列規(guī)模:64*32出廠時(shí)與陣列每一點(diǎn)都可編程,此圖交叉點(diǎn)都是可編程的!51【例】4位雙向移位寄存器裝入PAL16R6雙向移位寄存器功能表雙向移位寄存器功能表52 實(shí)現(xiàn)雙向移位功能的PAL536-5 通用陣列邏輯GALPAL GAL基本邏輯結(jié)構(gòu)與PAL相同，或陣列不可編程。電擦除工藝,可以重復(fù)編程. 修改設(shè)計(jì)方便,可以 重復(fù)試驗(yàn)。GAL每個(gè)輸出接有輸出宏單元OLMC , 通過(guò)對(duì) OL

24、MC編程,可以得到多種輸出方式:寄存器輸出, 組合邏輯輸出等。54典型GAL器件GAL16V816個(gè)輸入變量,其中右側(cè)8個(gè)在OLMC控制下,可以配置為輸入或輸出. 88=64行為可編程的與陣列,對(duì)應(yīng)64個(gè)P項(xiàng).不可編程的或陣列在OLMC內(nèi)部.55OLMC結(jié)構(gòu):4個(gè)數(shù)據(jù)選擇器(MUX)是核心,在結(jié)構(gòu)控制字的控制下,選擇不同的輸入,構(gòu)成不同的輸出結(jié)構(gòu). 書上247頁(yè)4種不同類型的PAL都統(tǒng)一到一個(gè)GAL內(nèi)部,因此叫“通用陣列邏輯”. 566-6 現(xiàn)場(chǎng)可編程門陣列FPGA 一、 FPGA的基本結(jié)構(gòu) 576.6.2 FPGA的編程 581.設(shè)計(jì)的輸入 使用MAX+PLUSII軟件支持的高級(jí)行為語(yǔ)言VHDL的語(yǔ)言結(jié)構(gòu) 2編程數(shù)據(jù)的裝載 首先應(yīng)對(duì)管腳進(jìn)行分配 59例：用VHDL語(yǔ)言描述同步計(jì)數(shù)器。 有一個(gè)同步16進(jìn)制計(jì)數(shù)器，功能表