華工網絡數字電子技術作業(yè)

1、第1章作業(yè)為了將600份文件順序編碼，假如采納二進制代碼，最少需要用幾位假如改用八進制或十六進制代碼，則最少各需要用幾位答：如用二進制最少需10位，用八進制最少需4位，用十六進制最少需3位將以下二進制數變換為等值的十進制數。（1）（）2；（3）（）2。解（1）（）2=（3）（）2=將以下二進制數變換為等值的八進制數和十六進制數。（2）（）2；（4）（）2。解：（2）（）2=8=16（4）（）2=8=16將以下十六進制數變換為等值的二進制數。（1）（）16；（3）（）16。解：（）16=（）2（）16=（.）2將以下十進制數變換為等值的二進制數和十六進制數。要求二進制數儲存小數點以后4位有效數字

2、。2）（）10；（4）（）10。解（2）：1用二進制補碼運算計算以下各式。式中的4位二進制數是不帶符號位的絕對值。假如和為負數，乞求出負數的絕對值。（提示：所用補碼的有效位數應足夠表示代數和的最大絕對值。）2）1101+1011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。解：2第2章作業(yè)3已知邏輯函數的真值表如表（a）、（b）所示，試寫出對應的邏輯函數式。MNPQZ00000000100010000111010000101001101ABCY0111100001000000111001001011010001101011110011100110101101

3、1110011101111011111表（a）表（b）寫出圖（a）、（b）所示電路的輸出邏輯函數式。圖4已知邏輯函數Y的波形圖以下列圖，試求Y的真值表和邏輯函數式。圖將以下各函數式化為最小項之和的形式。（1）YABCACBC（3）YABCD（5）YLMMNNL解：5將以下邏輯函數式化為與非與非形式，并畫出所有由與非邏輯單元構成的邏輯電路圖。（2）YABABCBC（4）YABCABABBC解：電路圖以下：電路圖以下：將以下邏輯函數式化為或非或非形式，并畫出所有由或非邏輯單元構成的邏輯電路圖。（1）YABCBC（3）YABCBCDABD6解：電路圖以下：電路圖以下：用邏輯代數的基本公式和常用公式將

4、以下邏輯函數化為最簡與或形式。（2）YABCABC（4）YABCDABDACD（6）YACCDABBCBADCE（8）YABCABCABC（10）YACACDABEFBDEBCDEBCDEABEF解：7用卡諾圖化簡法化簡以下邏輯函數。（2）Y2ABCBCABCD（4）Y4(A,B,C,D)m(0,1,2,3,4.6,8,9,10,11,14)解：8將以下擁有拘束項的邏輯函數化為最簡與或形式。（2）Y2ACDABCDABCD，給定拘束條件為ABCDABCDABCDABCDABCDABCD0。（4）Y4ABBCDABBC，給定拘束條件為ABCABDACDBCD0。第3章作業(yè)試畫出圖（a）、（b）兩

5、個電路的輸出電壓波形，輸入電壓波形如圖（c）所示。9圖10圖中的G1G4是OD輸出結構的與非門74HC03，它們接成線與結構。試寫出線與輸出Y與輸入A1、A2、B1、B2、C1、C2、D1、D2之間的邏輯關系式，并計算外接電阻RL取值的同意范圍。圖11在圖所示的電路中，試計算當輸入端分別接0V、5V和懸空時輸出電壓vO的數值，并指出三極管工作在什么狀態(tài)。假定三極管導通以后vBE，電路參數如圖中所注。三極管的飽和導通壓降VCE（sat），飽和導通內阻RCE（sat）=20。圖1213指出圖中各門電路的輸出是什么狀態(tài)（高電平、低電平或高阻態(tài)）。已知這些門電路都是74系列TTL電路。圖說明圖中各門電

6、路的輸出是高電平還是低電平。已知它們都是74HC系列CMOS電路。14圖在圖所示的由74系列TTL與非門構成的電路中，計算門G能驅動多少相同的與非門。M要求G輸出的高、低電平滿足V，V。與非門的輸入電流為IIL，IIH40A。VMOHOLOL時輸出電流最大值為IOL（max）=16mA，VOH時輸出電流最大值為IOH（max）=。GM的輸出電阻可忽略不計。圖15在圖所示由74系列TTL或非門構成的電路中，試求門GM能驅動多少相同的或非門。要求GM輸出的高、低電平滿足VOH、VOL?；蚍情T每個輸入端的輸入電流為IIL，IIH40A。OL時輸出電流最大值為IOL（max）=16mA，OH時輸出電流

7、最大值為IOH（max）=。M的輸出電阻VVG可忽視不計。圖16試說明在以下狀況下，用萬用表丈量圖中的vI2端獲取的電壓各為多少：1）vI1懸空；2）vI1接低電平（）；3）vI1接高電平（）；4）vI1經51電阻接地；5）vI1經10k電阻接地。圖中的與非門為74系列的TTL電路，萬用表使用5V量程，內阻為20k/V。圖17若將上題中的與非門改為74系列TTL或非門，試問在上述五種狀況下測得的vI2各為多少若將圖中的門電路改為CMOS與非門，試說明當vI1為題給出的五種狀態(tài)時測得的vI2各等于多少18在圖所示電路中1、2和C構成輸入濾波電路。當開關S閉合時，要求門電路的輸入電RR壓V；當開關

8、S斷開時，要求門電路的輸入電壓V4V，試求R和R的最大同意阻值。ILIH12G1G5為74LS系列TTL反相器，它們的高電平輸入電流IIH20A，低電平輸入電流IIL0.4mA。圖19計算圖電路中上拉電阻RL的阻值范圍。此中G1、G2、G3是74LS系列OC門，輸出管截止時的漏電流為IOH100A，輸出低電平OL時同意的最大負載電流IOL（max）=8mA。4、5、VGGG為74LS系列與非門，它們的輸入電流為IIL0.4mA，IIH20A。給定V=5V，要求OC6CC門的輸出高、低電平滿足VOH、VOL。圖20在圖電路中，已知1和2、3為74LS系列OC輸出結構的與非門，輸出管截止時的漏電G

9、GG流最大值為IOH（max）=100A，低電平輸出電流最大值為IOL（max）=8mA，這時輸出的低電平為VOL（max）=。G3G5是74LS系列的或非門，它們高電平輸入電流最大值為IIH（max）=20A，低電平輸入電流最大值為IIL（max）=。給定VCC=5V，要求滿足VOH34V、VOL，試求RL取值的同意范圍。圖21圖所示是一個繼電器線圈驅動電路。要求在vI=IH時三極管T截止，而vI=0時三極管TV飽和導通。已知OC門輸出管截止時的漏電流I100A，導通時同意流過的最大電流IOL（max）OH=10mA，管壓降小于，導通內阻小于20。三極管=50，飽和導通壓降VCE（sat）=

10、，飽和導通內阻RCE（sat）=20。繼電器線圈內阻240，電源電壓VCC=12V，VEE=-8V，R2=，R3=18k，試求R的阻值范圍。1圖2223在圖（a）所示電路中已知三極管導通時VBE=，飽和壓降VCE（sat）=，飽和導通內阻為RCE（sat）=20，三極管的電流放大系數=100。OC門G1輸出管截止時的漏電流約為50A，導通時同意的最大負載電流為16mA，輸出低電平。G2G5均為74系列TTL電路，此中G2為反相器，G3和G4是與非門，G5是或非門，它們的輸入特征如圖（b）所示。試問：（1）在三極管集電極輸出的高、低電平滿足VOH、VOL的條件下，Ra的取值范圍有多大（2）若將O

11、C門改成推拉式輸出的TTL門電路，會發(fā)生什么問題24圖第4章圖是一個多功能函數發(fā)生電路，試寫出當S0S1S2S3為0000111116種不一樣狀態(tài)時輸出Y的函數關系式。25圖有一水箱由大、小兩臺水泵ML和MS供水，以下列圖。水箱中設置了3個水位檢測元件A、B、C，水面低于檢測元件時，檢測元件給出高電平；水面高于檢測元件時，檢測元件給出低電平?，F要求當水位超出C點時水泵停止工作；水位低于C點而高于B點時MS單獨工作；水位低于B點而高于A點時ML單獨工作；水位低于A點時ML和MS同時工作。試用門電路設計一個控制兩臺水泵的邏輯電路，要求電路盡量簡單。圖26設計一個代碼變換電路，輸入為4位二進制代碼，

12、輸出為4位格雷碼。可以采納各種邏輯功能的門電路來實現。4位格雷碼見本書第節(jié)的表。27編碼順序二進制代碼格雷碼000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000表試畫出用3線8線譯碼器74HC138（見圖）和門電路產生以下多輸出邏輯函數的邏輯圖。28Y1ACY2ABCABCBCY3BCABC圖用3線8線譯碼器74HC138和門電路設計1位二進制全減器

13、電路。輸入為被減數、減數和來自低位的借位；輸出為兩數之差和向高位的借位信號。29用8選1數據選擇器74HC151（見圖）設計一個組合邏輯電路。該電路有3個輸入邏輯變量A、B、C和1個工作狀態(tài)控制變量M。當M=0時電路實現“建議一致”功能（A、B、C狀態(tài)一致時輸出為1，不然輸出為0），而M=1時電路實現“多數表決”功能，即輸出與A、B、C中多數的狀態(tài)一致。30圖31用8選1數據選擇器設計一個函數發(fā)生器電路，它的功能如表所示。S1S0Y00AB01AB10AB11A表32第5章作業(yè)畫出圖由或非門構成的SR鎖存器輸出端Q、Q的電壓波形，輸入端SD、RD的電壓波形如圖中所示。解：以下列圖在圖所示電路中

14、，若CLK、S、R的電壓波形如圖中所示，試畫出Q和Q端與之對應的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0。圖解以下列圖33若主從結構SR觸發(fā)器的CLK、S、R、RD各輸入端的電壓波形以下列圖，SD1，試畫出Q、Q端對應的電壓波形。34若主從結構JK觸發(fā)器CLK、RD、SD、J、K端的電壓波形以下列圖，試畫出Q、Q端對應的電壓波形。圖35已知CMOS邊緣觸發(fā)方式JK觸發(fā)器各輸入端的電壓波形以下列圖，試畫出Q、Q端對應的電壓波形。圖36設圖中各觸發(fā)器的初始狀態(tài)皆為Q=0，試畫出在CLK信號連續(xù)作用下各觸發(fā)器輸出端的電壓波形。圖37在圖所示的主從JK觸發(fā)器電路中，CLK和A的電壓波形如圖中所示，試畫出

15、Q端對應的電壓波形。設觸發(fā)器的初始狀態(tài)為Q=0。圖38試畫出圖所示電路輸出端Y、Z的電壓波形。輸入信號A和CLK的電壓波形如圖中所示。設觸發(fā)器的初始狀態(tài)均為Q=0。圖39第6章作業(yè)試分析圖時序電路的邏輯功能，寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)變換圖，檢查電路能否自啟動。圖40分析圖的時序邏輯電路，寫出電路的驅動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)變換圖，說明電路能否自啟動。圖41分析圖的計數器電路，畫出電路的狀態(tài)變換圖，說明這是多少進制的計數器。十六進制計數器74LS161的功能表如表所示。74LS161的功能表CLKRDLDEPET功能0異步置零10同步預置數1101

16、保持110保持（但C=0）1111計數表42圖試分析圖的計數器在M=1和M=0時各為幾進制。74160的功能表與表相同。圖設計一個可控進制的計數器，當輸入控制變量M=0時工作在五進制，M=1時工作在十五43進制。請標出計數輸入端和進位輸出端。圖電路是由兩片同步十進制計數器74160構成的計數器，試分析這是多少進制的計數器，兩片之間是幾進制。74160的功能表與表相同。、圖44畫出用兩片同步十進制計數器74160接成同步三十一進制計數器的接線圖?？梢愿綆П匦璧拈T電路。74160的邏輯圖和功能表見圖和表。圖45用JK觸發(fā)器和門電路設計一個4位格雷碼計數器，它的狀態(tài)變換表應如表所示。計數電路狀態(tài)進位順序Q3Q2Q1Q0輸出C000000100010200110300100401100501110601010