五章存儲器原理與接口

1、五章存儲器原理與接口五章存儲器原理與接口5.1 存儲器分類一、有關(guān)存儲器幾種分類存儲介質(zhì)分類 半導(dǎo)體存儲器 磁盤和磁帶等磁表面存儲器 光電存儲器 5.1 存儲器分類半導(dǎo)體存儲器按存取方式分類 隨機(jī)存儲器RAM (Random Access Memory) 只讀存儲器ROM（Read-Only Memory） 串行訪問存儲器(Serial Access Storage)五章存儲器原理與接口按在計(jì)算機(jī)中的作用分類 主存儲器(內(nèi)存) 輔助存儲器(外存) 高速緩沖存儲器 五章存儲器原理與接口二、半導(dǎo)體存儲器的分類1、隨機(jī)存取存儲器RAM2、只讀存儲器ROM二、半導(dǎo)體存儲器的分類二、半導(dǎo)體存儲器的分類1

2、、隨機(jī)存取存儲器RAM a. 靜態(tài)RAM （ECL，TTL，MOS） b. 動態(tài)RAM二、半導(dǎo)體存儲器的分類2、只讀存儲器ROMa. 掩膜式ROM b. 可編程的PROM c. 可用紫外線擦除、可編程的EPROM d. 可用電擦除、可編程的E2PROM等 可編程的PROM可編程的PROM絕緣層浮動?xùn)叛┍雷⑷胧組OS管可用紫外線擦除、可編程的EPROM絕緣層浮動?xùn)叛┍雷⑷胧組OS管可用紫外線擦除、可編程的EPR編程使柵極帶電擦除EPROM芯片上方有一個石英玻璃窗口當(dāng)一定光強(qiáng)的紫外線透過窗口照射時(shí)，所有存儲電路中浮柵上的電荷會形成光電流泄放掉，使浮柵恢復(fù)初態(tài)。一般照射2030分鐘后，讀出各單元的內(nèi)

3、容均為FFH，說明EPROM中內(nèi)容已被擦除。編程 浮柵隧道氧化層MOS管Flotox(Floating gate Tunnel Oxide)：浮柵與漏區(qū)間的氧化物層極薄（20納米以下），稱為隧道區(qū)。當(dāng)隧道區(qū)電場大于107V/cm時(shí)隧道區(qū)雙向?qū)ā?當(dāng)隧道區(qū)的等效電容極小時(shí)，加在控制柵和漏極間的電壓大部分降在隧道區(qū)，有利于隧道區(qū)導(dǎo)通。擦除和寫入均利用隧道效應(yīng)10ms可用電擦除、可編程的E2PROM 浮柵隧道氧化層MOS管Flotox(Floatin分 類掩模ROM可編程ROM（PROM）可擦除可編程ROM（EPROM）隨機(jī)存儲器RAM靜態(tài)存儲器SRAM動態(tài)存儲器DRAM按功能(Read- Onl

4、y Memory)(Random Access Memory)(Programmable ROM)(Erasable PROM)UVEPROMEEPROM只讀存儲器ROMFlash Memory(Ultra-Violet)(Electrically)電可擦除紫外線擦除(Static RAM)快閃存儲器(Dynamic RAM)只能讀出不能寫入,斷電不失還可以按制造工藝分為雙極型和MOS型兩種。 主要指標(biāo)：存儲容量、存取速度。 存儲容量:用字?jǐn)?shù)位數(shù)表示，也可只用位數(shù)表示。如，某動態(tài)存儲器的容量為109位/片。分 類掩模ROM可編程ROM（PROM）可擦除可編程R三、 多層存儲結(jié)構(gòu)概念 1、核心是

5、解決容量、速度、價(jià)格間的矛盾，建立起多層存儲結(jié)構(gòu)。 一個金字塔結(jié)構(gòu)的多層存儲體系 充分體現(xiàn)出容量和速度關(guān)系三、 多層存儲結(jié)構(gòu)概念 2、 多層存儲結(jié)構(gòu)寄存器Cache(高速緩存)內(nèi)存（主存）磁盤磁道、光盤（主存）輔存2、 多層存儲結(jié)構(gòu)（主存）輔存 Cache主存層次 ： 解決CPU與主存的速度上的差距 ； 主存輔存層次 ： 解決存儲的大容量要求和低成本之間的矛盾 。五章存儲器原理與接口5.2、 主存儲器結(jié)構(gòu)一、 主存儲器的主要技術(shù)指標(biāo)存儲容量存取速度可靠性功耗 5.2、 主存儲器結(jié)構(gòu)1、容量存儲容量 存儲器可以容納的二進(jìn)制信息量稱為存儲容量（尋址空間，由CPU的地址線決定） 實(shí)際存儲容量：在計(jì)算

6、機(jī)系統(tǒng)中具體配置了多少內(nèi)存。 五章存儲器原理與接口2、存取速度 存取時(shí)間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時(shí)間，又稱為讀寫周期。 SDRAM: 12ns 10ns 8nsRDRAM:1ns 0.625ns2、存取速度3、可靠性 可靠性是用平均故障間隔時(shí)間來衡量（MTBF, Mean Time Between Failures） 4、功耗 功耗通常是指每個存儲元消耗功率的大小 五章存儲器原理與接口二、主存儲器的基本組成 MOS型器件構(gòu)成的RAM，分為靜態(tài)和動態(tài)RAM兩種，靜態(tài)RAM通常有6管構(gòu)成的觸發(fā)器作為基本存儲電路靜態(tài)存儲單元，動態(tài)RAM通常用單管組成基本存儲電路。 五章存儲器原理

7、與接口1 、靜態(tài)存儲單元 1 、靜態(tài)存儲單元 五章存儲器原理與接口（2）動態(tài)存儲單元 （2）動態(tài)存儲單元（3）、結(jié)構(gòu) 地址譯碼 輸入輸出控制 存儲體 （3）、結(jié)構(gòu)地址線控制線數(shù)據(jù)線存儲體譯碼器輸入輸出控制單譯碼結(jié)構(gòu)地址線控制線數(shù)據(jù)線存儲體譯碼器輸入輸出控制單譯碼結(jié)構(gòu)地址譯碼器：接收來自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個地址選擇信號，實(shí)現(xiàn)對片內(nèi)存儲單元的選址?？刂七壿嬰娐罚航邮掌x信號CS及來自CPU的讀/寫控制信號，形成芯片內(nèi)部控制信號，控制數(shù)據(jù)的讀出和寫入(雙向)。存儲體：是存儲芯片的主體，由基本存儲元按照一定的排列規(guī)律構(gòu)成。五章存儲器原理與接口譯碼器譯碼器矩陣譯碼電路行線列線地址線地址線

8、譯碼器譯碼器矩陣譯碼電路行線列線地址線地址線五章存儲器原理與接口五章存儲器原理與接口一、8086CPU的管腳及功能 8086是16位CPU。它采用高性能的N溝道，耗盡型負(fù)載的硅柵工藝(HMOS)制造。由于受當(dāng)時(shí)制造工藝的限制，部分管腳采用了分時(shí)復(fù)用的方式，構(gòu)成了40條管腳的雙列直插式封裝 5.3、8086CPU總線產(chǎn)生一、8086CPU的管腳及功能5.3、8086CPU總線產(chǎn)生五章存儲器原理與接口二、8086的兩種工作方式 最小模式：系統(tǒng)中只有8086一個處理器，所有的控 制信號都是由8086CPU產(chǎn)生。 最大模式：系統(tǒng)中可包含一個以上的處理器，比如包含協(xié)處理器8087。在系統(tǒng)規(guī)模比較大的情況

9、下，系統(tǒng)控制信號不是由8086直接產(chǎn)生，而是通過與8086配套的總線控制器等形成。五章存儲器原理與接口三、最小模式下8086CPU總線產(chǎn)生（一）、地址線、數(shù)據(jù)線產(chǎn)生 相關(guān)信號線及芯片 1、AD15AD0 (Address Data Bus) 地址/數(shù)據(jù)復(fù)用信號，雙向，三態(tài)。在T1狀態(tài)（地址周期）AD15AD0上為地址信號的低16位A15A0；在T2 T4狀態(tài)（數(shù)據(jù)周期） AD15AD0 上是數(shù)據(jù)信號D15D0。 三、最小模式下8086CPU總線產(chǎn)生 2、A19/S6A16/S3 (Address/Status)： 地址/狀態(tài)復(fù)用信號，輸出。在總周期的T1狀態(tài)A19/S6A16/S3上是地址的高

10、4位。在T2T4狀態(tài)，A19/S6A16/S3上輸出狀態(tài)信息。五章存儲器原理與接口機(jī)器周期：時(shí)鐘周期總線周期：對內(nèi)存或?qū)/O接口的一次操作的時(shí)間指令周期：指令執(zhí)行的時(shí)間機(jī)器周期：時(shí)鐘周期MOV 2000H, AX地址周期數(shù)據(jù)周期MOV 2000H, AX地址周期數(shù)據(jù)周期S4S3當(dāng)前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DSS4S3當(dāng)前正在使用的段寄存器00ES01SS10CS或未使3、三態(tài)緩沖的8位數(shù)據(jù)鎖存器74LS373 (8282)3、三態(tài)緩沖的8位數(shù)據(jù)鎖存器74LS373 (8282)五章存儲器原理與接口A、CP正脈沖，DQB、CP為零，保持C、/OE=0，

11、O0輸出；否則高阻A、CP正脈沖，DQ五章存儲器原理與接口4、ALE(Address Latch Enable) 地址鎖存使能信號，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號。 五章存儲器原理與接口觸發(fā)類型：上升沿，下降沿，高電平，低電平觸發(fā)類型：上升沿，下降沿，高電平，低電平1、AD0AD15，A16/S1A19/S4出現(xiàn)地址信息；2、ALE 發(fā)正脈沖，地址信息進(jìn)74LS373；3、AD0AD15轉(zhuǎn)換為數(shù)據(jù)線, A16/S1 A19/S4輸出狀態(tài)1、AD0AD15，A16/S1A19/S4出現(xiàn)地址信息1123311233（二）、數(shù)據(jù)線驅(qū)動相關(guān)信號線及芯片 1、雙向數(shù)據(jù)總線收發(fā)器（82

12、86，74LS245） 兩個功能：a、雙向選擇b、通道控制 （二）、數(shù)據(jù)線驅(qū)動A、/OE控制通道/OE0，或門導(dǎo)通； /OE1，或門封鎖；B、T控制方向T0，BAT1，ABA、/OE控制通道A、/OE控制通道/OE0，或門導(dǎo)通； /OE1，或門封鎖；B、T控制方向T0，BAT1，ABA、/OE控制通道五章存儲器原理與接口2、/DEN (Data Enable) 數(shù)據(jù)使能信號，輸出，三態(tài)，低電平有效。表示CPU對數(shù)據(jù)線操作。用于數(shù)據(jù)總線驅(qū)動器的控制信號。3、DT/R (Data Transmit/Receive)： 數(shù)據(jù)驅(qū)動器數(shù)據(jù)流向控制信號，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8286或8287作為數(shù)據(jù)總線的驅(qū)動器，用DT/R#信號來控制數(shù)據(jù)驅(qū)動器的數(shù)據(jù)傳送方向。當(dāng)DT/R#1時(shí)，進(jìn)行數(shù)據(jù)發(fā)送；DT/R#0時(shí)，進(jìn)行數(shù)據(jù)接收。 五章存儲器原理與接口五章存儲器原理與接口1、如果CPU輸出數(shù)據(jù)，DT/R1，三態(tài)門方向?yàn)锳B, 如果CPU輸入數(shù)據(jù)，DT/R0，三態(tài)門方向?yàn)锽A