PCB設(shè)計(jì)實(shí)用貼：100條基本原則和技巧

1、【W(wǎng)ord版本下載可任意編輯】 PCB設(shè)計(jì)實(shí)用貼：100條基本原則和技巧問：高頻信號(hào)布線時(shí)要注意哪些問題？ 答：1.信號(hào)線的阻抗匹配； 2.與其他信號(hào)線的空間隔離； 3.對于數(shù)字高頻信號(hào)，差分線效果會(huì)更好； 2問： 在布板時(shí)，如果線密，過孔就可能要多，當(dāng)然就會(huì)影響板子的電氣性能，請問怎樣提高板子的電氣性能？ 答：對于低頻信號(hào)，過孔不要緊，高頻信號(hào)盡量減少過孔。如果線多可以考慮多層板； 3問：是不是板子上加的去耦電容越多越好？ 答：去耦電容需要在合適的位置加合適的值。例如，在你的模擬器件的供電端口就進(jìn)加，并且需要用不同的電容值去濾除不同頻率的雜散信號(hào)； 4問：一個(gè)好的板子它的標(biāo)準(zhǔn)是什么？ 答：布

2、局合理、功率線功率冗余度足夠、高頻阻抗阻抗、低頻走線簡潔。 5問：通孔和盲孔對信號(hào)的差異影響有多大？應(yīng)用的原則是什么？ 答：采用盲孔或埋孔是提高多層板密度、減少層數(shù)和板面尺寸的有效方法，并大大減少了鍍覆通孔的數(shù)量。但相比較而言，通孔在工藝上好實(shí)現(xiàn)，成本較低，所以一般設(shè)計(jì)中都使用通孔。 6問：在涉及模擬數(shù)字混合系統(tǒng)的時(shí)候，有人建議電層分割，地平面采取整片敷銅，也有人建議電地層都分割，不同的地在電源源端點(diǎn)接，但是這樣對信號(hào)的回流路徑就遠(yuǎn)了，具體應(yīng)用時(shí)應(yīng)如何選擇合適的方法？ 答：如果你有高頻20MHz信號(hào)線，并且長度和數(shù)量都比較多，那么需要至少兩層給這個(gè)模擬高頻信號(hào)。一層信號(hào)線、一層大面積地，并且信

3、號(hào)線層需要打足夠的過孔到地。這樣的目的是： 1、對于模擬信號(hào)，這提供了一個(gè)完整的傳輸介質(zhì)和阻抗匹配； 2、地平面把模擬信號(hào)和其他數(shù)字信號(hào)開展隔離； 3、地回路足夠小，因?yàn)槟愦蛄撕芏噙^孔，地有是一個(gè)大平面。 7問：在電路板中，信號(hào)輸入插件在PCB左邊沿，MCU在靠右邊，那么在布局時(shí)是把穩(wěn)壓電源芯片放置在靠近接插件（電源IC輸出5V經(jīng)過一段比較長的路徑才到達(dá)MCU），還是把電源IC放置到中間偏右（電源IC的輸出5V的線到達(dá)MCU就比較短，但輸入電源線就經(jīng)過比較長一段PCB板）？或是有更好的布局？ 答：首先你的所謂信號(hào)輸入插件是否是模擬器件？如果是是模擬器件，建議你的電源布局應(yīng)盡量不影響到模擬部分的

4、信號(hào)完整性.因此有幾點(diǎn)需要考慮（）首先你的穩(wěn)壓電源芯片是否是比較干凈，紋波小的電源.對模擬部分的供電，對電源的要求比較高.（）模擬部分和你的是否是一個(gè)電源，在高電路的設(shè)計(jì)中，建議把模擬部分和數(shù)字部分的電源分開.（）對數(shù)字部分的供電需要考慮到盡量減小對模擬電路部分的影響. 8問：在高速信號(hào)鏈的應(yīng)用中，對于多ASIC都存在模擬地和數(shù)字地，終究是采用地分割，還是不分割地？既有準(zhǔn)則是什么？哪種效果更好？ 答：迄今為止，沒有定論。一般情況下你可以查閱芯片的手冊。ADI所有混合芯片的手冊中都是推薦你一種接地的方案，有些是推薦公地、有些是建議隔離地。這取決于芯片設(shè)計(jì)。 9問：何時(shí)要考慮線的等長？如果要考慮使

5、用等長線的話，兩根信號(hào)線之間的長度之差不能超過多少？如何計(jì)算？ 答：差分線計(jì)算思路：如果你傳一個(gè)正弦信號(hào)，你的長度差等于它傳輸波長的一半是，相位差就是180度，這時(shí)兩個(gè)信號(hào)就完全抵消了。所以這時(shí)的長度差是值。以此類推，信號(hào)線差值一定要小于這個(gè)值。 10問：高速中的蛇形走線，適合在那種情況？有什么缺點(diǎn)沒，比方對于差分走線，又要求兩組信號(hào)是正交的。 答：蛇形走線，因?yàn)閼?yīng)用場合不同而具不同的作用： （1）如果蛇形走線在計(jì)算機(jī)板中出現(xiàn)，其主要起到一個(gè)濾波電感和阻抗匹配的作用，提高電路的抗干擾能力。計(jì)算機(jī)主機(jī)板中的蛇形走線，主要用在一些時(shí)鐘信號(hào)中，如PCI-Clk，AGPCIK，IDE，DIMM等信號(hào)線

6、。 （2）若在一般普通PCB板中，除了具有濾波電感的作用外，還可作為收音機(jī)天線的電感線圈等等。如2.4G的對講機(jī)中就用作電感。 （3）對一些信號(hào)布線長度要求必須嚴(yán)格等長，高速數(shù)字PCB板的等線長是為了使各信號(hào)的延遲差保持在一個(gè)范圍內(nèi)，保證系統(tǒng)在同一周期內(nèi)讀取的數(shù)據(jù)的有效性（延遲差超過一個(gè)時(shí)鐘周期時(shí)會(huì)錯(cuò)讀下一周期的數(shù)據(jù)）。如INTELHUB架構(gòu)中的HUBLink，一共13根，使用233MHz的頻率，要求必須嚴(yán)格等長，以消除時(shí)滯造成的隱患，繞線是惟一的解決方法。一般要求延遲差不超過1/4時(shí)鐘周期，單位長度的線延遲差也是固定的，延遲跟線寬、線長、銅厚、板層構(gòu)造有關(guān)，但線過長會(huì)增大分布電容和分布電感，

7、使信號(hào)質(zhì)量有所下降。所以時(shí)鐘IC引腳一般都接;“ 端接，但蛇形走線并非起電感的作用。相反地，電感會(huì)使信號(hào)中的上升沿中的高次諧波相移，造成信號(hào)質(zhì)量惡化，所以要求蛇形線間距少是線寬的兩倍。信號(hào)的上升時(shí)間越小，就越易受分布電容和分布電感的影響。 （4）蛇形走線在某些特殊的電路中起到一個(gè)分布參數(shù)的LC濾波器的作用。 11問：在設(shè)計(jì)PCB時(shí)，如何考慮電磁兼容性EMC/EMI，具體需要考慮哪些方面？采取哪些措施？ 答：好的EMI/EMC 設(shè)計(jì)必須一開始布局時(shí)就要考慮到器件的位置， PCB 疊層的安排，重要聯(lián)機(jī)的走法， 器件的選擇等。 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對外的連接器，高速信號(hào)盡量走內(nèi)層并注意特

8、性阻抗匹配與參考層的連續(xù)以減少反射，器件所推的信號(hào)之斜率（slew rate）盡量小以減低高頻成分，選擇去耦合（decoupling/bypass）電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲。 另外，注意高頻信號(hào)電流之回流路徑使其回路面積盡量?。ㄒ簿褪腔芈纷杩筶oop impedance 盡量?。┮詼p少輻射， 還可以用分割地層的方式以控制高頻噪聲的范圍，適當(dāng)?shù)倪x擇PCB 與外殼的接地點(diǎn)（chassis ground）。 12問：請問射頻寬帶電路PCB的傳輸線設(shè)計(jì)有何需要注意的地方？傳輸線的地孔如何設(shè)置比較合適，阻抗匹配是需要自己設(shè)計(jì)還是要和PCB加工廠家合作？ 答：這個(gè)問題要考慮很多因素

9、.比方PCB材料的各種參數(shù)，根據(jù)這些參數(shù)建立的傳輸線模型，器件的參數(shù)等.阻抗匹配一般要根據(jù)廠家提供的資料來設(shè)計(jì) 13問：在模擬電路和數(shù)字電路并存的時(shí)候，如一半是FPGA或單片機(jī)數(shù)字電路部分，另一半是DAC和相關(guān)放大器的模擬電路部分。各種電壓值的電源較多，遇到數(shù)模雙方電路都要用到的電壓值的電源，是否可以用共同的電源，在布線和磁珠布置上有什么技巧？ 答：一般不建議這樣使用.這樣使用會(huì)比較復(fù)雜，也很難調(diào)試. 14問：您好，請問在開展高速多層PCB設(shè)計(jì)時(shí)，關(guān)于電阻電容等器件的封裝的選擇的，主要依據(jù)是什么？常用那些封裝，能否舉幾個(gè)例子。 答：0402是手機(jī)常用；0603是一般高速信號(hào)的模塊常用；依據(jù)是封

10、裝越小寄生參數(shù)越小，當(dāng)然不同廠家的相同封裝在高頻性能上有很大差異。建議你在關(guān)鍵的位置使用高頻專用元件。 15問：一般在設(shè)計(jì)中雙面板是先走信號(hào)線還是先走地線？ 答：這個(gè)要綜合考慮.在首先考慮布局的情況下，考慮走線. 16問：在開展高速多層PCB設(shè)計(jì)時(shí)，應(yīng)該注意的問題是什么？能否做詳細(xì)說明問題的解決方案。 答：應(yīng)該注意的是你的層的設(shè)計(jì)，就是信號(hào)線、電源線、地、控制線這些你是如何劃分在每個(gè)層的。一般的原則是模擬信號(hào)和模擬信號(hào)地至少要保證單獨(dú)的一層。電源也建議用單獨(dú)一層。 17問：請問具體何時(shí)用2層板，4層板，6層板在技術(shù)上有沒有嚴(yán)格的限制？（除去體積原因）是以CPU的頻率為準(zhǔn)還是其和外部器件數(shù)據(jù)交互

11、的頻率為準(zhǔn)？ 答：采用多層板首先可以提供完整的地平面，另外可以提供更多的信號(hào)層，方便走線。對于CPU要去控制外部存儲(chǔ)器件的應(yīng)用，應(yīng)以交互的頻率為考慮，如果頻率較高，完整的地平面是一定要保證的，此外信號(hào)線要保持等長。 18問：PCB布線對模擬信號(hào)傳輸?shù)挠绊懭绾畏治?，如何區(qū)分信號(hào)傳輸過程中引入的噪聲是布線導(dǎo)致還是運(yùn)放器件導(dǎo)致。 答：這個(gè)很難區(qū)分，只能通過PCB布線來盡量減低布線引入額外噪聲。 19問：近我學(xué)習(xí)PCB的設(shè)計(jì)，對高速多層PCB來說，電源線、地線和信號(hào)線的線寬設(shè)置為多少是合適的，常用設(shè)置是怎樣的，能舉例說明嗎？例如工作頻率在300Mhz的時(shí)候該怎么設(shè)置？ 答：300MHz的信號(hào)一定要做阻

12、抗仿真計(jì)算出線寬和線和地的距離； 電源線需要根據(jù)電流的大小決定線寬地在混合信號(hào)PCB時(shí)候一般就不用“線”了，而是用整個(gè)平面，這樣才能保證回路電阻，并且信號(hào)線下面有一個(gè)完整的平面 20問：請問怎樣的布局才能到達(dá)的散熱效果？ 答：PCB中熱量的主要有三個(gè)方面：（1）電子元器件的發(fā)熱；（2）P c B本身的發(fā)熱；（3）其它部分傳來的熱。在這三個(gè)熱源中，元器件的發(fā)熱量，是主要熱源，其次是PCB板產(chǎn)生的熱，外部傳入的熱量取決于系統(tǒng)的總體熱設(shè)計(jì)，暫時(shí)不做考慮。 那么熱設(shè)計(jì)的目的是采取適當(dāng)?shù)拇胧┖头椒ń档驮骷臏囟群蚉CB板的溫度，使系統(tǒng)在合適的溫度下正常工作。主要是通過減小發(fā)熱，和加快散熱來實(shí)現(xiàn)。 21

13、問：可否解釋下線寬和與之匹配的過孔的大小比例關(guān)系？ 答：這個(gè)問題很好，很難說有一個(gè)簡單的比例關(guān)系，因?yàn)樗麅傻哪M不一樣。一個(gè)是面?zhèn)鬏斠粋€(gè)是環(huán)狀傳輸。您可以在網(wǎng)上找一個(gè)過孔的阻抗計(jì)算軟件，然后保持過孔的阻抗和傳輸線的阻抗一致就行。 22問：在一塊普通的有一MCU控制的PCB電路板中，但沒大電流高速信號(hào)等要求不是很高，那么在PCB的四周外的邊沿是否鋪一層地線把整個(gè)電路板包起來會(huì)比較好？ 答：一般來講，就鋪一個(gè)完整的地就可以了。 23問：1、我知道AD轉(zhuǎn)換芯片下面要做模擬地和數(shù)字地的單點(diǎn)連接，但如果板上有多個(gè)AD轉(zhuǎn)換芯片的情況下怎么處理呢？2、多層電路板中，多路開關(guān)（multiplexer）切換模擬

14、量采樣時(shí)，需要像AD轉(zhuǎn)換芯片那樣把模擬部分和數(shù)字部分分開嗎？ 答：1、幾個(gè)ADC盡量放在一起，模擬地?cái)?shù)字地在ADC下方單點(diǎn)連接； 2、取決于MUX與ADC的切換速度，一般ADC的速度會(huì)高于MUX，所以建議放在ADC下方。當(dāng)然，保險(xiǎn)起見，可以在MUX下方也放一個(gè)磁珠的封裝，調(diào)試時(shí)視具體情況來選擇在哪開展單點(diǎn)連接。 24問：在常規(guī)的網(wǎng)絡(luò)電路設(shè)計(jì)中，有的采用把幾個(gè)地連在一起，又這樣的用法嗎？為什么？ 答：不是很清楚您的問題。對于混合系統(tǒng)肯定會(huì)有幾種類型的地，終是會(huì)在一點(diǎn)將其連接一起，這樣做的目的是等電勢。大家需要一個(gè)共同的地電平做參考。 25問：PCB中的模擬部分和數(shù)字部分、模擬地和數(shù)字地如何有效處

15、理，多謝！ 答：模擬電路和數(shù)字電路要分開區(qū)域放置，使得模擬電路的回流在模擬電路區(qū)域，數(shù)字的在數(shù)字區(qū)域內(nèi)，這樣數(shù)字就不會(huì)影響到模擬。模擬地和數(shù)字地處理的出發(fā)點(diǎn)是類似的，不能讓數(shù)字信號(hào)的回流流到模擬地上去。 26問：模擬電路和數(shù)字電路在PCB板設(shè)計(jì)時(shí)，對地線的設(shè)計(jì)有哪些不同？需要注意哪些問題？ 答：模擬電路對地的主要要求是，完整、回路小、阻抗匹配。數(shù)字信號(hào)如果低頻沒有特別要求；如果速度高，也需要考慮阻抗匹配和地完整。 27問：去耦電容一般有兩個(gè)，0.1和10的，如果面積比較緊張的情況話，如何放置兩個(gè)電容，哪個(gè)放置反面好些？ 答：要根據(jù)具體的應(yīng)用和針對什么芯片來設(shè)計(jì) 28問：請問老師，射頻電路中，經(jīng)

16、常會(huì)出現(xiàn)IQ兩路信號(hào)，請問這兩根線的長度是否需要一樣？ 答：在射頻電路里盡量使用一樣的 29問：高頻信號(hào)電路的設(shè)計(jì)與普通電路設(shè)計(jì)有什么不同嗎？能以走線設(shè)計(jì)為例簡單說明一下嗎？ 答：高頻電路設(shè)計(jì)要考慮很多參數(shù)的影響，在高頻信號(hào)下，很多普通電路可以忽略的參數(shù)不能忽略，因此可能要考慮到傳輸線效應(yīng)。 30問：高速PCB，布線過程中過孔的避讓如何處理，有什么好的建議？ 答：高速PCB，少打過孔，通過增加信號(hào)層來解決需要增加過孔的需求。 31問：PCB板設(shè)計(jì)中電源走線的粗細(xì)如何選??？有什么規(guī)則嗎？ 答：可以參考：0.15線寬（mm）=A，也需要考慮銅厚 32問：數(shù)字電路和模擬電路在同一塊多層板上時(shí)，模擬地

17、和數(shù)字地要不要排到不同的層上？ 答：不需要這樣做，但模擬電路和數(shù)字電路要分開放置。 33問：一般數(shù)字信號(hào)傳輸時(shí)多幾個(gè)過孔比較合適？（120Mhz以下的信號(hào)） 答：不要超過兩個(gè)過孔。 34問：在即有模擬電路又有數(shù)字電路的電路中，PCB板設(shè)計(jì)時(shí)如何防止互相干擾問題？ 答：模擬電路如果匹配合理輻射很小，一般是被干擾。干擾源來自器件、電源、空間和PCB； 數(shù)字電路由于頻率分量很多，所以肯定是干擾源。解決方法一般是，合理器件的布局、電源退偶、PCB分層，如果干擾特點(diǎn)大或者模擬部分非常敏感，可以考慮用屏蔽罩。 35問：對于高速線路板，到處都可能存在寄生參數(shù)，面對這些寄生參數(shù)，我們是各種參數(shù)然后再來消除，還

18、是采用經(jīng)驗(yàn)方法來解決？應(yīng)該如何平衡這種效率與性能的問題？ 答：一般來說要分析寄生參數(shù)對于電路性能的影響.如果影響不能忽略，就一定要考慮解決和消除。 36問：多層板布局時(shí)要注意哪些事項(xiàng)？ 答：多層板布局時(shí)，因?yàn)殡娫春偷貙釉趦?nèi)層，要注意不要有懸浮的地平面或電源平面，另外要確保打到地上的過孔確實(shí)連到了地平面上，是要為一些重要的信號(hào)加一些測試點(diǎn)，方便調(diào)試的時(shí)候開展測量。 37問：如何防止高速信號(hào)的crosstalk？ 答：可以讓信號(hào)線離的遠(yuǎn)一些，防止走平行線，通過鋪地或加保護(hù)來起到屏蔽作用，等等。 38問：請問在多層板設(shè)計(jì)中經(jīng)常會(huì)用到電源平面，可是在雙層板中需要設(shè)計(jì)電源平面嗎？ 答：很難，因?yàn)槟愀鞣N信

19、號(hào)線在雙層布局已經(jīng)差不多了 39問：PCB板的厚度對電路有什么影響嗎？一般是如何選取的？ 答：厚度在作阻抗匹配時(shí)比較重要，PCB廠商會(huì)詢問阻抗匹配是在板厚為多少時(shí)開展計(jì)算的，PCB廠商會(huì)根據(jù)你的要求開展制作。 40問：地平面可以使信號(hào)回路，但是也會(huì)和信號(hào)線產(chǎn)生寄生電容，這個(gè)應(yīng)該怎么取舍？ 答：要看寄生電容對信號(hào)是否有不可忽略的影響.如果不可忽略，那就要重新考慮 41問：LDO輸出當(dāng)做數(shù)字電源還是模擬電源意思是數(shù)字跟模擬哪個(gè)先接電源輸出好？ 答：如果想用一個(gè)LDO來為數(shù)字和模擬提供電源，建議先接模擬電源，模擬電源經(jīng)過LC濾波后，為數(shù)字電源。 42問：請問應(yīng)該在模擬Vcc和數(shù)字Vcc之間用磁珠，還

20、是應(yīng)該在模擬地和數(shù)字地之間用磁珠呢？ 答：模擬VCC經(jīng)過LC濾波后得到數(shù)字VCC，模擬地和數(shù)字地間用磁珠。 43問：LVDS等差分信號(hào)線如何布線？ 答：一般需要注意：所有布線包括周圍的器件擺放、地平面都需要對稱。 44問：一個(gè)好的PCB設(shè)計(jì)，需要做到自身盡量少的向外發(fā)射電磁輻射，還要防止外來的電磁輻射對自身的干擾，請問防止外來的電磁干擾，電路需要采取哪些措施呢？ 答：的方法是屏蔽，阻止外部干擾進(jìn)入。電路上，比方有INA時(shí)，需要在INA前加RFI濾器濾除RF干擾。 45問：采用高時(shí)鐘頻率的快速集成電路芯片電路，在PCB板設(shè)計(jì)時(shí)如何來解決傳輸線效應(yīng)的問題？ 答：這個(gè)快速集成電路芯片是什么芯片？如果

21、是數(shù)字芯片，一般不用考慮.如果是模擬芯片，要看傳輸線效應(yīng)是否大到影響芯片的性能。 46問：在一個(gè)多層的PCB設(shè)計(jì)中，是否還需要覆銅呢？如果覆銅的話應(yīng)該將其連接到哪一層？ 答：如果內(nèi)部有完整的地平面和電源平面，則頂層和底層可以不敷銅。 47問：在高速多層PCB設(shè)計(jì)時(shí)，開展阻抗仿真一般怎么開展，利用什么軟件？有什么要特別注意的問題嗎？ 答：你可以采用Multisim軟件來仿真電阻電容效應(yīng)。 48問：有些器件的引腳較細(xì)，但是PCB板上走線較粗，連接后會(huì)不會(huì)造成阻抗不匹配的問題？如果有該如何解決？ 答：要看是什么器件.而且器件的阻抗一般在數(shù)據(jù)手冊上給出，一般和引腳粗細(xì)關(guān)系不大 49問：差分線一般都需要

22、等長如果實(shí)在在LAYOUT中有困難實(shí)現(xiàn)，是否有其他補(bǔ)救措施？ 答：可以通過走蛇形線來解決等長的問題，現(xiàn)在大多數(shù)的PCB軟件都可以自動(dòng)走等長線，很方便。 50問：在用萬用表測量芯片的模擬地與數(shù)字地接口的時(shí)候是導(dǎo)通的，這樣模擬地域數(shù)字地不就是多點(diǎn)連接了嗎？ 答：芯片內(nèi)部的地管腳都是連接在一起的。但是在PCB板上仍然需要連接。理想的單點(diǎn)接地，應(yīng)該是要了解芯片內(nèi)部模擬和數(shù)字部分的連接點(diǎn)位置，然后把PCB板上的單點(diǎn)連接位置也設(shè)計(jì)在芯片的模擬和數(shù)字分界點(diǎn)。 51問：由于受到板子尺寸的限制，我的電路板采用兩面貼片焊接芯片，板子上走了很多的過孔，信號(hào)線也走在附近，這樣走線會(huì)對信號(hào)產(chǎn)生干擾嗎？ 答：如果是低速數(shù)

23、字信號(hào)，應(yīng)該問題不大。否則肯定會(huì)影響信號(hào)的質(zhì)量。 52問：數(shù)字線在考慮要不要做阻抗匹配時(shí)，是看信號(hào)傳出至反射回來時(shí)，總時(shí)間是否超過上升沿的20%，若超過則需阻抗匹配。請問模擬線要不要阻抗匹配？怎樣考慮？ 答：低頻的模擬信號(hào)是不需要匹配的，射頻的模擬信號(hào)當(dāng)然也要考慮匹配問題。 53問：關(guān)于完整的地平面，在使用AD/DA芯片的板子上，如果層數(shù)比較多，可以提供一個(gè)完整的模擬地和一個(gè)完整的數(shù)字地；也可以在這兩層地平面上都分別劃分模擬地，數(shù)字地。二者孰優(yōu)孰劣？ 答：一般來講，都會(huì)鋪完整的地平面。除非是一些特殊的情況，比方板子的模擬部分和數(shù)字部分是明顯分開的，可以很容易地區(qū)分開。 54問：用磁珠或MECC

24、A連接數(shù)字、模擬地時(shí)，是利用其頻率特性，使數(shù)字地中高頻成分不影響模擬地，同時(shí)保證二者電平相等。那么，0ohm電阻連接數(shù)字、模擬地有什么作用，有時(shí)還只用一小塊銅連接，能分析一下嗎？ 答：磁珠的等效電路相當(dāng)于帶阻限波器，只對某個(gè)頻點(diǎn)的噪聲有顯著抑制作用，使用時(shí)需要預(yù)先估計(jì)噪點(diǎn)頻率，以便選用適當(dāng)型號(hào)。對于頻率不確定或無法預(yù)知的情況，磁珠不合。 0歐電阻相當(dāng)于很窄的電流通路，能夠有效地限制環(huán)路電流，使噪聲得到抑制。電阻在所有頻帶上都有衰減作用（0歐電阻也有阻抗），這點(diǎn)比磁珠強(qiáng)。 銅皮類似于0ohm電阻。 55問：如何防止布線時(shí)引入的噪聲？ 答：數(shù)字地與模擬地要單點(diǎn)接地，否則數(shù)字地回流會(huì)流過模擬地對模擬

25、電路造成干擾。 56問：PCB如何預(yù)防PWM等突變信號(hào)對模擬信號(hào)（如運(yùn)放）產(chǎn)生的干擾，又如何開展測試這種干擾（輻射干擾或傳導(dǎo)干擾）的大小？除布局布線需要注意外，有無其他方法來開展抑制（除屏蔽的手段？ 答：要從運(yùn)放的幾個(gè)接口入手，輸入端要防止空間耦合干擾和PCB串?dāng)_（布局改善）；電源需要不同容值去耦電容。 測試可以用示波器的探頭測試上面說的位置，判斷出干擾從何而來。 PWM信號(hào)如果是通過低通濾波變成直流控制電壓的話，可以考慮就進(jìn)做濾波，或者并聯(lián)對地一個(gè)小電容，讓PWM的波形變圓，減少高頻分量 57問：請問，在電路板中，一個(gè)ARM或者FPGA經(jīng)常會(huì)向外連接很多RAM，F(xiàn)LAH這樣的器件，請問這些主

26、芯片與這些存儲(chǔ)器之間的連線需要注意什么，過孔的數(shù)目有什么限制么？數(shù)字信號(hào)中常用的過孔孔徑大小是多少？過孔孔徑的大小對信號(hào)的影響大么？ 答：如果速度大于100MHz，則一根信號(hào)線上的過孔不要超過兩個(gè)，過孔不能太小，一般，10個(gè)mil的孔徑即可。 58問：請問在布雙面板（高頻是）的時(shí)候，頂層地和底層地相連時(shí)的過孔也是越少越好嗎？那么要怎么放過孔比較合理呢？ 答：過孔少是針對信號(hào)線，如果是地的過孔，適當(dāng)?shù)亩嘁恍?huì)減少地回路和阻抗。放的原則是就進(jìn)器件。 59問：LVDS信號(hào)布線應(yīng)該注意哪些？如何布線？ 答：平行等長 60問：請問數(shù)據(jù)線并行布線是不是為了相互干擾？ 答：并行走線要注意線與線的間距，防止串

27、擾發(fā)生。 61問：在一塊4層板，布有一整個(gè)采集系統(tǒng)，有模擬放大、數(shù)字采集、MCU。布好后，如何測量此系統(tǒng)的輸入阻抗，如何做到系統(tǒng)的輸入阻抗和傳感器匹配，如何匹配，有沒有相關(guān)的設(shè)計(jì)原則。 答：不知道您的模擬信號(hào)的頻率多高，如果不高則不需要阻抗匹配。阻抗匹配可以用一些仿真軟件計(jì)算PCB的阻抗。例如APPCAD。器件的阻抗可以通過手冊查詢。 62問：經(jīng)常會(huì)看到PCB板上有很多地孔，這些地孔是越多越好嗎？有什么規(guī)則嗎？ 答：不是.要盡量減少過孔的使用，在不得不使用過孔時(shí)，也要考慮減少過孔對電路的影響 63問：在多層板布線的時(shí)候難免會(huì)有跨平面的現(xiàn)象。我們現(xiàn)在的做飯是在割平面時(shí)盡量優(yōu)先照顧到差分線不跨平面

28、。但有以為老師的說法是單端的不能跨，差分的反倒沒那么嚴(yán)格。請教下老師對此的看法。 答：單端和差分信號(hào)在跨越地平面后都得回流回去，如果回流繞很大圈才回去，一樣會(huì)感應(yīng)更多的干擾進(jìn)來，如果差分線上的噪聲一樣，則會(huì)彼此抵消，所以是有一定道理的。 64問：在高速多層PCB設(shè)計(jì)時(shí)，數(shù)字地和模擬地怎么區(qū)分？是根據(jù)器件的數(shù)據(jù)手冊中說明的開展連接嗎？ 答：高速設(shè)計(jì)不用分?jǐn)?shù)字地和模擬地。 65問：對PCB走線的熔斷電流如何考慮？PCB走線多大電流時(shí)會(huì)熔斷，和哪些因素有關(guān)？ 答：參考0.15線寬（mm）=A，這時(shí)電流。設(shè)計(jì)時(shí)候不能用熔斷電流做預(yù)算。這樣就是銅線的截面積。 66問：請問，在信號(hào)輸入輸出接口和電源輸入接

29、口等方面需要做哪些保護(hù)？電源為220V輸入轉(zhuǎn)直流時(shí)，在實(shí)際應(yīng)用時(shí)，需要采取哪些防護(hù)措施？ 答：TVS管，保險(xiǎn)絲這些在電源上是必須的。信號(hào)的話，看情況也得加TVS管，及二極管來保護(hù)模擬電路輸入出現(xiàn)大電壓的情況。 67問：見PCB板的布線折彎時(shí)有45度角和圓弧兩種，有何優(yōu)缺點(diǎn)，怎么選擇？ 答：從阻抗匹配的角度，這兩種線都可以做成匹配的彎角。但是圓角可能不好加工。 68問：在高頻走線中如果尺寸受限，常用的走線方法或者說合理的走線方法有那些？比方說蛇形走線，可以嗎？ 答：不好，會(huì)引入更多寄生參數(shù) 69問：請問在使用儀表放大器時(shí)關(guān)鍵的輸入型號(hào)，我在器件層其周圍還有必要覆銅嗎，我在器件的底層已經(jīng)覆銅了。還

30、有儀表放大器的反應(yīng)電阻我是用直插的，引線就長了，換成貼片的電阻溫漂和就達(dá)不到要求，請問該怎樣處理。 答：一般儀放芯片資料會(huì)有推薦的Layout的方法及圖，可以參考。保證引線短和粗是必須的。選用貼片低的電阻還是直插高的電阻哪種好，得看具體調(diào)試的結(jié)果。 70問：PCB軟件可以自動(dòng)布線，但器件的位置布局是不是得手動(dòng)放置？ 答：布局布線都手動(dòng)完成 71問：在做PCB板制板時(shí)，PCB選材有沒有什么特殊的規(guī)定或是一般如何選材？我現(xiàn)在在制作高頻信號(hào)電路板，請問您選擇什么材質(zhì)的PCB板較好？ 答：目前較多采用的高頻電路板基材是氟糸介質(zhì)基板，如聚四氟乙烯（PTFE），平時(shí)稱為特氟龍，通常應(yīng)用在5GHz以上。做板

31、時(shí)跟PCB廠商說明即可。 72問：我是PCB設(shè)計(jì)的初學(xué)者，我想了解下去耦電容的選型規(guī)則是什么？還有值的大小怎么計(jì)算？ 答：一般情況，對于電源產(chǎn)生部分，要用10u和0.1u的電容去耦，要同時(shí)考慮高頻和低頻的去耦；對于其他原件一般都是用0.1u的電容在電源部分去耦。 73問：一個(gè)5khz的脈沖信號(hào)在板子上走20cm長，10mil寬的走線之后，其衰減能到達(dá)多少呢？ 答：不同的材質(zhì)的的寄生參數(shù)不同，可以根據(jù)你使用的寄生參數(shù)建立模型來計(jì)算. 74問：在高頻中走的微帶線走線與地平面的距離有什么要求嗎？比方說大于1mm。還是沒有太大的要求，只要差不多就可以了？還是要按共面波導(dǎo)計(jì)算？ 答：一定要用共面波導(dǎo)或者

32、微帶線的阻抗仿真計(jì)算。 75問：如何布線才能盡可能地降低線間高頻信號(hào)的串?dāng)_？ 答：高頻信號(hào)匹配好會(huì)減少反射，同樣也會(huì)減少輻射。 76問：想請問在DC-DCConvertIC，在IC下方需要連接到地平面，透過Via連接到地平面，Via孔的數(shù)量多與少影響程度為何？。 答：一般可以根據(jù)參考設(shè)計(jì)來設(shè)計(jì).由于電流較大，可能需要一定數(shù)量的Via. 77問： 阻抗匹配時(shí)，若引腳給出的阻抗值為復(fù)數(shù)，即既有阻抗部分又有電抗部分，這時(shí)阻抗匹配如何做？光考慮電阻部分嗎？ 答：考慮共軛匹配，將阻抗的虛部抵消。 78問： 高頻中集中參數(shù)和分布參數(shù)那種比較好？要怎么選擇這兩種方法比較合適呢？謝謝！ 答：分布方法，較高，但

33、比較復(fù)雜；集總方式相對簡化，但有一定誤差。 79問： 雙層板連接上下覆銅地的過孔分布有何要求？ 答：一般來講只是為了提高連通性的話，應(yīng)該對分別沒有太多要求。 80問：如何在中頻應(yīng)用中，如何平衡放大器輸入端的寄生電感和寄生電容？ 答：一般來講寄生電感和電容對中頻電路的影響較小，可以忽略.只要保證不引入大的寄生電容和電感值就行了 81問： 怎樣能有效減少電路元件間的干擾影響，以及放大器如何布局才能限度的抑制紋波的引入？ 答：減少干擾的原則是： 1、減少輻射端； 2、加強(qiáng)被干擾的隔離、屏蔽和退偶； 紋波減少的原則也是， 1、減少開關(guān)電源的紋波輸出； 2、足夠的退偶濾波； 82問： 6層設(shè)計(jì)時(shí)，層的分

34、配技巧，那些走線要走中間層？ 答： 看你的設(shè)計(jì)了。原則是保證模擬信號(hào)線和模擬地有單獨(dú)兩層。 83 問： 在模擬地和數(shù)字地相連時(shí)，采用的方法是否在數(shù)字地處接一個(gè)合適的磁珠到模擬地？那這個(gè)磁珠要怎么選呢？謝謝！ 答：磁珠主要是起到隔離高頻噪聲的作用，不同的磁珠濾波頻率不同，所以要根據(jù)板上噪聲的情況來選擇合適的器件。 84問： 請問對于高于5G以上的訊號(hào)布局有何要注意的地方？ 答：既要考慮傳輸線效應(yīng)，又要考慮寄生效應(yīng)，還有EMI的問題。 85 問： 電路中有高速邏輯器件時(shí)，布線長度為多大？ 答：布線不怕長，就怕不對稱或者有比較大的差，這樣容易因?yàn)闀r(shí)延造成錯(cuò)誤的邏輯 86問：在高速數(shù)字電路板中，有多個(gè)

35、不同電壓值的電源，鋪電源平面時(shí)應(yīng)該盡量采用多層電源平面還是在同一層電源平面上分開布置好？ 答：可以在一個(gè)平面上多個(gè)電壓，注意之間隔離開。也可以把重要的電源單獨(dú)走一層，這樣保證它不受其他電源干擾。 87問： 在走差分線的時(shí)候由于空間限制，不能完全等距等長，請問是等距優(yōu)先還是等長優(yōu)先？ 答：等長可以保證阻抗匹配，但是不等距實(shí)際上對差分匹配也有影響，需要仿真測試。 88問：在PCB布局中，如何減少電磁干擾？另外哪些模塊應(yīng)該距離主控制芯片近一點(diǎn)？謝謝！ 答：對于主控制器，主要傳輸數(shù)字信號(hào)，所以模擬和電源部分應(yīng)遠(yuǎn)離控制器；對于減小電磁干擾，需要注意匹配，去耦，布局布線，分層等問題，建議參考一些資料。 8

36、9問： 考慮信號(hào)完整性時(shí)，如果只知道數(shù)字芯片的頻率是1GHZ，一般會(huì)估算他的上升時(shí)間是為周期的1/10，即0.1ns。有何依據(jù)嗎？ 答：這是一個(gè)一般性原則，沿的速度取決于器件輸出口的速度。如果太慢會(huì)影響判決。再快了芯片工藝達(dá)不到了。 90問： 你好，請問ARM芯片提高電源的抗干擾，除了在電源輸入端接入TVS管之外，電源輸入端的輸入腳要接電感比較好，還是磁珠比較好 答：一般會(huì)使用磁珠。 91問： 你好，pcb板在線能不能仿真一下，也就是怎么驗(yàn)證下板子有沒有問題，謝謝？ 答：有些PCB軟件可以做一些走線檢查和完整性分析，例如CADENCE 92問：在pcb布線時(shí)有些人在信號(hào)的輸入輸出端串一個(gè)電阻開

37、展端接，這個(gè)作用大嗎？要如何選擇這個(gè)電阻呢？那些地方需要這樣做呢？謝謝！ 答：這要看串聯(lián)電阻的作用，有的是起到限流作用的，有的可能是做阻抗匹配。 93問： 對影響電源的高速脈沖串有什么好的抑制方案或者成比較系統(tǒng)的處理方法嗎？ 答：您所謂的高速脈沖串，無非就是不同頻率的干擾信號(hào)，采用不同值的電容退偶。 94 問： 高速PCB對板材有什么特殊要求沒有？ 答：高頻電路對PCB材料有要求.在高頻下要考慮傳輸線效應(yīng) 95問： 關(guān)于信號(hào)線的阻抗匹配，請作點(diǎn)介紹和作法？ 答：頻率較低場合，需要考慮信號(hào)線的寬度和電流的承載能力的關(guān)系，高頻時(shí)，需要考慮匹配等長等問題。 96問： 高頻信號(hào)線的抗干擾措施有哪些？布

38、線時(shí)應(yīng)注意哪些方面？ 答：這個(gè)問題比較廣泛，很難一兩句話說清楚。有很多相關(guān)資料可以參考。 97問： 為什么高速信號(hào)不用分?jǐn)?shù)字和模擬地？ 答：因?yàn)轵?qū)動(dòng)器端可以調(diào)整輸出相位差，PCB布局好了再調(diào)整就很難了，接收端直接輸入了，無法調(diào)整。 98問： 關(guān)于差分線的等長補(bǔ)償，您為何就直接建議在驅(qū)動(dòng)器端補(bǔ)償呢？能解釋一下嗎？EricBogatin的書中也只是給出結(jié)論，但無解釋。 答：驅(qū)動(dòng)端有些芯片有調(diào)整功能，PCB線設(shè)計(jì)好不容易改了，承受端直接輸入一般都沒有時(shí)延調(diào)整的功能。 99問： 在高頻選用制板材料時(shí)，介電常數(shù)是不是越小越好呢？謝謝！ 答：意味著寄生電容小，然而對于信號(hào)線特征阻抗的設(shè)計(jì)時(shí)對介電常數(shù)是有要求的，不能一概而論。 100問： 多大頻率的晶振要考慮MCU與晶振間的