畢業(yè)論文-基于0.35微米工藝的電壓控制振蕩器電路設(shè)計(jì)與實(shí)現(xiàn)

1、大連東軟信息學(xué)院本科畢業(yè)設(shè)計(jì)（論文）論文題目論文題目：基于0.35微米工藝的電壓控制振蕩器電路設(shè)計(jì)與 實(shí)現(xiàn)系 所： 電子工程系 專 業(yè)：電子信息工程（集成電路設(shè)計(jì)與系統(tǒng)方向）學(xué)生姓名： 學(xué)生學(xué)號(hào)： 指導(dǎo)教師： 導(dǎo)師職稱： 講師 完成日期： 2014年4月28日 大連東軟信息學(xué)院Dalian Neusoft University of Information大連東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） 摘要 IV基于0.35微米工藝的電壓控制振蕩器電路設(shè)計(jì)與實(shí)現(xiàn)摘 要本文首先從振蕩器的基本原理入手，介紹了振蕩器正常工作所滿足的起振、平衡和穩(wěn)定這三個(gè)基本條件。使用公式計(jì)算的形式對(duì)這些條件進(jìn)行了詳細(xì)的論述。振蕩

2、器中相位噪聲也是影響壓控振蕩器性能一個(gè)重要因素，因此文中通過(guò)建立噪聲模型和理想振蕩器，對(duì)相位噪聲進(jìn)行了分析，并提出了降低相位噪聲的設(shè)計(jì)方法。其次，著重論述了壓控振蕩器電路的性能、結(jié)構(gòu)以及實(shí)現(xiàn)形式，并通過(guò)計(jì)算分析理想壓控振蕩器輸出頻率和控制電壓之間的關(guān)系。設(shè)計(jì)一個(gè)包含施密特觸發(fā)器的電壓控制振蕩器電路，對(duì)電路進(jìn)行詳細(xì)分析，然后完成整個(gè)壓控振蕩器電路的前端仿真。最后，后端版圖設(shè)計(jì)以及相關(guān)的驗(yàn)證工作。包括對(duì)壓控振蕩器電路各個(gè)模塊進(jìn)行分析，理解電路所實(shí)現(xiàn)的功能以及工作原理；使用HSPICE工具進(jìn)行電路前仿，結(jié)合電路仿真結(jié)果確定電路中各個(gè)元件的尺寸，選擇適當(dāng)?shù)钠骷D形結(jié)構(gòu)；并進(jìn)行版圖布局布線，完成整個(gè)電路

3、版圖的設(shè)計(jì)和優(yōu)化；再通過(guò)相關(guān)的工藝庫(kù)設(shè)計(jì)文件，對(duì)版圖進(jìn)行DRC和LVS的驗(yàn)證。關(guān)鍵詞：壓控振蕩器，振蕩器，施密特觸發(fā)器，LVS，DRC大連東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） AbstractDesign and Realize of Voltage Controlled Oscillator Circuit Based on 0.35um TechnologyAbstractFirstly, starting with the basic principles of the oscillator, and introduced the vibration of oscillator needs to

4、 function, balance and stability that three basic conditions. Use a formula to calculate forms detailed treatments for these conditions. Oscillator phase noise is an important factor affecting voltage controlled oscillators, therefore through the establishment of noise model and an ideal oscillator,

5、 an analysis of phase noise, and proposed design methods for reducing phase noise.Secondly, focuses on performance, structure, and realization of a voltage controlled oscillator circuit, and through analysis of ideal voltage controlled oscillator the output frequency and the relationship between the

6、 control voltages. Design a voltage control oscillator containing a Schmitt trigger circuit, a detailed analysis of circuits, and then complete the entire front-end of a voltage controlled oscillator circuit simulation.Finally, introduced the back-end layout design and validation work. Including on

7、pressure controlled oscillator circuit all module for analysis, and circuit by achieved of features and work principle; using Hspice tool for circuit simulation, combines circuit simulation results determines circuit in the all components of size, select appropriate of devices graphics structure; an

8、d for map layout wiring, completed throughout circuit map of design and optimization; again through related of technology library design file, on map for DRC and LVS of validation.Key words: Voltage Controlled Oscillator, Oscillator, Schmitt Trigger, LVS, DRC大連東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文） 目錄目 錄 TOC o 1-3 u 摘 要 PA

9、GEREF _Toc384719435 h IAbstract PAGEREF _Toc384719436 h II第1章緒 論 PAGEREF _Toc384719437 h 11.1 課題研究背景與意義 PAGEREF _Toc384719438 h 11.2 課題研究?jī)?nèi)容與方法 PAGEREF _Toc384719439 h 11.3 課題研究現(xiàn)狀 PAGEREF _Toc384719440 h 1第2章關(guān)鍵技術(shù)介紹 PAGEREF _Toc384719441 h 32.1 振蕩器的基本原理 PAGEREF _Toc384719442 h 32.1.1 振蕩器概述 PAGEREF _To

10、c384719443 h 32.1.2 起振條件 PAGEREF _Toc384719444 h 32.1.3 平衡條件 PAGEREF _Toc384719445 h 42.1.4 穩(wěn)定條件 PAGEREF _Toc384719446 h 52.1.5 壓控振蕩器的實(shí)現(xiàn)形式 PAGEREF _Toc384719447 h 52.1.6 理想壓控振蕩器的頻率電壓特性 PAGEREF _Toc384719448 h 62.2 噪聲分析 PAGEREF _Toc384719449 h 72.2.1 噪聲模型 PAGEREF _Toc384719451 h 72.2.2 相位噪聲 PAGEREF _

11、Toc384719452 h 82.2.3 降低噪聲設(shè)計(jì)策略 PAGEREF _Toc384719453 h 9第3章功能分析 PAGEREF _Toc384719454 h 103.1模塊功能分析 PAGEREF _Toc384719455 h 103.1.1 電流鏡 PAGEREF _Toc384719456 h 103.1.2 施密特觸發(fā)器 PAGEREF _Toc384719457 h 123.2 壓控振蕩器電路分析 PAGEREF _Toc384719458 h 143.3 開(kāi)發(fā)環(huán)境 PAGEREF _Toc384719459 h 17第4章版圖設(shè)計(jì) PAGEREF _Toc3847

12、19460 h 184.1 版圖設(shè)計(jì)的基礎(chǔ) PAGEREF _Toc384719461 h 184.1.1 版圖的設(shè)計(jì)規(guī)則 PAGEREF _Toc384719462 h 184.1.2 版圖設(shè)計(jì)步驟 PAGEREF _Toc384719463 h 184.2 壓控振蕩器版圖設(shè)計(jì) PAGEREF _Toc384719464 h 194.2.1版圖的分層及連接 PAGEREF _Toc384719465 h 194.2.2 版圖設(shè)計(jì)環(huán)境 PAGEREF _Toc384719466 h 204.2.3 器件及總體版圖 PAGEREF _Toc384719467 h 20第5章版圖驗(yàn)證 PAGERE

13、F _Toc384719468 h 235.1版圖驗(yàn)證概述 PAGEREF _Toc384719469 h 235.2版圖DRC驗(yàn)證 PAGEREF _Toc384719470 h 235.3 版圖LVS驗(yàn)證 PAGEREF _Toc384719471 h 24第6章總結(jié) PAGEREF _Toc384719472 h 25參考文獻(xiàn) PAGEREF _Toc384719473 h 26致 謝 PAGEREF _Toc384719474 h 28大連東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文）- 第1章緒 論1.1 課題研究背景與意義壓控振蕩器作為射頻通信系統(tǒng)中的關(guān)鍵部件，近年來(lái)由于無(wú)線通信技術(shù)的迅速發(fā)展，以及

14、射頻集成電路（RFIC）在個(gè)人移動(dòng)通信系統(tǒng)、無(wú)線局域網(wǎng)（WLAN）、衛(wèi)星通信技術(shù)、全球定位系統(tǒng)中的廣泛應(yīng)用，對(duì)壓控振蕩器設(shè)計(jì)的研究也逐漸升溫。推動(dòng)技術(shù)發(fā)展的源動(dòng)力來(lái)自巨大的市場(chǎng)需求，隨著CMOS工藝技術(shù)的提高，MOS晶體管的截止頻率可以達(dá)到了幾十GHz。在單塊芯片上集成采用CMOS工藝的射頻前端電路，這已逐漸成為當(dāng)前集成電路的研究熱點(diǎn)。所以用戶對(duì)壓控振蕩器電路各方面性能的要求越來(lái)越高。與其相應(yīng)的版圖設(shè)計(jì)環(huán)節(jié)同樣至關(guān)重要，它直接關(guān)系到集成在單塊芯片上的射頻電路性能的好壞。1.2 課題研究?jī)?nèi)容與方法本設(shè)計(jì)從基礎(chǔ)部分開(kāi)始研究，一方面是電路設(shè)計(jì)和版圖設(shè)計(jì)理論知識(shí)的學(xué)習(xí)，另一方面是EDA工具的應(yīng)用實(shí)踐，

15、IC全定制設(shè)計(jì)的過(guò)程在理論與實(shí)踐相結(jié)合中進(jìn)行，壓控振蕩器電路中應(yīng)用到的電流鏡，施密特觸發(fā)器等模塊進(jìn)行單獨(dú)分析或仿真，將壓控振蕩器電路設(shè)計(jì)完成后，運(yùn)用Hspice工具進(jìn)行前端設(shè)計(jì)仿真，對(duì)設(shè)計(jì)電路進(jìn)行驗(yàn)證以及確定電路中MOS管的尺寸。再使用Calibre工具進(jìn)行版圖繪制，布局布線以及后端的驗(yàn)證，需要掌握版圖設(shè)計(jì)的基本方法和技巧。這將對(duì)所學(xué)知識(shí)的鞏固和今后從事相關(guān)工作有很大幫助。1.3 課題研究現(xiàn)狀近年來(lái)，低相位噪聲半導(dǎo)體技術(shù)的發(fā)展令人矚目，現(xiàn)在已經(jīng)成為單片集成VCO最有前途的制造技術(shù)。用半導(dǎo)體技術(shù)制造的單片集成VCO具有相位噪聲低等許多優(yōu)點(diǎn)，也能滿足當(dāng)前許多無(wú)線電通信系統(tǒng)的要求。在無(wú)線通信系統(tǒng)IC

16、芯片制造中獲得廣泛應(yīng)用。半導(dǎo)體技術(shù)采用異質(zhì)結(jié)雙極晶體管作為有源器件，這也是它跟常規(guī)半導(dǎo)體技術(shù)的主要區(qū)別。目前振蕩器電路主要有兩種實(shí)現(xiàn)形式：電感電容振蕩器和環(huán)形振蕩器。環(huán)形振蕩器與電感電容振蕩器相比，它的振幅更大，并且開(kāi)關(guān)非線性效應(yīng)很強(qiáng)，導(dǎo)致它很容易受到有源器件的影響。雖然某些環(huán)形振蕩器的工作頻率也能達(dá)到1-2GHz，但是考慮它的噪聲性能，環(huán)形結(jié)構(gòu)在1GHz以上的振蕩器中很少采用。在當(dāng)前的版圖工藝中，異質(zhì)結(jié)雙極晶體管是基區(qū)作為SiGi應(yīng)變層，發(fā)射區(qū)和集電區(qū)作為硅的異質(zhì)結(jié)雙極晶體管，具有基極電阻低、工作頻率高、擊穿電壓高等優(yōu)點(diǎn)，微波特性尤其突出。異質(zhì)結(jié)雙極晶體管不僅特征頻率高，而且相位噪聲小，特別

17、適合低相位噪聲VCO的設(shè)計(jì)。VCO噪聲高低的主要因素決定于有源器件的最小噪聲系數(shù)。小頻偏相位噪聲主要同VCO振蕩器電路的Q值、有源器件的閃爍噪聲與角頻率有關(guān)。異質(zhì)結(jié)雙極晶體管閃爍噪聲小、角頻率低。對(duì)于降低小頻偏相位噪聲非常合適。半導(dǎo)體技術(shù)除了能制造優(yōu)良的異質(zhì)結(jié)雙極晶體管之外，還能制造優(yōu)質(zhì)的無(wú)源器件。比如片上集成的電感，電容，電阻等無(wú)源器件的發(fā)展，也為設(shè)計(jì)制造較低相位噪聲的VCO創(chuàng)造了有利條件，進(jìn)而推進(jìn)了VCO電路的研究設(shè)計(jì)。大連東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文）第2章關(guān)鍵技術(shù)介紹2.1 振蕩器的基本原理2.1.1 振蕩器概述振蕩器（英文：Oscillator）是一種可以產(chǎn)生類似于正弦波或者方波的重復(fù)

18、電子信號(hào)的電子器件。振蕩器電路可以將直流信號(hào)作為輸入信號(hào)，通過(guò)一定的轉(zhuǎn)換輸出具有一定頻率的交流信號(hào)。按電路結(jié)構(gòu)可分為晶體振蕩器、音叉振蕩器、阻容振蕩器、電感電容振蕩器等；按輸出信號(hào)的波形可以分為鋸齒波、方波、正弦波等振蕩器。振蕩器的最基本特征是在外加直流信號(hào)后，能夠輸出一個(gè)具有一定頻率和一定功率的交流信號(hào)。這個(gè)特性有兩個(gè)重點(diǎn)：（1）振蕩器的外部信號(hào)只有直流信號(hào)，即無(wú)頻率輸入，而輸出是指定頻率和功率的信號(hào)。這表明，振蕩器在直流信號(hào)作為單信號(hào)輸入的狀態(tài)，輸出信號(hào)是一個(gè)逐漸增大的過(guò)程。（2）振蕩器的最終是輸出固定頻率和功率的信號(hào)。振蕩器中輸出的信號(hào)頻率和功率應(yīng)該是一個(gè)先變大，然后逐漸穩(wěn)定的過(guò)程，并最

19、終保持這種輸出狀態(tài)。振蕩器的分析目標(biāo)，設(shè)計(jì)依據(jù)都是圍繞上述的兩個(gè)特性產(chǎn)生的起振、平衡和穩(wěn)定三個(gè)條件決定的。2.1.2 起振條件如圖2.1所示，一個(gè)簡(jiǎn)單的負(fù)反饋系統(tǒng)便可以產(chǎn)生振蕩信號(hào)。圖2.1 負(fù)反饋系統(tǒng)圖2.1電路中的有一個(gè)基本放大器。傳輸函數(shù)為H，所以負(fù)反饋的閉環(huán)增益為： VoutV如果反饋的輸出相位偏移過(guò)大，經(jīng)過(guò)反饋信號(hào)相減，使原來(lái)的輸入信號(hào)得到增強(qiáng)，那么就會(huì)產(chǎn)生振蕩信號(hào)。當(dāng)H為1時(shí)，環(huán)路的閉環(huán)增益變?yōu)闊o(wú)窮大。這時(shí)相位差是180。當(dāng)輸入的電壓為V0，則由公式（ Vout=V0當(dāng)H1時(shí)，Vout的結(jié)果是發(fā)散的，H Vout=V0當(dāng)反饋環(huán)路內(nèi)的信號(hào)逐漸增大，產(chǎn)生振蕩信號(hào)。得出起振的兩個(gè)基本條件

20、：（1）環(huán)路的閉環(huán)增益必須不小于1；（2）負(fù)反饋的相移為180。這兩點(diǎn)就是“巴克豪森準(zhǔn)則”。 （a）相移180的負(fù)反饋 （b）相移360的正反饋 （c）相移為0的正反饋圖2.2 幾種反饋振蕩的形式根據(jù)巴克豪森準(zhǔn)則的第二點(diǎn)，滿足起振的條件是：環(huán)路的增益大于1，而且反饋的信號(hào)使原來(lái)的信號(hào)得到增強(qiáng)，所以圖2.2的三種結(jié)構(gòu)也符合巴克豪森準(zhǔn)則。 =360n,n=0,1,2 表示輸入信號(hào)與反饋信號(hào)的相位2.1.3 平衡條件在振蕩器起振階段，輸出信號(hào)很弱，當(dāng)滿足起振條件后，輸出信號(hào)將會(huì)不斷增強(qiáng)，這種增強(qiáng)并不會(huì)無(wú)限制的進(jìn)行下去，而是逐漸穩(wěn)定到輸出的頻率和功率都保持恒定的狀態(tài)。此狀態(tài)可以表示為： Hj=Hexp

21、j()=1 上式（2-5）即為振蕩器的平衡條件，把（2-5）式化為幅度和相位條件如下式所示： H=1 =360n,n=0,1,2 振蕩器從起振階段向平衡階段的轉(zhuǎn)變，一般是通過(guò)振蕩器中有源器件固有的非線性來(lái)實(shí)現(xiàn)的。2.1.4 穩(wěn)定條件振蕩器工作階段除了要滿足起振，平衡條件外，還需滿足穩(wěn)定性條件。當(dāng)振蕩器由起振狀態(tài)向平衡狀態(tài)過(guò)渡的過(guò)程中，如果受到細(xì)微的干擾（比如：噪聲、溫度、電壓的改變），便會(huì)把平衡狀態(tài)破壞。在此之后，振蕩器的工作狀態(tài)將會(huì)有兩種變化趨勢(shì)，可以用圖2.3來(lái)表示。 (a)非穩(wěn)定狀態(tài) （b）穩(wěn)定狀態(tài)圖2.3 平衡狀態(tài)的兩種變化趨勢(shì)左邊這種狀態(tài)，當(dāng)電路受到干擾時(shí)，電路會(huì)偏離原來(lái)的穩(wěn)態(tài)，很小

22、的擾動(dòng)就會(huì)造成電路新的狀態(tài)，從而偏離平衡位置，很顯然這種狀態(tài)是不穩(wěn)定的。右邊的這種狀態(tài)則很穩(wěn)定，即便電路有些擾動(dòng)，電路的狀態(tài)也將在在平衡位置左右作來(lái)回?cái)[動(dòng)，最終逐漸恢復(fù)到平衡位置。放大器的傳輸函數(shù)不但是電壓函數(shù)，而且還是頻率函數(shù)。H(v,)表示傳輸特性，當(dāng)電壓值在平衡位置增大時(shí)，H(v,)減小，將逐漸恢復(fù)到平衡位置；同樣當(dāng)電壓值在平衡位置減小時(shí)，H(v,)增大，也將逐漸恢復(fù)到平衡狀態(tài)。由數(shù)學(xué)函數(shù)原理可知，只要滿足式（2-8）無(wú)論電壓變大還是變小，電路都有回到平衡點(diǎn)的趨勢(shì)。HV,V丨VV0是平衡點(diǎn)電壓值，再結(jié)合（2-8）式HV,V丨V00 =360n,n=0,1,2 2.1.5 壓控振蕩器的實(shí)現(xiàn)

23、形式目前，壓控振蕩器主要通過(guò)電感電容壓控振蕩器和環(huán)形壓控振蕩器兩種實(shí)現(xiàn)，最近幾年，許多研究者們都針對(duì)這兩種壓控振蕩器形式進(jìn)行了大量的研究。（1）環(huán)形壓控振蕩器：環(huán)形壓控振蕩器能通過(guò)純數(shù)字CMOS工藝實(shí)現(xiàn)，不需要使用電感原件，所以能夠很大程度的縮小芯片面積，從而實(shí)現(xiàn)更低成本的壓控振蕩器；但是環(huán)形振蕩器由于較強(qiáng)的開(kāi)關(guān)非線性效應(yīng)，導(dǎo)致其噪聲性能普遍較差，同時(shí)功耗偏高，這些缺點(diǎn)也限制了它在通信系統(tǒng)中的應(yīng)用。但是綜合考慮到成本等多項(xiàng)性能，在不高于1GHz的頻段中一般還是采用環(huán)形振蕩器。在針對(duì)其相位噪聲的改進(jìn)技術(shù)措施中，主要通過(guò)設(shè)計(jì)性能優(yōu)良的延遲單元，改進(jìn)環(huán)路復(fù)用技術(shù)等，還有就是在功耗方面對(duì)環(huán)形振蕩器的優(yōu)

24、化設(shè)計(jì)。隨著半導(dǎo)體工藝的逐漸發(fā)展，環(huán)形壓控振蕩器的性能指標(biāo)也逐漸得到優(yōu)化，相信在不久以后，高性能的環(huán)形振蕩器也能在高頻通信系統(tǒng)中占有一定的比例。（2）電感電容壓控振蕩器：LC-VCO一直是最近幾年的研究熱點(diǎn)，特別是高頻通信系統(tǒng)領(lǐng)域。雖然低相位噪聲的環(huán)形振蕩器也能夠工作于1-2GHz的頻率范圍，但是基于其相位噪聲的限制，故而在1Ghz頻率范圍以上的振蕩器很少采用環(huán)形結(jié)構(gòu)。在電路中的各種噪聲以及溫度、電源電壓等因素變化，振蕩器輸出信號(hào)的相位發(fā)生改變，而表征這種改變程度的量就是相位噪聲。電感電容壓控振蕩器的噪聲源主要是低Q值電感中的串聯(lián)電阻、尾電流源和開(kāi)關(guān)差分對(duì)MOS管。電路中的有源、無(wú)源器件的白噪

25、聲，在頻偏比較大的頻率上產(chǎn)生1/f2特性的相位噪聲。所以要設(shè)計(jì)出低相位噪聲的VCO，為了減小相位噪聲，首先需要分析各種噪聲對(duì)總體相位噪聲的影響。目前壓控振蕩器多采用CMOS工藝制造，而CMOS工藝中有源器件非常適合于硅工藝集成，所以集成電容電感的研究也面臨著巨大的挑戰(zhàn)。為了得到高性能的片上集成VCO，不可或缺的便是高品質(zhì)片上電感。片上螺旋電感的Q值，主要受到三種寄生效應(yīng)影響：第一，金屬線的高頻鄰近效應(yīng)和趨膚效應(yīng)使串聯(lián)電阻急劇增加；第二，金屬層之間對(duì)多晶硅襯底的寄生電容導(dǎo)致了電感自激振蕩頻率降低；第三，磁場(chǎng)在硅襯底中形成了降低電感值的渦流，這進(jìn)而使串聯(lián)損耗電阻增加。為了使片上電感的Q值提高，許多

26、人在近十幾年提出了很多解決方法，如采用多層金屬并聯(lián)降低串聯(lián)電阻，地屏蔽層減小電場(chǎng)在硅襯底上的損耗、差分電感等等。2.1.6 理想壓控振蕩器的頻率電壓特性理想壓控振蕩器工作時(shí)，電壓和頻率應(yīng)該呈線性關(guān)系。圖2.4所示：圖2.4 壓控振蕩器頻率-電壓關(guān)系圖其中Vctrl為輸入電壓，Kv為振蕩器增益，0是電壓為0輸出壓控振蕩器相位與頻率關(guān)系可表示為：out=ddt則根據(jù)圖2.4和式（2-11），假設(shè)Kv為常數(shù)，故 =outd其中 ex可以作為相位增量的定義 ex=K因此鎖相環(huán)電路中的壓控振蕩器，其傳遞函數(shù)可以表示為： exVctrl2.2 噪聲分析通信系統(tǒng)的靈敏度受到噪聲的限制，噪聲廣義的定義是出了所

27、希望的信號(hào)之外一切信號(hào)之外的信號(hào)。2.2. 1 噪聲模型在電子電路中所有的有源和無(wú)源器件都會(huì)產(chǎn)生噪聲，按照噪聲產(chǎn)生的機(jī)理可以分為熱噪聲（thermal noise）、閃爍噪聲（flicker noise）、散粒噪聲（shot noise）等，器件中會(huì)同時(shí)存在一種或多種噪聲，噪聲是一個(gè)隨機(jī)過(guò)程，通常用功率譜密度或均方根噪聲電壓電流來(lái)描述。MOS管本質(zhì)上也是電阻，同樣會(huì)產(chǎn)生熱噪聲，理論研究表明MOS管溝道熱噪聲可用下面的表達(dá)式來(lái)表示： Ind2=4kTgd0f 公式（2-15）中g(shù)d0是Vds為零時(shí)，漏極和源極之間的電導(dǎo)，此時(shí)參數(shù)的值為1，在飽和時(shí)的值減小為2/3，上述公式（2-15）在短溝道MO

28、S管中誤差很大，因?yàn)閺?qiáng)電場(chǎng)對(duì)溝道載流子的加熱作用，在飽和時(shí)的值可變?yōu)?、3，甚至更大，所以降低熱噪聲可以通過(guò)降低源極漏極之間的電壓2.2.2 相位噪聲振蕩器的輸出信號(hào)理想情況下應(yīng)當(dāng)是一個(gè)頻譜純凈的正弦波，但是由于振蕩器產(chǎn)生的輸出信號(hào)會(huì)受到各種噪聲以及溫度電源電壓等變化的影響，使輸出信號(hào)的振幅相位和頻率發(fā)生改變，頻譜也變?yōu)橹行念l率兩側(cè)的帶狀頻率分布。如圖2.5所示，這些不應(yīng)該出現(xiàn)的能量分布就是相位噪聲。圖2.5 振蕩器的理想和實(shí)際輸出頻譜對(duì)比圖相位噪聲的優(yōu)劣是最重要的參數(shù)，對(duì)實(shí)際電路的發(fā)射頻率純度和接收靈敏度。然而進(jìn)行細(xì)致的理論分析將有助于實(shí)際設(shè)計(jì)中有效的降低相噪聲。圖2.6 理想RLC振蕩器圖

29、2.6中為理想振蕩器，由理想器件電阻R、電感L和電容C組成，理想有源器件給振蕩器提供能量補(bǔ)償，所以電阻R是電路中唯一的噪聲源，振蕩器中存儲(chǔ)的能量大小為：Estored=其中，Vpk 為輸入信號(hào)電壓最大值，故輸入電壓的均方 Vsig2當(dāng)振蕩器是線性時(shí)不變系統(tǒng)，而且噪聲源也作為線性時(shí)不變信號(hào)時(shí)，振蕩器就可以看作一個(gè)理想模型，然而實(shí)際上這兩點(diǎn)暫時(shí)都難以實(shí)現(xiàn)，因此理想模型的情況只能看作實(shí)際的近似，倘若要得到更加準(zhǔn)確的噪聲模型，應(yīng)該將線性時(shí)不變作為前提，進(jìn)行修正和研究。2.2.3 降低噪聲設(shè)計(jì)策略對(duì)于某些特定的噪聲源，通過(guò)提高節(jié)點(diǎn)電容的電荷容量qmax就能起到相位噪聲噪聲改善的作用，還可以通過(guò)增強(qiáng)振蕩信

30、號(hào)強(qiáng)度和增大電容值提高Q值。同時(shí)，因?yàn)檎袷幤黝l率整數(shù)倍頻率值附近的噪聲能量，被乘以系數(shù)n后上下變換到振蕩頻率附近，因此這部分噪聲能量相對(duì)于相位噪聲的影響，比其他頻率值附近的噪聲影響更大。在脈沖靈敏度函數(shù)一定的情況下減小相位噪聲的有效途徑是設(shè)法減小倍頻值附近的噪聲。脈沖靈敏度函數(shù)中，C0C0=由上式可得，減小相位噪聲的有效途徑是減小脈沖靈敏度函數(shù)的直流分量C0式（2-18）還表明通過(guò)最小化C0，理論上可以減小甚至消除低頻噪聲，雖然波形的對(duì)稱性與C0有很密切的關(guān)系，但是即使采用差分電路依然無(wú)法抵消這些噪聲。此外，為了增強(qiáng)電路的對(duì)稱性，可以將線性的負(fù)載替換非線性負(fù)載。因?yàn)殡娙莸某浞烹娞匦詻Q定了振蕩波

31、形的形狀，而線性負(fù)載恰恰能夠?qū)⒁粋€(gè)電容充電時(shí)間確定第3章功能分析3.1模塊功能分析3.1.1 電流鏡電流鏡是CMOS集成電路中的基本模塊，在模擬集成電路設(shè)計(jì)中廣泛使用。理想的電流源能夠在很大的范圍內(nèi)產(chǎn)生或抽取一個(gè)固定的電流，其輸出電阻應(yīng)該無(wú)限大。但是在實(shí)際的電路中，輸出電阻無(wú)法做到無(wú)限大，并且為了讓每個(gè)MOS管能工作于飽和區(qū)，電流源的輸出擺幅也有一定限制，這些都是影響電流源性能的主要因素。圖3.1 基本電流鏡如圖3.1所示，在基本的電流鏡電路中，當(dāng)M0和M1管都工作在飽和區(qū)，由 VG0=V可得：理想狀態(tài)下M0和M1之間的漏極電流滿足一定的下面的關(guān)系： ID0= ID1因?yàn)椋?VG0=V所以：

32、ID1ID0通過(guò)調(diào)整M0管和M1管的寬長(zhǎng)，改變W/L的比值，從而可以的得到期望的輸出電流值。這種基本電流鏡電路的特性是可以精確的復(fù)制電流而不隨工藝和溫度的影響。但是，實(shí)際上，電流鏡的管子會(huì)產(chǎn)生溝道長(zhǎng)度效應(yīng)，它會(huì)對(duì)復(fù)制得到的電流產(chǎn)生極大的誤差，特別是某些時(shí)候需要減小電流源輸出電容，選用最小溝道長(zhǎng)度時(shí)，這種效應(yīng)更加明顯。如果考慮溝道長(zhǎng)度調(diào)制效應(yīng)的時(shí)候：由： I I得到： I因?yàn)殡娏麋R的作用在于復(fù)制電流信號(hào)，電流鏡性能的好壞，主要由電流源的等效輸出阻抗和電流源正常工作時(shí)的最小工作電壓決定。而且增加電流鏡的輸出電阻可以增加避免溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)電流復(fù)制精度的影響。所以為了減小溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)電流復(fù)制

33、精度的影響，可以通過(guò)增加電流鏡輸出電阻，即在不改變MOS寬長(zhǎng)比的情況下，增加管子的溝道長(zhǎng)度，增加等效輸出電阻，從而抑制溝道長(zhǎng)度調(diào)制系數(shù)。這種方法的優(yōu)點(diǎn)是：電路最小工作電壓不變，結(jié)構(gòu)簡(jiǎn)單。缺點(diǎn)是：溝道長(zhǎng)度變化不明顯時(shí)，調(diào)至系數(shù)變化不明顯。溝道長(zhǎng)度太大的話又會(huì)大大增加版圖面積，而且溝道長(zhǎng)度的增加也會(huì)同時(shí)增加等效輸出電容。另一種方法就是通過(guò)將原基本電流鏡電路改進(jìn)為共源共柵電流鏡電路。如下圖3.2所示：圖3.2 共源共柵電流鏡電路如果M0和M2工作在飽和區(qū)，等效電阻為Rs，則這個(gè)電流鏡的等效輸出電阻為gm1r01R在電流鏡電路中，電流的復(fù)制需要一個(gè)參考電流Iref，得到一個(gè)I（1）使用芯片外的電流；（

34、2）設(shè)計(jì)一個(gè)與電源電壓無(wú)關(guān)的并且經(jīng)過(guò)溫度補(bǔ)償?shù)碾娐穪?lái)產(chǎn)生Iref（3）經(jīng)過(guò)溫度補(bǔ)償?shù)膸痘鶞?zhǔn)電壓電路產(chǎn)生參考電流；（4）電阻與二極管連接的MOS得到參考電流?；镜幕鶞?zhǔn)產(chǎn)生電路如圖3.3所示：圖3.3 基本的基準(zhǔn)產(chǎn)生電路在溝道長(zhǎng)度調(diào)制效應(yīng)下的MOS管漏極電流為： ID=12式（3-9）中有三個(gè)需要確定的量ID，WL，V這是簡(jiǎn)單的產(chǎn)生參考電流源的方法，而實(shí)際上這種方法產(chǎn)生的電流性能很差，很容易隨著電源電壓，工藝影響或溫度影響產(chǎn)生很大的偏差。在設(shè)計(jì)電流鏡版圖時(shí)必須考慮橫向擴(kuò)散和氧化層侵蝕對(duì)MOS管溝道長(zhǎng)度和溝道寬度的影響，因?yàn)闄M向擴(kuò)散會(huì)導(dǎo)致有效溝道寬度變小，氧化層侵蝕則會(huì)導(dǎo)致有效寬度變小。受工藝精

35、度的影響，實(shí)際刻蝕出來(lái)的溝道長(zhǎng)寬和期望不一樣，所以為了將工藝偏差的影響降到最小，在設(shè)計(jì)電流鏡版圖時(shí)：（1）如果兩個(gè)管子的寬長(zhǎng)比相等，這樣進(jìn)行版圖設(shè)計(jì)時(shí)，不會(huì)受工藝刻蝕精度的影響。（2）由于MOS管的寬長(zhǎng)比決定了電流鏡中各個(gè)支路電流的大小，所以應(yīng)該盡量讓MOS管的寬長(zhǎng)比正好是另外一個(gè)的整數(shù)倍大小。這樣也能避免刻蝕精度的影響。3.1.2 施密特觸發(fā)器如果電路在某一時(shí)刻的輸出狀態(tài)不僅取決于電路在這一時(shí)刻的輸入狀態(tài)，而且與電 路過(guò)去的狀態(tài)有關(guān)，也就是說(shuō)電路具有了記憶功能，這種電路便稱之為時(shí)序邏輯電路。時(shí)序邏輯電路中能夠完成記憶功能的電路叫做觸發(fā)器，它是最重要、最基本的時(shí)序邏輯電路。觸發(fā)器和組合電路可以

36、組成多種時(shí)序邏輯單元電路，比如計(jì)數(shù)器、移位寄存器、隨機(jī)存儲(chǔ)器等。本設(shè)計(jì)使用的觸發(fā)器為施密特觸發(fā)器，在電子學(xué)中，施密特觸發(fā)器是包含正反饋的比較器電路。對(duì)于標(biāo)準(zhǔn)施密特觸發(fā)器，當(dāng)輸入電壓高于正向閾值電壓，輸出為高；當(dāng)輸入電壓低于負(fù)向閾值電壓，輸出為低；當(dāng)輸入介于正負(fù)向閾值電壓之間，輸出不改變，也就是說(shuō)輸出由高電平翻轉(zhuǎn)為低電平，或是由低電平翻轉(zhuǎn)為高電平。只有當(dāng)輸入電壓發(fā)生足夠的變化時(shí)，輸出才會(huì)變化，因此將這種元件命名為觸發(fā)器。這種雙閾值動(dòng)作被稱為遲滯現(xiàn)象，表明施密特觸發(fā)器有記憶性。從本質(zhì)上來(lái)說(shuō)，施密特觸發(fā)器是一種雙穩(wěn)態(tài)多諧振蕩器。在本設(shè)計(jì)中的施密特觸發(fā)器是通過(guò)CMOS電路實(shí)現(xiàn)的。如下圖3.4所示： 圖

37、3.4 施密特觸發(fā)器這一電路設(shè)計(jì)的基本設(shè)想是M5，M6組成的反相器的開(kāi)關(guān)閾值是由PMOS管和NMOS管之間的導(dǎo)電比率決定的。增加這一比率可以使Vm升高，減小這一比率可以使閾值Vm降低。假設(shè)Vin最初等于0，所以Vout也為0。反饋環(huán)是PMOS管M4偏置在導(dǎo)通模式，而M3則關(guān)斷。輸入信號(hào)等效地連接到一個(gè)反相器上，該反相器包括兩個(gè)并聯(lián)的PMOS管（M2和M4）作為上拉網(wǎng)絡(luò)，以及一個(gè)NMOS管（M1）作為下拉網(wǎng)絡(luò)。因此之一反相器的等效晶體管的比率為Km1/(Km2+Km4),提高了開(kāi)關(guān)閾值。反相器一旦切換，反饋環(huán)就關(guān)斷M4并使NMOS器件M3導(dǎo)通。這一附加的下拉器件加速了翻轉(zhuǎn)并產(chǎn)生一個(gè)斜率很陡的“干

38、凈”的輸出信號(hào)。在實(shí)現(xiàn)壓控振蕩器電路之前，對(duì)其中的施密特模塊進(jìn)行了瞬態(tài)仿真。Hspice網(wǎng)表為：.unprotect.temp 25.options list node post.subckt schmitt in out vcc 0m1 vcc in 1 vcc p18ll l=0.18u w=3.6u m2 1 in 0 0 n18ll l=0.18u w=0.36um3 vcc out 1 vcc p18ll l=0.18u w=1.8um4 1 out 0 0 n18ll l=0.18u w=0.72um5 vcc 1 out vcc p18ll l=0.18u w=1.8um6 ou

39、t 1 0 0 n18ll l=0.18u w=1.8u.endsx1 in out vcc 0 schmittVcc vcc 0 2.5vi in 0 pwl(0 -6 4u 6 8u -6 12u 6 16u -6 20u 6).tran 200p 20u .print tran v(in) v(out).end仿真結(jié)果如下圖3.5所示：圖3.5 施密特觸發(fā)器仿真結(jié)果3.2 壓控振蕩器電路分析針對(duì)于鎖相環(huán)的壓控振蕩器專用于高頻電路，所以本設(shè)計(jì)借鑒了基本的566振蕩器，如下圖3.6所示：圖3.6 基本566振蕩器首先，這個(gè)基本566振蕩器包含一個(gè)電壓電流轉(zhuǎn)換器。運(yùn)算放大器的反饋使外部電阻Re

40、xt兩端的電壓保持不變，從而使該電阻的電流為Vcc6Rext有三個(gè)相同電阻組成的分壓器，分別在兩個(gè)抽頭處產(chǎn)生（1/3）VCC和（2/3）VCC的電壓。兩個(gè)比較器通過(guò)參照這些分配的電壓來(lái)監(jiān)視外部電容的電壓。當(dāng)該電壓超過(guò)（2/3）VCC時(shí)，比較器1將觸發(fā)器復(fù)位，電流通過(guò)開(kāi)關(guān)流向電流鏡，電容放電。當(dāng)電容兩端電壓低于（1/3）V這個(gè)無(wú)限循環(huán)產(chǎn)生一個(gè)三角波，其振幅取決于電源電壓，但是充電電流和放電電流相似，并且它們的影響相互抵消。本文的設(shè)計(jì)是在基本566觸發(fā)器的基礎(chǔ)上進(jìn)行了改進(jìn)，同樣使用一個(gè)電容器C1，由電流控制充放電。但是使用兩個(gè)比較器和一個(gè)觸發(fā)器對(duì)于高頻應(yīng)用來(lái)說(shuō)就太慢了。所以將其用施密特觸發(fā)器來(lái)替換

41、，它有更少的原件，因此減少了延時(shí)。電路原理圖如下圖3.7所示：圖3.7 包含施密特觸發(fā)器的壓控振蕩器有兩個(gè)閾值，較低的一個(gè)是(1/2)Vdd，通過(guò)兩個(gè)相等的電阻R5和R6來(lái)設(shè)置，當(dāng)達(dá)到這個(gè)閾值電壓時(shí)，M21和M25導(dǎo)通。R4和R5并聯(lián)，產(chǎn)生一個(gè)更高的閾值(2/3) V這個(gè)設(shè)計(jì)使用的施密特觸發(fā)器是經(jīng)過(guò)改進(jìn)的，決定精度的重要因素是M25。如果達(dá)到R4的大部分阻值，有效電阻將會(huì)更高，溫度系數(shù)也將不同于R5，R6的溫度系數(shù)。為了減小這個(gè)“開(kāi)”電阻，可以提高M(jìn)25柵極寬度。其中有一個(gè)單獨(dú)的級(jí)（M26）來(lái)產(chǎn)生軌到軌的擺動(dòng)，逆變器（M28，M29）使得兩個(gè)相位都能被鑒相器檢測(cè)到。在充電和放電（M18，M19

42、）過(guò)程中，施密特觸發(fā)器的軌到軌輸出也能用來(lái)轉(zhuǎn)換電容電流。還有一個(gè)電壓電流轉(zhuǎn)換器（M1-M7），R3作為外部電阻。控制電壓通過(guò)電阻分壓器（R1，R2，R7）從Vdd中得到，存在100A的電流。可以在兩個(gè)輸入終端之間插入一個(gè)大阻值電阻。M1的基極被誤差信號(hào)調(diào)制。因此，電流改變了大約10A或當(dāng)C1=2pF，振蕩器的頻率是36Mhz，溫度系數(shù)為-3.710-4/。由于延時(shí)起到更大的作用，在60MHz（C1=1pF），溫度系數(shù)升高到-6.810-4完整電路圖的Hspice仿真網(wǎng)表見(jiàn)附錄A。電路仿真結(jié)果如下圖3.8：圖3.8 包含施密特觸發(fā)器的壓控振蕩器仿真波形3.3 開(kāi)發(fā)環(huán)境 電路圖設(shè)計(jì)：Microso

43、ft Visio Premium 2010電路網(wǎng)表仿真：Hspui for Windows A-2008.03-SP1版圖設(shè)計(jì)（DRC、LVS）：Red Hat Enterprise Linux AS release 4 Calibre DESIGNrev第4章版圖設(shè)計(jì)4.1 版圖設(shè)計(jì)的基礎(chǔ)4.1.1 版圖的設(shè)計(jì)規(guī)則版圖設(shè)計(jì)是按已確定的電路以及與之相應(yīng)的工藝規(guī)則將電路元件連接在一起，并用以提供生產(chǎn)的物理設(shè)計(jì)過(guò)程。版圖設(shè)計(jì)在集成電路設(shè)計(jì)中具有重要的作用，它是設(shè)計(jì)從符號(hào)表示轉(zhuǎn)化為產(chǎn)品的最后一步，也是產(chǎn)品能否實(shí)現(xiàn)電路功能和性能的關(guān)鍵一步。一個(gè)好的版圖設(shè)計(jì)不僅能夠提高設(shè)計(jì)效率，降低集成電路產(chǎn)品的成本，

44、提高產(chǎn)品成品率，而且還可以提高產(chǎn)品的性能指標(biāo)。隨著集成電路工藝水平的不斷發(fā)展，芯片的特征尺寸越來(lái)越小，版圖設(shè)計(jì)的重要性越來(lái)越不能忽視。設(shè)計(jì)規(guī)則是進(jìn)行集成電路版圖設(shè)計(jì)時(shí)必須遵守的規(guī)范，主要包括幾何規(guī)則和電學(xué)規(guī)則。幾何規(guī)則是同層次掩膜圖形幾何尺寸（最小尺寸及間距）的限定以及不同層次的掩膜圖形之間的相互制約關(guān)系。不同的半導(dǎo)體生產(chǎn)廠家因技術(shù)水平、設(shè)備條件的差異，其設(shè)計(jì)規(guī)則不盡相同，如：線寬和線間距設(shè)計(jì)規(guī)則、與打孔相關(guān)的一些設(shè)計(jì)規(guī)則等。電學(xué)規(guī)則包括金屬鋁走線通過(guò)的最大電流要有一定的限制，如果超過(guò)這一限定，金屬容易產(chǎn)生電遷移，長(zhǎng)時(shí)間工作時(shí)金屬會(huì)熔斷，造成器件失效；電路所能承受的最大功耗也要有一定的限制。因

45、此，設(shè)計(jì)負(fù)載器件時(shí)，要考慮其器件尺寸，使之在安全功耗之下。4.1.2 版圖設(shè)計(jì)步驟版圖設(shè)計(jì)一般被分為若干個(gè)步驟來(lái)進(jìn)行。（1）劃分：通常整個(gè)電路根據(jù)功能、被劃分為很多子模塊，這樣做縮小了在版圖設(shè)計(jì)中處理問(wèn)題的規(guī)模；（2）版圖布局和規(guī)劃：為了確定每個(gè)子模塊在最終版圖中的相對(duì)位置，這也是布線和版圖面積優(yōu)化的前提；（3）布線：通過(guò)金屬和通孔將版圖中各個(gè)模塊按照電路進(jìn)行互連，并進(jìn)行初步的版圖面積優(yōu)化；（4）壓縮：在布線完成后，通過(guò)工藝庫(kù)設(shè)計(jì)文件要求的各個(gè)圖層間最小距離，再一次對(duì)版圖進(jìn)行面積優(yōu)化；（5）設(shè)計(jì)規(guī)則檢查（DRC）：用于檢查版圖和幾何規(guī)則的一致性，如最小寬度、最小間距等進(jìn)行版圖設(shè)計(jì)，以確保電路能

46、被選定的加工工藝所實(shí)現(xiàn)；（6）電路和版圖的一致性檢查（LVS）：用以檢查版圖上的連接關(guān)系是否與電路圖上的一樣，版圖中元器件的數(shù)目和各器件的尺寸是否與電路圖中的相同等。版圖設(shè)計(jì)流程如下圖4.1所示：設(shè)計(jì)規(guī)則設(shè)計(jì)規(guī)則芯片總體版圖設(shè)計(jì)及其驗(yàn)證（布局布線）單元版圖設(shè)計(jì)及驗(yàn)證電路原理圖版圖的總體規(guī)劃電學(xué)參數(shù)邏輯單元的電路設(shè)計(jì)后仿真（從版圖提取寄生參數(shù)）制版以及流片圖4.1 版圖設(shè)計(jì)流程圖4.2 壓控振蕩器版圖設(shè)計(jì)本次版圖設(shè)計(jì)采用0.35微米的CMOS工藝。在Linux環(huán)境中的Calibre工具中進(jìn)行繪制。4.2.1版圖的分層及連接電路版圖有四種基本分層類型：導(dǎo)體、隔離層、接觸和通孔以及注入層。導(dǎo)體：導(dǎo)體

47、是一些用來(lái)導(dǎo)電的層，因?yàn)樗鼈兡軌騻魉托盘?hào)電壓。擴(kuò)散層、金屬層、多晶硅層以及阱層都屬于導(dǎo)體層。接觸和通孔：對(duì)想同層次或者不同層次之間進(jìn)行切口，以便通過(guò)導(dǎo)體相連接。 注入層：通過(guò)注入元素的濃度來(lái)規(guī)定導(dǎo)體層的性質(zhì)。版圖中導(dǎo)電層之間的連接一般使用通孔和接觸孔。接觸孔一般有兩種，一種連接金屬一和金屬二，還有一種連接金屬二和金屬三。在使用Calibre軟件進(jìn)行版圖繪制前首先需要查找0.35微米工藝設(shè)計(jì)庫(kù)中，對(duì)各個(gè)層次的定義，以及層次編號(hào)。4.2.2 版圖設(shè)計(jì)環(huán)境登錄Linux服務(wù)器后，從終端中進(jìn)入工作文件夾，輸入calibredrv命令，打開(kāi)軟件主界面，創(chuàng)建一個(gè)新的版圖，并編輯工藝層信息如下圖4.2所示：

48、圖4.2 版圖設(shè)計(jì)環(huán)境主界面4.2.3 器件及總體版圖MOS器件的版圖由電路中要求的特性和工藝要求的規(guī)則共同確定。管子的W/L由電路仿真確定，而L的最小值則由工藝規(guī)則確定。本次設(shè)計(jì)的最小L值為0.35um。 PMOS需要做在N型襯底上，而本工藝使用的是P型襯底，因此需要在有源區(qū)上進(jìn)行阱區(qū)注入，形成N阱，PMOS做在N阱里，NMOS管直接做在有源區(qū)上。如下圖4.3所示：圖4.3 MOS管版圖在電路設(shè)計(jì)中，大部分晶體管都很細(xì)長(zhǎng)。細(xì)長(zhǎng)的管子不僅寄生電阻和寄生電容大，同時(shí)會(huì)增加版圖布局布線的難度，通常將晶體管等效拆分以減小寄生效應(yīng)，同時(shí)使版圖布局更緊湊。拆分后的管子源極或者漏極重疊在一起，合并共用的源

49、漏區(qū)以使版圖布局更緊湊，進(jìn)一步減小芯片面積。本設(shè)計(jì)中使用的PMOS大尺寸管子如圖4.4所示:圖4.4 采用折疊結(jié)構(gòu)的共柵MOS管進(jìn)行總圖設(shè)計(jì)時(shí)首先要考慮布局布線，布局就是把模塊安置在芯片的適當(dāng)位置，為版圖設(shè)計(jì)提供草圖，合理安排組成集成電路的各個(gè)功能塊，有效利用芯片面積。相同的管子盡可能的放在一起。布線是將布局安排好的各單元及相應(yīng)輸入輸出單元根據(jù)電路連接關(guān)系，在滿足各個(gè)要求的條件下，在盡量小的區(qū)域內(nèi)用互聯(lián)線完成所有指定的互連。布線要有一定的寬度，同一層布線不能交叉，導(dǎo)線之間的距離要大于一定值，不同層的布線網(wǎng)絡(luò)要通過(guò)通孔連接，通孔要有一定的大小，在面積允許的情況下，通孔的數(shù)量要盡可能多。長(zhǎng)距離的布

50、線會(huì)引起寄生電容和寄生電阻，因此要盡可能縮短布線的長(zhǎng)度。為防止連線之間引起串?dāng)_，走線時(shí)相互之間的距離不能離得太近。電源線和地線是整個(gè)芯片的全局引線，為減少電位變化，電源線和地線要盡可能的布置在同一金屬層上。電源線和地線要流過(guò)整個(gè)芯片的電容，因此在設(shè)計(jì)電源線和地線時(shí)，布線線條要足夠?qū)捯员苊饨饘倬€上電流密度過(guò)高發(fā)熱造成的斷線。為防止栓鎖效應(yīng)對(duì)電路產(chǎn)生破壞作用，在電路內(nèi)部采用保護(hù)環(huán)結(jié)構(gòu)。所有管子均由保護(hù)環(huán)相隔離，走線時(shí)應(yīng)避免金屬線從管子上走過(guò)。設(shè)計(jì)的版圖中還應(yīng)加入一定數(shù)目的冗余管，這樣在流片過(guò)程中如出現(xiàn)要調(diào)整的參數(shù)時(shí)只需要做很小的變動(dòng)，節(jié)省設(shè)計(jì)時(shí)間和成本。本次設(shè)計(jì)的總體版圖如圖4.5所示：圖4.5

51、壓控振蕩器整體版圖大連東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文）第5章版圖驗(yàn)證5.1版圖驗(yàn)證概述版圖驗(yàn)證工作是版圖設(shè)計(jì)中必不可少的重要環(huán)節(jié)。主要包括設(shè)計(jì)規(guī)則檢查（DCR）、電學(xué)規(guī)則檢查（ERC）和電路和版圖之間一致性檢查（LVS）。版圖文件命令文件版圖運(yùn)算DRC網(wǎng)表提取版圖文件命令文件版圖運(yùn)算DRC網(wǎng)表提取SPICE網(wǎng)表結(jié)果圖形顯示電路原理LVSSPICE網(wǎng)表圖5.1 IC后端工作流程設(shè)計(jì)規(guī)則檢查用于檢查版圖和幾何設(shè)計(jì)的一致性，主要是檢查是否按照芯片制造廠提供的設(shè)計(jì)規(guī)則，如最小寬度、最小間距等進(jìn)行版圖設(shè)計(jì)，以確保電路能被選定的加工工藝所實(shí)現(xiàn)。它包括：檢查版圖上各層的線寬和線間距以及不同層的間距；檢查某層幾何

52、圖形尺寸和面積；對(duì)不同層進(jìn)行“或”、“與”、“與非”等運(yùn)算，產(chǎn)生新層，檢查新層的尺寸；檢查相關(guān)層套刻尺寸。電學(xué)規(guī)則檢查是檢查所設(shè)計(jì)的版圖中與電學(xué)性質(zhì)相關(guān)的一些不規(guī)則連接，如地線與和電源直接相連，晶體管漏、柵、源開(kāi)路等不規(guī)則的連接關(guān)系。 版圖與電路原理圖通過(guò)電路和版圖一致性檢查進(jìn)行對(duì)比，對(duì)版圖中器件及其連接關(guān)系以門級(jí)網(wǎng)表的形式進(jìn)行提取，并把原設(shè)計(jì)的電路圖中提取的網(wǎng)表與其進(jìn)行對(duì)比，檢查是否一致。主要是檢查版圖上的連接關(guān)系是否與電路圖上的一樣，版圖中元器件的數(shù)目和各器件的尺寸是否與電路圖中的相同等。5.2版圖DRC驗(yàn)證版圖的DRC驗(yàn)證是為了檢查所畫的版圖是否符合廠家提供的工藝規(guī)則。主要是同層次掩膜圖

53、形幾何尺寸的限定以及不同層的掩膜圖形的相互制約關(guān)系。如：線寬和線間距設(shè)計(jì)規(guī)則、與打孔有關(guān)的設(shè)計(jì)規(guī)則。此次版圖設(shè)計(jì)，在做DRC檢查時(shí)，先對(duì)電路版圖中的一些小單元做了DRC驗(yàn)證。在畫整個(gè)版圖的過(guò)程中盡量畫一部分做一次DRC檢查，以便及時(shí)發(fā)現(xiàn)問(wèn)題。避免最后做驗(yàn)證時(shí)錯(cuò)誤不好找。壓控振蕩器電路版圖DRC驗(yàn)證結(jié)果如圖5.2所示：圖5.2 版圖DRC驗(yàn)證結(jié)果DRC驗(yàn)證結(jié)果錯(cuò)誤為0，表示所設(shè)計(jì)的版圖符合廠家提供的設(shè)計(jì)規(guī)則。5.3 版圖LVS驗(yàn)證版圖的LVS驗(yàn)證主要是檢查完成的版圖是否與設(shè)計(jì)的邏輯圖相一致。本次驗(yàn)證使用Cadence中的Diva驗(yàn)證工具，首先對(duì)完成的版圖進(jìn)行Extractor提取，Extract

54、or提取主要是把版圖中的各個(gè)器件及參數(shù)提取出來(lái)。在電路圖中補(bǔ)上冗余管，將提取出來(lái)的器件與原設(shè)計(jì)的電路網(wǎng)表進(jìn)行比較，檢查其一致性。結(jié)果如圖5.3所示：圖5.3 版圖LVS驗(yàn)證結(jié)果大連東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文）第6章結(jié)論本設(shè)計(jì)的目標(biāo)是在SMIC 0.35微米的CMOS工藝下設(shè)計(jì)一款基本滿足射頻及無(wú)線通信系統(tǒng)的1.8GHz的壓控振蕩器。本文從振蕩器的基本原理入手，由淺至深論述了設(shè)計(jì)壓控振蕩器所涉及到的實(shí)現(xiàn)形式、工作原理以及降低相位噪聲的設(shè)計(jì)策略。在所設(shè)計(jì)的壓控振蕩器電路的性能、結(jié)構(gòu)方面，首先通過(guò)計(jì)算分析理想壓控振蕩器輸出頻率和控制電壓之間的關(guān)系。在將設(shè)計(jì)好的電路圖通過(guò)Hspice網(wǎng)表的形式進(jìn)行瞬態(tài)

55、分析和直流分析。在壓控振蕩器電路中包含了一個(gè)施密特觸發(fā)器，本文也對(duì)該電路單獨(dú)進(jìn)行了詳細(xì)分析，但考慮到全部使用MOS管設(shè)計(jì)施密特觸發(fā)器會(huì)增加后期版圖的設(shè)計(jì)難度，所以在實(shí)際的壓控振蕩器電路中，為了提高有效電阻，將原設(shè)計(jì)中六個(gè)MOS管組成的施密特觸發(fā)器由兩個(gè)MOS管和三個(gè)電阻組成的施密特觸發(fā)器替代。因?yàn)楸疚牡闹攸c(diǎn)的是對(duì)壓控振蕩器電路版圖的設(shè)計(jì)，所以其中的29個(gè)MOS管長(zhǎng)寬比都是通過(guò)Hspice前仿真確定的，后端版圖設(shè)計(jì)使用的是Calibre的DESIGNrev。本設(shè)計(jì)中使用到的電阻的版圖，采用了擴(kuò)散電阻的設(shè)計(jì)方法。結(jié)合Calibre工具中SMIC的工藝手冊(cè)所給的參數(shù)，按照N摻雜電阻的設(shè)計(jì)要求進(jìn)行繪制

56、的。因?yàn)閿U(kuò)散電阻是在襯底上進(jìn)行擴(kuò)散得到，受到版圖設(shè)計(jì)工藝的限制，擴(kuò)散邊界不容易控制，因此整個(gè)壓控振蕩器版圖中使用的七個(gè)電阻的阻值精度還有待提高。在版圖布局布線的過(guò)程中，各個(gè)層次、連線之間的距離并沒(méi)有使用最小間距。對(duì)整體面積的優(yōu)化考慮的還有待提高。最后再通過(guò)相關(guān)的工藝庫(kù)文件，完成了對(duì)版圖進(jìn)行DRC和LVS的驗(yàn)證。通過(guò)本次設(shè)計(jì)，也知道了一些學(xué)習(xí)的方法。首先一定要明白設(shè)計(jì)的電路原理。在這個(gè)過(guò)程中一定要多查資料多聽(tīng)取老師同學(xué)的意見(jiàn)。對(duì)所選的題目也大概有了一些了解，下一步就是在這樣一個(gè)基礎(chǔ)上，綜合已有的資料來(lái)更透徹的分析題目。在設(shè)計(jì)的過(guò)程中查資料很重要，可以為以后的工作儲(chǔ)備知識(shí)。同時(shí)也培養(yǎng)了學(xué)習(xí)的能力，

57、要多看書，多學(xué)習(xí)，遇到問(wèn)題的時(shí)候要懂得如何在最短的時(shí)間里找到解決的辦法。壓控振蕩器廣泛應(yīng)用于各種集成電路中，其精度和穩(wěn)定性直接影響著整個(gè)系統(tǒng)的性能，本文中設(shè)計(jì)的壓控振蕩器還有很多涉及到精度和穩(wěn)定性方面的不足之處需要改進(jìn)。大連東軟信息學(xué)院畢業(yè)設(shè)計(jì)（論文）參考文獻(xiàn)1 Camenzind H著，白煜，李鏘譯模擬集成電路設(shè)計(jì)的藝術(shù)M，人民郵電出版社，20102 Clein D著，鄧紅輝等譯CMOS集成電路版圖概念、方法與工具M(jìn)，電子工業(yè)出版社，20063 魏延存，陳瑩梅，胡正飛等模擬CMOS集成電路設(shè)計(jì)M，清華大學(xué)出版社，20104 徐進(jìn)基于0.25 m工藝的1.8GHz的CMOS壓控振蕩器的研究與設(shè)計(jì)D，蘇州大學(xué)，20095 徐仁伯低壓CMOS壓控振蕩器設(shè)計(jì)J，硅谷，2008，（12）：30-316 張濤，鄒雪城，劉力低噪聲CMOS環(huán)型壓控振蕩器的設(shè)計(jì)J，微電子學(xué)與計(jì)算機(jī)，2004，21（7）：164-1677 Alfonso GLDO模擬集成電路設(shè)計(jì)M，科學(xué)出版社，20128 何樂(lè)年，王憶模擬集成電路設(shè)計(jì)與仿真M，科學(xué)出版社，20089 劉清波0.