硬件描述語言HDL的現(xiàn)狀與發(fā)展

1、硬件描述語言HDL的現(xiàn)狀與發(fā)展摘要：從數(shù)字系統(tǒng)設(shè)計的性質(zhì)出發(fā)，結(jié)合目前迅速發(fā)展的芯片系統(tǒng)，比較、研究各種硬件描述語言；詳細闡述各種語言的發(fā)展歷史、體系結(jié)構(gòu)和設(shè)計方法；探討未來硬件描述語言的發(fā)展趨勢，同時針對國內(nèi)EDA基礎(chǔ)薄弱的現(xiàn)狀，在硬件描述語言方面作了一些有益的思考。關(guān)鍵詞：ASIC 硬件描述語言HDL Verilog HDL VHDL SystemC Superlog 芯片系統(tǒng)SoC引 言硬件描描述語言言HDLL是一種種用形式式化方法法描述數(shù)數(shù)字電路路和系統(tǒng)統(tǒng)的語言言。利用用這種語語言，數(shù)數(shù)字電路路系統(tǒng)的的設(shè)計可可以從上上層到下下層（從從抽象到到具體）逐逐層描述述自己的的設(shè)計思思想，用用一

2、系列列分層次次的模塊塊來表示示極其復(fù)復(fù)雜的數(shù)數(shù)字系統(tǒng)統(tǒng)。然后后，利用用電子設(shè)設(shè)計自動動化（EEDA）工工具，逐逐層進行行仿真驗驗證，再再把其中中需要變變?yōu)閷嶋H際電路的的模塊組組合，經(jīng)經(jīng)過自動動綜合工工具轉(zhuǎn)換換到門級級電路網(wǎng)網(wǎng)表。接接下去，再再用專用用集成電電路ASSIC或或現(xiàn)場可可編程門門陣列FFPGAA自動布布局布線線工具，把把網(wǎng)表轉(zhuǎn)轉(zhuǎn)換為要要實現(xiàn)的的具體電電路布線線結(jié)構(gòu)。目前，這這種高層層次(hhighh-leevell-deesiggn)的的方法已已被廣泛泛采用。據(jù)據(jù)統(tǒng)計，目目前在美美國硅谷谷約有990%以以上的AASICC和FPPGA采采用硬件件描述語語言進行行設(shè)計。硬件描描述語言言H

3、DLL的發(fā)展展至今已已有200多年的的歷史，并并成功地地應(yīng)用于于設(shè)計的的各個階階段：建建模、仿仿真、驗驗證和綜綜合等。到到20世世紀(jì)800年代，已已出現(xiàn)了了上百種種硬件描描述語言言，對設(shè)設(shè)計自動動化曾起起到了極極大的促促進和推推動作用用。但是是，這些些語言一一般各自自面向特特定的設(shè)設(shè)計領(lǐng)域域和層次次，而且且眾多的的語言使使用戶無無所適從從。因此此，急需需一種面面向設(shè)計計的多領(lǐng)領(lǐng)域、多多層次并并得到普普遍認同同的標(biāo)準(zhǔn)準(zhǔn)硬件描描述語言言。200世紀(jì)880年代代后期，VVHDLL和Veerillog HDLL語言適適應(yīng)了這這種趨勢勢的要求求，先后后成為IIEEEE標(biāo)準(zhǔn)?，F(xiàn)在，隨隨著系統(tǒng)統(tǒng)級FPPGA

4、以以及系統(tǒng)統(tǒng)芯片的的出現(xiàn)，軟軟硬件協(xié)協(xié)調(diào)設(shè)計計和系統(tǒng)統(tǒng)設(shè)計變變得越來來越重要要。傳統(tǒng)統(tǒng)意義上上的硬件件設(shè)計越越來越傾傾向于與與系統(tǒng)設(shè)設(shè)計和軟軟件設(shè)計計結(jié)合。硬硬件描述述語言為為適應(yīng)新新的情況況，迅速速發(fā)展，出出現(xiàn)了很很多新的的硬件描描述語言言，像SSupeerloog、SSysttemCC、Cyynliib CC+等等等。究究竟選擇擇哪種語語言進行行設(shè)計，整整個業(yè)界界正在進進行激烈烈的討論論。因此此，完全全有必要要在這方方面作一一些比較較研究，為為EDAA設(shè)計做做一些有有意義的的工作，也也為發(fā)展展我們未未來的芯芯片設(shè)計計技術(shù)打打好基礎(chǔ)礎(chǔ)。1 目前HHDL發(fā)發(fā)展?fàn)顩r況目前，硬硬件描述述語言可可謂

5、是百百花齊放放，有VVHDLL、Suuperrlogg、Veerillog、SSysttemCC、Cyynliib CC+、CC Leevell等等。雖雖然各種種語言各各有所長長，但業(yè)業(yè)界對到到底使用用哪一種種語言進進行設(shè)計計，卻莫莫衷一是是，難有有定論。而比較較一致的的意見是是，HDDL和CC/C+語言言在設(shè)計計流程中中實現(xiàn)級級和系統(tǒng)統(tǒng)級都具具有各自自的用武武之地。問問題出現(xiàn)現(xiàn)在系統(tǒng)統(tǒng)級和實實現(xiàn)級相相連接的的地方：什么時時候?qū)⑹故褂弥械牡囊环N語語言停下下來，而而開始使使用另外外一種語語言？或或者干脆脆就直接接使用一一種語言言？現(xiàn)在在看來得得出結(jié)論論仍為時時過早。在20001年年舉行的的國際H

6、HDL會會議上，與與會者就就使用何何種設(shè)計計語言展展開了生生動、激激烈的辯辯論。最最后，與與會者投投票表決決：如果果要啟動動一個芯芯片設(shè)計計項目，他他們愿意意選擇哪哪種方案案?結(jié)果果，僅有有2票或或3票贊贊成使用用SysstemmC、CCynllib和和C LLeveel設(shè)計計；而SSupeerloog和VVeriilogg各自獲獲得了約約20票票。至于于以后會會是什么么情況，連連會議主主持人JJohnn Coooleey也明明確表示示：“55年后，誰誰也不知知道這個個星球會會發(fā)生什什么事情情?！备鞣饺巳耸扛鞒殖旨阂姡簽閂eerillog辯辯護者認認為，開開發(fā)一種種新的設(shè)設(shè)計語言言是一種種浪費

7、；為SyysteemC辯辯護者認認為，系系統(tǒng)級芯芯片SooC快速速增長的的復(fù)雜性性需要新新的設(shè)計計方法；C語言言的贊揚揚者認為為，Veerillog是是硬件設(shè)設(shè)計的匯匯編語言言，而編編程的標(biāo)標(biāo)準(zhǔn)很快快就會是是高級語語言，CCynllib C+是最佳佳的選擇擇，它速速度快、代代碼精簡簡；Suuperrlogg的捍衛(wèi)衛(wèi)者認為為，Suuperrlogg是Veerillog的的擴展，可可以在整整個設(shè)計計流程中中僅提供供一種語語言和一一個仿真真器，與與現(xiàn)有的的方法兼兼容，是是一種進進化，而而不是一一場革命命。當(dāng)然，以以上所有有的討論論都沒有有提及模模擬設(shè)計計。如果果想設(shè)計計帶有模模擬電路路的芯片片，硬件

8、件描述語語言必須須有模擬擬擴展部部分，像像Verriloog HHDL-A，既既要求能能夠描述述門級開開關(guān)級，又又要求具具有描述述物理特特性的能能力。2 幾種代代表性的的HDLL語言2.1 VVHDLL早早在19980年年，因為為美國軍軍事工業(yè)業(yè)需要描描述電子子系統(tǒng)的的方法，美美國國防防部開始始進行VVHDLL的開發(fā)發(fā)。19987年年，由IIEEEE（Innstiitutte oof EElecctriicall annd EElecctroo- nnicss Ennginneerrs）將將VHDDL制定定為標(biāo)準(zhǔn)準(zhǔn)。參考考手冊為為IEEEE VVHDLL語言參參考手冊冊標(biāo)準(zhǔn)草草案10076/B

9、版，于于19887年批批準(zhǔn)，稱稱為IEEEE 10776-119877。應(yīng)當(dāng)當(dāng)注意，起起初VHHDL只只是作為為系統(tǒng)規(guī)規(guī)范的一一個標(biāo)準(zhǔn)準(zhǔn)，而不不是為設(shè)設(shè)計而制制定的。第第二個版版本是在在19993年制制定的，稱稱為VHHDL-93，增增加了一一些新的的命令和和屬性。雖然有有“VHHDL是是一個44億美元元的錯誤誤”這樣樣的說法法，但VVHDLL畢竟是是19995年以以前唯一一制訂為為標(biāo)準(zhǔn)的的硬件描描述語言言，這是是它不爭爭的事實實和優(yōu)勢勢；但同同時它確確實比較較麻煩，而而且其綜綜合庫至至今也沒沒有標(biāo)準(zhǔn)準(zhǔn)化，不不具有晶晶體管開開關(guān)級的的描述能能力和模模擬設(shè)計計的描述述能力。目目前的看看法是，對對

10、于特大大型的系系統(tǒng)級數(shù)數(shù)字電路路設(shè)計，VVHDLL是較為為合適的的。實質(zhì)上上，在底底層的VVHDLL設(shè)計環(huán)環(huán)境是由由Verriloog HHDL描描述的器器件庫支支持的，因因此，它它們之間間的互操操作性十十分重要要。目前前，Veerillog和和VDHHL的兩兩個國際際組織OOVI、VVI正在在籌劃這這一工作作，準(zhǔn)備備成立專專門的工工作組來來協(xié)調(diào)VVHDLL和Veerillog HDLL語言的的互操作作性。OOVI也也支持不不需要翻翻譯，由由VHDDL到VVeriilogg的自由由表達。2.2 VVeriilogg HDDLVerriloog HHDL是是在19983年年，由GGDA（GGat

11、eeWayy Deesiggn AAutoomattionn）公司司的Phhil Mooorbyy首創(chuàng)的的。Phhil Mooorbyy后來成成為Veerillog-XL的的主要設(shè)設(shè)計者和和Caddencce公司司的第一一合伙人人。在11984419985年年，Phhil Mooorbyy設(shè)計出出了第一一個名為為Verriloog-XXL的仿仿真器；19886年，他他對Veerillog HDLL的發(fā)展展又作出出了另一一個巨大大的貢獻獻：提出出了用于于快速門門級仿真真的XLL算法。隨著VVeriilogg-XLL算法的的成功，VVeriilogg HDDL語言言得到迅迅速發(fā)展展。19989年年

12、，Caadennce公公司收購購了GDDA公司司，Veerillog HDLL語言成成為Caadennce公公司的私私有財產(chǎn)產(chǎn)。19990年年，Caadennce公公司決定定公開VVeriilogg HDDL語言言，于是是成立了了OVII（Oppen Verriloog IInteernaatioonall）組織織，負責(zé)責(zé)促進VVeriilogg HDDL語言言的發(fā)展展?；谟赩erriloog HHDL的的優(yōu)越性性，IEEEE于于19995年制制定了VVeriilogg HDDL的IIEEEE標(biāo)準(zhǔn)，即即Verriloog HHDL 13664-119955；20001年年發(fā)布了了Verril

13、oog HHDL 13664-220011標(biāo)準(zhǔn)。在在這個標(biāo)標(biāo)準(zhǔn)中，加加入了VVeriilogg HDDL-AA標(biāo)準(zhǔn)，使使Verriloog有了了模擬設(shè)設(shè)計描述述的能力力。2.3 SSupeerloog開發(fā)一一種新的的硬件設(shè)設(shè)計語言言，總是是有些冒冒險，而而且未必必能夠利利用原來來對硬件件開發(fā)的的經(jīng)驗。能能不能在在原有硬硬件描述述語言的的基礎(chǔ)上上，結(jié)合合高級語語言C、CC+甚甚至Jaava等等語言的的特點，進進行擴展展，達到到一種新新的系統(tǒng)統(tǒng)級設(shè)計計語言標(biāo)標(biāo)準(zhǔn)呢?Supperllog就就是在這這樣的背背景下研研制開發(fā)發(fā)的系統(tǒng)統(tǒng)級硬件件描述語語言。VVeriilogg語言的的首創(chuàng)者者Phiil M

14、Moorrby和和Petter Flaake等等硬件描描述語言言專家，在在一家叫叫Co-Dessignn Auutommatiion的的EDAA公司進進行合作作，開始始對Veerillog進進行擴展展研究。119999年，CCo-DDesiign公公司發(fā)布布了SUUPERRLOGGTM系系統(tǒng)設(shè)計計語言，同同時發(fā)布布了兩個個開發(fā)工工具：SSYSTTEMSSIMTTM和SSYSTTEMEEXTMM。一個個用于系系統(tǒng)級開開發(fā)，一一個用于于高級驗驗證。220011年，CCo-DDesiign公公司向電電子產(chǎn)業(yè)業(yè)標(biāo)準(zhǔn)化化組織AAcceelleera發(fā)發(fā)布了SSUPEERLOOG擴展展綜合子子集ESSS，

15、這這樣它就就可以在在今天VVeriilogg語言的的RTLL級綜合合子集的的基礎(chǔ)上上，提供供更多級級別的硬硬件綜合合抽象級級，為各各種系統(tǒng)統(tǒng)級的EEDA軟軟件工具具所利用用。至今為為止，已已超過115家芯芯片設(shè)計計公司用用Supperllog來來進行芯芯片設(shè)計計和硬件件開發(fā)。SSupeerloog是一一種具有有良好前前景的系系統(tǒng)級硬硬件描述述語言。但但是不久久前，由由于整個個IT產(chǎn)產(chǎn)業(yè)的滑滑坡，EEDA公公司進行行大的整整合，CCo-DDesiign公公司被SSynoopsyys公司司兼并，形形勢又變變得撲朔朔迷離。2.4 SSysttemCC隨隨著半導(dǎo)導(dǎo)體技術(shù)術(shù)的迅猛猛發(fā)展，SSoC已已經(jīng)成

16、為為當(dāng)今集集成電路路設(shè)計的的發(fā)展方方向。在在系統(tǒng)芯芯片的各各個設(shè)計計中，像像系統(tǒng)定定義、軟軟硬件劃劃分、設(shè)設(shè)計實現(xiàn)現(xiàn)等，集集成電路路設(shè)計界界一直在在考慮如如何滿足足SoCC的設(shè)計計要求，一一直在尋尋找一種種能同時時實現(xiàn)較較高層次次的軟件件和硬件件描述的的系統(tǒng)級級設(shè)計語語言。 SSysttemCC正是在在這種情情況下，由由Synnopssys公公司和CCoWaare公公司積極極響應(yīng)目目前各方方對系統(tǒng)統(tǒng)級設(shè)計計語言的的需求而而合作開開發(fā)的。1999年9月27日，40多家世界著名的EDA公司、IP公司、半導(dǎo)體公司和嵌入式軟件公司宣布成立“開放式SystemC聯(lián)盟”。著名公司Cadence也于2001

17、年加入了SystemC聯(lián)盟。SystemC從1999年9月聯(lián)盟建立初期的0.9版本開始更新，從1.0版到1.1版，一直到2001年10月推出了最新的2.0版。3 各種HHDL語語言的體體系結(jié)構(gòu)構(gòu)和設(shè)計計方法3.1 SSysttemCC所有的的SysstemmC都是是基于CC+的的；圖11中的上上層構(gòu)架架都是很很明確地地建立在在下層的的基礎(chǔ)上上；SyysteemC內(nèi)內(nèi)核提供供一個用用于系統(tǒng)統(tǒng)體系結(jié)結(jié)構(gòu)、并并行、通通信和同同步時鐘鐘描述的的模塊；完全支支持內(nèi)核核描繪以以外的數(shù)數(shù)據(jù)類型型、用戶戶定義數(shù)數(shù)據(jù)類型型；通常常的通信信方式，如如信號、FFIFOO，都可可以在內(nèi)內(nèi)核的基基礎(chǔ)上建建立，經(jīng)經(jīng)常使用

18、用的計算算模塊也也可以在在內(nèi)核基基礎(chǔ)上建建立；如如果需要要，圖11中較低低層的內(nèi)內(nèi)容不依依賴上層層就可以以直接使使用。實際使使用中，SSysttemCC由一組組描述類類庫和一一個包含含仿真核核的庫組組成。在在用戶的的描述程程序中，必必須包括括相應(yīng)的的類庫，可可以通過過通常的的ANSSI CC+編編譯器編編譯該程程序。SSysttemCC提供了了軟件、硬硬件和系系統(tǒng)模塊塊。用戶戶可以在在不同的的層次上上自由選選擇，建建立自己己的系統(tǒng)統(tǒng)模型，進進行仿真真、優(yōu)化化、驗證證、綜合合等等。3.2 SSupeerloogSupperllog集集合了VVeriilogg的簡潔潔、C語語言的強強大、功功能驗證

19、證和系統(tǒng)統(tǒng)級結(jié)構(gòu)構(gòu)設(shè)計等等特征，是是一種高高速的硬硬件描述述語言。其其體系結(jié)結(jié)構(gòu)如圖圖2。 VVeriilogg 955和Veerillog 2K。SSupeerloog是VVeriilogg HDDL的超超集，支支持最新新的Veerillog 2K的的硬件模模型。 CC和C+語言言。Suuperrlogg提供CC語言的的結(jié)構(gòu)、類類型、指指針，同同時具有有C+面對對對象的特特性。 SSupeerloog擴展展綜合子子集ESSS。EESS提提供一種種新的硬硬件描述述的綜合合抽象級級。 強強大的驗驗證功能能。自動動測試基基準(zhǔn)，如如隨機數(shù)數(shù)據(jù)產(chǎn)生生、功能能覆蓋、各各種專有有檢查等等。 Suuperr

20、logg的系統(tǒng)統(tǒng)級硬件件開發(fā)工工具主要要有Coo- DDesiign Auttomaatioon公司司的SYYSTEEMSIIMTMM和SYYSTEEMEXXTM，同同時可以以結(jié)合其其它的EEDA工工具進行行開發(fā)。3.3 VVeriilogg和VHHDL這兩兩種語言言是傳統(tǒng)統(tǒng)硬件描描述語言言，有很很多的書書籍和資資料可以以查閱參參考，這這里不多多介紹。4 目前可可取可行行的策略略和方式式按傳統(tǒng)統(tǒng)方法，我我們將硬硬件抽象象級的模模型類型型分為以以下五種種： 系系統(tǒng)級（ssysttem）用語語言提供供的高級級結(jié)構(gòu)實實現(xiàn)算法法運行的的模型； 算算法級（aalgooritthm）用語語言提供供的高級級

21、結(jié)構(gòu)實實現(xiàn)算法法運行的的模型； RRTL級級（Reegissterr Trranssferr Leevell）描述數(shù)數(shù)據(jù)在寄寄存器之之間流動動和如何何處理、控控制這些些數(shù)據(jù)流流動的模模型。（以以上三種種都屬于于行為描描述，只只有RTTL級才才與邏輯輯電路有有明確的的對應(yīng)關(guān)關(guān)系。） 門門級（ggatee-leevell）描述邏邏輯門以以及邏輯輯門之間間的連接接模型。（與與邏輯電電路有確確切的連連接關(guān)系系。以上上四種，數(shù)數(shù)字系統(tǒng)統(tǒng)設(shè)計工工程師必必須掌握握。） 開開關(guān)級（sswittch-levvel）描述述器件中中三極管管和存儲儲節(jié)點以以及它們們之間連連接的模模型。（與與具體的的物理電電路有對對應(yīng)

22、關(guān)系系，工藝藝庫元件件和宏部部件設(shè)計計人員必必須掌握握。）根據(jù)目目前芯片片設(shè)計的的發(fā)展趨趨勢，驗驗證級和和綜合抽抽象級也也有可能能成為一一種標(biāo)準(zhǔn)準(zhǔn)級別。因因為它們們適合于于IP核核復(fù)用和和系統(tǒng)級級仿真綜綜合優(yōu)化化的需要要，而軟軟件（嵌嵌入式、固固件式）也也越來越越成為一一個和系系統(tǒng)密切切相關(guān)的的抽象級級別。 目前，對對于一個個系統(tǒng)芯芯片設(shè)計計項目，可可以采用用的方案案包括以以下幾種種： 最最傳統(tǒng)的的辦法是是，在系系統(tǒng)級采采用VHHDL，在在軟件級級采用CC語言，在在實現(xiàn)級級采用VVeriilogg。目前前，VHHDL與與Verriloog的互互操作性性已經(jīng)逐逐步走向向標(biāo)準(zhǔn)化化，但軟軟件與硬硬件

23、的協(xié)協(xié)調(diào)設(shè)計計還是一一個很具具挑戰(zhàn)性性的工作作，因為為軟件越越來越成成為SOOC設(shè)計計的關(guān)鍵鍵。該方方案的特特點是：風(fēng)險小小，集成成難度大大，與原原有方法法完全兼兼容，有有現(xiàn)成的的開發(fā)工工具；但但工具集集成由開開發(fā)者自自行負責(zé)責(zé)完成。 系系統(tǒng)級及及軟件級級采用SSupeerloog，硬硬件級和和實現(xiàn)級級均采用用Verriloog HHDL描描述，這這樣和原原有的硬硬件設(shè)計計可以兼兼容。只只要重新新采購兩兩個Suuperrlogg開發(fā)工工具SYYSTEEMSIIMTMM和SYYSTEEMEXXTM即即可。該該方案特特點是風(fēng)風(fēng)險較小小，易于于集成，與與原硬件件設(shè)計兼兼容性好好，有集集成開發(fā)發(fā)環(huán)境。

24、 系系統(tǒng)級和和軟件級級采用SSysttemCC，硬件件級采用用SysstemmC與常常規(guī)的VVeriilogg HDDL互相相轉(zhuǎn)換，與與原來的的軟件編編譯環(huán)境境完全兼兼容。開開發(fā)者只只需要一一組描述述類庫和和一個包包含仿真真核的庫庫，就可可以在通通常的AANSII C+編譯譯器環(huán)境境下開發(fā)發(fā)；但硬硬件描述述與原有有方法完完全不兼兼容。該該方案特特點是風(fēng)風(fēng)險較大大，與原原軟件開開發(fā)兼容容性好，硬硬件開發(fā)發(fā)有風(fēng)險險。 55 未來來發(fā)展和和技術(shù)方方向微電子子設(shè)計工工業(yè)的設(shè)設(shè)計線寬寬已經(jīng)從從0.225mm向 00.188m變變遷，而而且正在在向0.13m和990nmm的目標(biāo)標(biāo)努力邁邁進。到到0.113

25、mm這個目目標(biāo)后，990%的的信號延延遲將由由線路互互連所產(chǎn)產(chǎn)生。為為了設(shè)計計工作頻頻率近22GHzz的高性性能電路路，就必必須解決決感應(yīng)、電電遷移和和襯底噪噪聲問題題（同時時還有設(shè)設(shè)計復(fù)雜雜度問題題）。未未來幾年年的設(shè)計計中所面面臨的挑挑戰(zhàn)有哪哪些？標(biāo)標(biāo)準(zhǔn)組織織怎樣去去面對？當(dāng)設(shè)計計線寬降降到0.13m，甚甚至更小小時，將將會出現(xiàn)現(xiàn)四個主主要的趨趨勢： 設(shè)設(shè)計再利利用； 設(shè)計驗驗證（包包括硬件件和軟件件）； 互連問問題將決決定對時時間、電電源及噪噪聲要求求； 系系統(tǒng)級芯芯片設(shè)計計要求。滿足未未來設(shè)計計者需要要的設(shè)計計環(huán)境將將是多家家供應(yīng)商商提供解解決方案案的模式式，因為為涉及的的問題面面太廣

26、且且太復(fù)雜雜，沒有有哪個公公司或?qū)崒嶓w可以以獨立解解決。實實際上，人人們完全全有理由由認為，對對下一代代設(shè)計問問題解決決方案的的貢獻，基基礎(chǔ)研究究活動與與獨立產(chǎn)產(chǎn)業(yè)的作作用將同同等重要要。以后，EEDA界界將在以以下三個個方面開開展工作作。 互互用性標(biāo)標(biāo)準(zhǔn)。所所有解決決方案的的基礎(chǔ)，是是設(shè)計工工具開發(fā)發(fā)過程的的組件互用用性標(biāo)準(zhǔn)準(zhǔn)。我們們知道，EEDA工工業(yè)采用用的是工工業(yè)上所所需要的的標(biāo)準(zhǔn)，而而不管標(biāo)標(biāo)準(zhǔn)是誰誰制定的的。但是是，當(dāng)今今市場的的迅速發(fā)發(fā)展正在在將優(yōu)勢勢轉(zhuǎn)向那那些提供供標(biāo)準(zhǔn)時時能做到到快速適適應(yīng)和技技術(shù)領(lǐng)先先的組織織。處于于領(lǐng)先的的公司正正在有目目的地向向這方面面投資，那那些沒有有參加開開發(fā)這些些標(biāo)準(zhǔn)的的公司則則必須獨獨自承擔(dān)擔(dān)風(fēng)險。 擴展展其高級級庫格式式（ALLF）標(biāo)標(biāo)準(zhǔn)，使使其包含含物理領(lǐng)領(lǐng)域的信信息，是是EDAA開發(fā)商商可以致致力于解解決互連連問題的的算法