帶時間信息的CMOS傳感器圖像記錄顯示

1、長春理工大學畢業(yè)設計 PAGE II -摘要本文設計了一個以DSP數(shù)字信號處理器為主控芯片的視頻圖像疊加系統(tǒng)，主要實現(xiàn)實時時間疊加顯示，微處理器采用TI公司的TMS320F2812數(shù)字信號處理器，字符疊加芯片選用了SGS-THOMSON公司的STV5730A芯片。利用本文技術實現(xiàn)的視頻疊加，整個系統(tǒng)由一片DSP和一片字符疊加芯片共同實現(xiàn)，減少了系統(tǒng)的體積和功耗，實現(xiàn)起來快捷、方便。本系統(tǒng)的設計，在安防監(jiān)控系統(tǒng)中視頻圖像上疊加實時時間信息，方便視頻圖像存檔、辨別及查閱工作。關鍵字：視頻圖像疊加，TMS320F2812，字符疊加AbstractThis thesis designs a video

2、 image-overlapping system that takes DSP as the central processor, which achieves real-time time-overlapping display. Microprocessor uses TIs TMS320F2812 digital signal processor chip. And character-overlapping chip selected SGS-THOMSONs STV5730A. Using this technology for video-overlapping, the ent

3、ire system consists of a DSP and a character-overlapping chip, and reduces size and power of the system to achieve them quickly and easily. In the security monitoring systems, the design system overlaps real time information in the video images and facilitates the video archive, to identify and insp

4、ection work. Key words: video image-overlapping, TMS320F2812, character-overlapping,目 錄 TOC o 1-3 h z u HYPERLINK l _Toc293651957 第一章 緒 論 PAGEREF _Toc293651957 h 1 HYPERLINK l _Toc293651958 1.1 研究的背景 PAGEREF _Toc293651958 h 1 HYPERLINK l _Toc293651959 1.2 研究的目的和意義 PAGEREF _Toc293651959 h 1 HYPERLINK

5、 l _Toc293651960 1.3研究現(xiàn)狀和發(fā)展趨勢 PAGEREF _Toc293651960 h 3 HYPERLINK l _Toc293651961 1.4主要內(nèi)容 PAGEREF _Toc293651961 h 4 HYPERLINK l _Toc293651962 第二章 現(xiàn)代DSP技術與字符疊加芯片 PAGEREF _Toc293651962 h 5 HYPERLINK l _Toc293651963 2.1 現(xiàn)代DSP技術 PAGEREF _Toc293651963 h 5 HYPERLINK l _Toc293651964 2.1.1 DSP概述 PAGEREF _To

6、c293651964 h 5 HYPERLINK l _Toc293651965 2.1.2 DSP特點 PAGEREF _Toc293651965 h 5 HYPERLINK l _Toc293651966 2.1.3 DSP系統(tǒng)設計流程 PAGEREF _Toc293651966 h 6 HYPERLINK l _Toc293651967 2.1.4 TMS320F2812介紹 PAGEREF _Toc293651967 h 7 HYPERLINK l _Toc293651968 2.1.5 DSP開發(fā)平臺 PAGEREF _Toc293651968 h 7 HYPERLINK l _To

7、c293651969 2.2 字符疊加芯片ATV5730A寄存器簡介 PAGEREF _Toc293651969 h 8 HYPERLINK l _Toc293651970 2.2.1 STV5730A的特點 PAGEREF _Toc293651970 h 8 HYPERLINK l _Toc293651971 2.2.2 STV5730A的功能描述 PAGEREF _Toc293651971 h 9 HYPERLINK l _Toc293651972 2.2.3 STV5730A的典型應用電路 PAGEREF _Toc293651972 h 9 HYPERLINK l _Toc2936519

8、73 2.2.4 STV5730A的寄存器描述 PAGEREF _Toc293651973 h 10 HYPERLINK l _Toc293651974 第三章 系統(tǒng)硬件設計 PAGEREF _Toc293651974 h 11 HYPERLINK l _Toc293651975 3.1方案設計 PAGEREF _Toc293651975 h 11 HYPERLINK l _Toc293651976 3.2 系統(tǒng)組成 PAGEREF _Toc293651976 h 11 HYPERLINK l _Toc293651977 3.3 系統(tǒng)硬件電路設計 PAGEREF _Toc293651977 h

9、 12 HYPERLINK l _Toc293651978 3.3.1預處理模塊設計 PAGEREF _Toc293651978 h 12 HYPERLINK l _Toc293651979 3.3.2 相機模塊電路設計 PAGEREF _Toc293651979 h 13 HYPERLINK l _Toc293651980 3.3.3 I2C總線和SCCB總線 PAGEREF _Toc293651980 h 16 HYPERLINK l _Toc293651981 3.3.4 TMS320F2812控制電路設計 PAGEREF _Toc293651981 h 19 HYPERLINK l _

10、Toc293651982 第四章 系統(tǒng)軟件設計 PAGEREF _Toc293651982 h 22 HYPERLINK l _Toc293651983 4.1軟件流程 PAGEREF _Toc293651983 h 22 HYPERLINK l _Toc293651984 4.2 軟件設計 PAGEREF _Toc293651984 h 23 HYPERLINK l _Toc293651985 4.3 I2C總線的配置 PAGEREF _Toc293651985 h 24 HYPERLINK l _Toc293651986 4.4 圖像傳送原理 PAGEREF _Toc293651986 h

11、 25 HYPERLINK l _Toc293651987 第五章 總結與展望 PAGEREF _Toc293651987 h 27 HYPERLINK l _Toc293651988 5.1論文的研究工作與結果 PAGEREF _Toc293651988 h 27 HYPERLINK l _Toc293651989 5.2展望 PAGEREF _Toc293651989 h 27 HYPERLINK l _Toc293651990 參考文獻 PAGEREF _Toc293651990 h 28長春理工大學畢業(yè)設計- PAGE 29 - TOC o 1-3 h z u 第一章 緒 論1.1 研

12、究的背景人類接受的信息約有70來自視覺。通過視覺獲取的視頻圖像信息往往比通過聽覺獲取的音頻信息具有更大的信息量。此外，視頻圖像信息還具有確切、直觀、具體生動、效率高、應用廣等一系列優(yōu)點 黎洪松.數(shù)字視頻技術及其應用J.第一版.北京：清華大學出版社，1997：1-3圖像處理 趙榮椿. 趙榮椿.數(shù)字圖像處理導論M.西安：西北工業(yè)大學出版社，1995以計算機進行圖像處理，改善圖像品質的有效應用開始于1964年美國噴射推進實驗室（J.P.L）用計算機對宇宙飛船發(fā)回的大批月球照片進行處理，獲得顯著的效果。1970至1980年代由于離散數(shù)學的創(chuàng)立和完善，使數(shù)字圖像處理技術得到了迅速的發(fā)展，隨著電腦的功能日

13、益增強，使得圖像處理在各行各業(yè)的應用已經(jīng)成為相當普遍的工具之一，在醫(yī)學工程、工業(yè)應用、交通領域應用等。80年代開始，有關交通量估測的研究漸漸有了成果。到1985年以后，各國對于交通圖像偵測系統(tǒng)已有實際的成品發(fā)展出來。另外，近年來結合類神經(jīng)網(wǎng)絡加速圖像處理速度形成一個研究趨勢。1.2 研究的目的和意義視頻疊加技術可以在顯示器的指定位置顯示所需要的圖像信息，為工作人員觀測數(shù)據(jù)及實時了解系統(tǒng)的工作狀態(tài)提供一種最直觀的方式。視頻圖像疊加 孫弘波，顧紅，速為民.視頻字符疊加技術的發(fā)展及4種實現(xiàn)方案J.應用電子技術，2000，（11）：44-46在科技發(fā)達的今天，在電視監(jiān)控保安系統(tǒng)中，要將重要場景的電視信

14、號存入硬盤或者錄像機，存檔備查，這時需要在全電視信號上疊加地點、時間日期信息，以便將來分辨與查找。隨著數(shù)字圖像處理技術、通信技術和計算機技術的迅速發(fā)展，視頻技術在信息社會中發(fā)揮著越來越重要的作用。將視頻技術和不斷完善的計算機視覺測量理論結合起來便形成了新興的視頻檢測技術。視頻檢測分為光源、攝像、圖像處理、控制、通信等幾個部分，其利用光學技術、高分辨率攝像技術、圖像處理技術和視覺手段對被測對象的形狀、尺寸、距離和運動特征等進行測量和判斷。整個測量過程可以自動完成，具有非接觸檢測、高精度、高速性和高效性等優(yōu)點，這是傳統(tǒng)的檢測手段所無法比擬的。視頻檢測技術的不斷發(fā)展和完善，在很大程度上提高了生產(chǎn)線的

15、自動化水平和檢測系統(tǒng)的智能水平，因而在現(xiàn)代工業(yè)生產(chǎn)的測量領域中得到了廣泛的應用。視頻檢測系統(tǒng)利用圖像處理及計算機視覺技術越來越多地代替人工去完成許多工作，很好地滿足了現(xiàn)代制造業(yè)的需求，已經(jīng)開始成為現(xiàn)代化大生產(chǎn)中質量體系的有力保障。視頻檢測的方法可以大大提高生產(chǎn)效率和生產(chǎn)自動化程度，保證產(chǎn)品質量，是一種很有前景的產(chǎn)品檢測手段 楊飛.視頻檢測中FPGA圖像采集預處理系統(tǒng)設計N：碩士學位論文.南京：河海大學，2006目前除少數(shù)錄像機有時間日期信息疊加外，一般情況下均使用時間日期疊加器來實現(xiàn)疊加功能。本文設計了一個以DSP數(shù)字信號處理器為主控芯片的視頻圖像疊加系統(tǒng)，主要實現(xiàn)實時時間疊加顯示，微處理器采

16、用TI公司的TMS320F2812數(shù)字信號處理器，字符疊加芯片選用了SGS-THOMSON公司的STV5730A芯片，時鐘發(fā)生電路借用了DSP內(nèi)部的定時器電路。利用本文技術實現(xiàn)的視頻疊加，整個系統(tǒng)由一片DSP和一片字符疊加芯片共同實現(xiàn)，減少了系統(tǒng)的體積和功耗，實現(xiàn)起來快捷、方便。本文所要實現(xiàn)的時間字符疊加顯示功能用一片普通的8位單片機與字符疊加芯片共同就可以實現(xiàn)，本設計之所以選用一款DSP芯片就因為本設計旨在鍛煉學生在完成畢業(yè)設計過程中對TMS320F2812這款DSP芯片工作原理和使用方法方面的了解和掌握。對本課題進行研究的意義在于：通過對本系統(tǒng)的設計，在安防監(jiān)控系統(tǒng)中視頻圖像上疊加實時時間

17、信息，方便視頻圖像存檔、辨別及查閱工作。通過設計提高對數(shù)字信號處理器的認識，進一步熟悉和掌握DSP的結構及工作原理。通過設計、制作提高焊接、布局、電路檢查能力；通過實際程序設計和調(diào)試，逐步掌握模塊化程序設計方法和調(diào)試技術，提高軟件設計、調(diào)試能力；通過完成一個實際電子產(chǎn)品從電路設計、程序開發(fā)、系統(tǒng)調(diào)試的完整過程，熟悉整個系統(tǒng)開發(fā)的全過程，掌握硬件電路設計的基本方法和技術，掌握相關電路參數(shù)的計算方法。通過本畢業(yè)課題的開發(fā)，加深對理論知識的理解，學會將學習的理論知識在實際中運用，培養(yǎng)動手能力和解決實際問題的能力，為今后從事相關工作打下基礎。1.3研究現(xiàn)狀和發(fā)展趨勢隨著信息技術的快速發(fā)展，現(xiàn)代圖像處理

18、技術在理論和應用上都取得了重大進展，并在科學研究、工農(nóng)業(yè)生產(chǎn)、軍事技術、醫(yī)療衛(wèi)生等諸多領域發(fā)揮著重要作用?？v觀這些發(fā)展變化，圖像處理技術逐漸表現(xiàn)出的發(fā)展趨勢主要集中在以下幾個方面：圖像處理的網(wǎng)絡化。圖像處理技術和計算機技術密不可分，隨著計算機技術的超高速發(fā)展，圖像處理系統(tǒng)的更新?lián)Q代速度也明顯加快。這無疑使圖像界既充滿活力，同時又面臨著諸多挑戰(zhàn)。圖像處理的復雜化。圖像處理的疑難問題很多且極其復雜，如文字識別技術。對于手寫體漢字的識別處在限定型手寫體漢字識別的水平上，其識別率還有待提高，而自然手寫體的漢字的識別仍處在艱難的研究中。處理速度的高速化。圖像處理的速度受多方面的條件制約，其水平也是針對特

19、定環(huán)境、特定時期而言的。一般圖像處理可分為軟件處理和硬件處理，硬件處理系統(tǒng)中含有軟件處理或軟件介入，純軟件處理屬于事后處理，并不能達到實時處理。 通過對國內(nèi)外有關的學術刊物、網(wǎng)站和國際國內(nèi)有關學術會議的論文集進行分析，我們得到圖像疊加技術是用于控制視頻信號中混入字符或者時間信號，以及各種自定義的圖形，從而在屏幕的特定位置上與圖像信號同時進行顯示的一種技術，這項技術是應用視頻技術中的一個重要領域，在視頻系統(tǒng)中發(fā)揮著重要的作用。對于圖像疊加的實現(xiàn)過程，在大多視頻疊加系統(tǒng)中,均采用專用字符疊加芯片調(diào)用字符庫中字符以實現(xiàn)疊加，這種方式實現(xiàn)的字符疊加過程簡單，實現(xiàn)起來比較容易，且視頻疊加芯片一般針對模擬

20、視頻是好進行疊加，方便后續(xù)輸出信號與監(jiān)控顯示屏對接。利用本文技術實現(xiàn)的視頻疊加，整個系統(tǒng)由一片DSP和一片字符疊加芯片共同實現(xiàn)，減少了系統(tǒng)的體積和功耗，實現(xiàn)起來快捷、方便。本文所要實現(xiàn)的時間字符疊加顯示功能用一片普通的8位單片機與字符疊加芯片共同就可以實現(xiàn)，本設計之所以選用一款DSP芯片就因為本設計旨在鍛煉學生在完成畢業(yè)設計過程中對TMS320F2812這款DSP芯片工作原理和使用方法方面的了解和掌握。系統(tǒng)級的DSP設計以其可靠性、先進性、高效性、體積小的特點，正逐步成為設計者的首選。隨著對視頻疊加要求的提高，很多領域要求在視頻圖像上疊加各種復雜的圖形并且要求精度高和可控性好。1.4主要內(nèi)容本

21、文的章節(jié)及主要研究內(nèi)容安排如下：第一章介紹本設計研究的目的及意義、本設計的國內(nèi)外研究現(xiàn)狀及發(fā)展趨勢及本文的主要內(nèi)容。第二章對現(xiàn)代DSP技術及DSP主要特點、DSP應用系統(tǒng)設計流程以及本文所采用的TMS320F2812芯片進行了簡單介紹，同時對DSP的開發(fā)平臺CCS進行了部分介紹。還對字符疊加芯片STV5730A的特點、工作性能和典型應用電路進行了詳細的介紹。第三章主要討論了模擬視頻圖像疊加系統(tǒng)的硬件系統(tǒng)電路設計，通過設計整個系統(tǒng)的結構框圖，并對圖像疊加系統(tǒng)進行細化，研究各部分電路的組成，達到畢業(yè)設計系統(tǒng)的指標要求。第四章對系統(tǒng)的軟件部分做了詳細的介紹，設計了整個系統(tǒng)的工作流程，逐步實現(xiàn)各模塊功

22、能。第五章對本文的主要工作進行總結，并給出進一步的工作建議。第二章 現(xiàn)代DSP技術與字符疊加芯片2.1 現(xiàn)代DSP技術2.1.1 DSP概述數(shù)字信號處理器(Digital Signal Processor)是微電子學、數(shù)字信號處理、計算機技術這3門學科綜合研究的成果，簡稱DSP。世界上第一個單片DSP芯片應當是1978年AMI公司發(fā)布的S2811，1979年美國Intel公司發(fā)布的商用可編程器件2920是DSP芯片領域中的一個重要里程碑。這兩種芯片內(nèi)部都沒有現(xiàn)代DSP芯片所必須有的單周期乘法器。1980年，日本NEC公司推出的“PD7720是第一個具有乘法器的商用DSP芯片。1982年，美國德

23、州儀器公司(Texas Instruments，簡稱TI)成功推出第一代DSP芯片TMS32010及其系列產(chǎn)品，之后相繼退出了第二代、第三代等，目前速度最快的第六代DSP芯片TMS320C62x系列芯片。TI將常用的DSP芯片歸納為三大系列引，即最佳控制平臺：TMS320C2000系列；最低功耗平臺：TMS320C5000系列；最佳處理能力平臺：TMS320C6000系列。近年來，DSP芯片的發(fā)展已向高性能、低功耗和低價格的方向發(fā)展，也就是說必須兼顧3P的因素，即性能(Performance)、功耗(Power Consumption)和價格(Price)。隨著VISI技術的高速發(fā)展，目前DS

24、P器件在價格顯著下降的同時，仍然保持著性能不斷提高和單位運算量的功耗不斷下降。2.1.2 DSP特點DSP實質上是一種高性能的微處理器，它不僅具有微處理器的高速運算和控制能力，而且還能完成實時數(shù)字信號處理任務。因此，它的設計出發(fā)點和通用的CPU以及MCU等處理器是不同的。DSP主要是為了完成實時信號處理而設計的，算法的高效實現(xiàn)是DSP芯片設計的核心。基于這點，它在處理器結構、指令系統(tǒng)、指令流程和算法均有較大的改進，其主要特點如下：1、采用哈佛結構體系或改進哈佛結構體系傳統(tǒng)的微處理器采用馮諾依曼(Von Neumann)結構，將程序和數(shù)據(jù)存放在同一存儲空間中，統(tǒng)一編址。程序和數(shù)據(jù)通過同一總線訪問

25、同一地址空間上的存儲器。而DSP芯片采用的哈佛結構主要特點是程序和數(shù)據(jù)存儲在不同的存儲空間中，即程序存儲器和數(shù)據(jù)存儲器是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問。與之相對應的是系統(tǒng)中設置的兩條總線，即程序總線和數(shù)據(jù)總線，從而使數(shù)據(jù)的吞吐量提高了一倍。2、硬件乘法器在DSP中備有硬件連線邏輯的高速“與或”運算器（乘法器和累加器），取兩個操作數(shù)到乘法器中進行乘法運算，并將乘積加到累加器中，這些操作都可以在單個周期內(nèi)完成。3、特殊的DSP指令在DSP的指令系統(tǒng)中，有許多指令是多功能指令，即一條指令可以完成幾種不同的操作，或者說一條指令具有幾條指令的功能。4、多處理單元DSP內(nèi)部一般都包括多

26、個處理單元，同時在DSP內(nèi)部還綜合地集成有適用于高速信號處理的許多功能，包括單獨的DMA總線和DMA控制器、大容量存儲器、模/數(shù)與數(shù)，模轉換器、高速串并行端口等，這些都為數(shù)據(jù)的采集、高速度的處理以及實時控制提供了完備的硬件基礎。2.1.3 DSP系統(tǒng)設計流程使用DSP進行系統(tǒng)設計的一般流程如圖33所示，包括硬件設計和軟件開發(fā)，其設計步驟為：(1)算法模擬階段，即根據(jù)應用系統(tǒng)目標確定系統(tǒng)性能指標。首先應根據(jù)系統(tǒng)要求進行算法仿真和高級語言模擬實現(xiàn)。為了得到最佳系統(tǒng)性能，在這一步驟應當確定最佳處理方法。例如，為實現(xiàn)針對移動通信的視頻顯示，需要在給定的實現(xiàn)目標上作算法選擇、模擬和實現(xiàn)。最終找到既能滿足

27、設計需要，運算量又盡可能少的實現(xiàn)算法。(2)選擇DSP芯片。根據(jù)算法要求(運算速度、運算精度要求、存儲器要求等)選擇DSP芯片。(3)設計實時DSP系統(tǒng)。此階段包括硬件設計和軟件設計兩個方面。硬件設計主要根據(jù)系統(tǒng)要求設計DSP芯片外圍電路和其他電路（如轉換、控制、存儲、輸出等電路）。軟件設計主要根據(jù)系統(tǒng)要求和所選的DSP芯片編寫相應的DSP匯編軟件。如果系統(tǒng)運算量不大，可以采用高級語言和匯編語言混合編程。(4)硬件和軟件調(diào)試階段。硬件調(diào)試一般采用硬件仿真器進行。軟件調(diào)試一般借助DSP開發(fā)工具，如軟件模擬器、DSP開發(fā)系統(tǒng)或仿真器等進行。通過比較在DSP所執(zhí)行的實時程序和模擬程序執(zhí)行情況來判斷軟

28、件設計是否正確。(5)系統(tǒng)集成和測試階段。調(diào)試階段完成后，實時程序被固化在EPROM或者Flash里面。2.1.4 TMS320F2812介紹TMS320F2812是TI公司最新推出的數(shù)字信號處理器，器件上集成了多種先進的外設，運算精度達到32位，主頻高達150MHz，具有高達150MHz的處理能力，能夠滿足本課題系統(tǒng)的要求。1、時鐘模塊TMS320F2812處理器片上有基于PLL的時鐘模塊，為器件及各種外設提供時鐘信號。PLL是通過相應的控制寄存器配置的，它有4位倍頻設置位，可以實現(xiàn)0.55倍的倍頻。2、總線存儲器接口有3條地址總線：(1)PAB程序地址總線，PAB用來傳送來自程序空間的讀寫

29、地址。PAB是一個22位的總線。(2)DRAB數(shù)據(jù)讀地址總線，32位的DRAB用來傳送來自數(shù)據(jù)空間的讀地址。(3)DWAB數(shù)據(jù)寫地址總線，32位的DWAB用來傳送來自數(shù)據(jù)空間的寫地址。存儲器接口還有3條數(shù)據(jù)總線：(1)PRDB程序讀數(shù)據(jù)總線，PRDB在讀取程序空間時用來傳送指令或數(shù)據(jù)。PRDB是一個32位的總線。(2)DRDB數(shù)據(jù)讀數(shù)據(jù)總線，DRDB在讀取數(shù)據(jù)空間時用來傳送數(shù)據(jù)。DRDB是一個32位的總線。(3)DWDB數(shù)據(jù)/程序寫數(shù)據(jù)總線，32位的DWDB在對數(shù)據(jù)空間寫數(shù)據(jù)時用來傳送數(shù)據(jù)。3、片內(nèi)存儲器TMS320F2812存儲器內(nèi)部有128K16位的flash存儲器、兩塊4K16位的單口隨

30、機存儲器(SRAM)、一塊8K16位的單口隨機存儲器、兩塊lK16位的單口隨機存儲器，每個模塊都能夠獨立訪問，而且每個模塊都可以映射到程序和數(shù)據(jù)空間。4、通用輸入輸出口TMS320F2812處理器上有多達56個通用目的的數(shù)字量I/O引腳，大部分I/O引腳在內(nèi)部集有上拉功能。2.1.5 DSP開發(fā)平臺目前DSP的發(fā)展趨勢是處理器更新、更復雜、更新速度更快，DSP應用也向多處理、多通道發(fā)展，變得越來越復雜。與此同時，市場對基于DSP的產(chǎn)品需求越來越大，競爭也越來越激烈，因此對開發(fā)效率的要求也越來越高。對于開發(fā)者，要想在有限的開發(fā)周期內(nèi)充分利用DSP器件的有效開發(fā)工具至關重要。DSP的基本開發(fā)工具包

31、括代碼產(chǎn)生工具和代碼調(diào)試工具。代碼產(chǎn)生工具對用戶開發(fā)的高級語言、匯編語言或兩者的混合語言編寫的源代碼進行編譯、鏈接，生成可以在目標DSP上運行的可執(zhí)行代碼。代碼產(chǎn)生工具主要包括：C/C+編譯器、匯編器和鏈接器等。集成開發(fā)環(huán)境CCS(Code Composer studio)是TI公司為TMS320系列DSP設計的高度集成的軟件開發(fā)和調(diào)試環(huán)境，它將DSP工程項目管理、源代碼的編輯、目標代碼的生成、調(diào)試和分析都打包在一個環(huán)境中提供給用戶，CCS基本涵蓋了DSP軟件開發(fā)的每一個環(huán)節(jié)，下圖給出了應用CCS進行系統(tǒng)軟件開發(fā)的總體流程。圖2.1 應用CCS進行軟件開發(fā)的總體流程CCS內(nèi)部集成了以下軟件工具

32、：(1)代碼產(chǎn)生工具，包括C/C+編譯器、匯編優(yōu)化器、匯編器以及鏈接器；(2)軟件仿真器；(3)實時基礎軟件DSPBIOS；(4)主機與目標機之間的實時數(shù)據(jù)交換軟件RTDX；(5)實時分析和數(shù)據(jù)可視化軟件。CCS集成的源代碼編輯環(huán)境，使程序的調(diào)試和修改更為方便；CCS集成的代碼生成工具，使程序員不用記住繁瑣的命令，也不用在Dos命令窗口鍵入大量的命令和參數(shù)；CCS集成的調(diào)試工具，使調(diào)試程序一目了然，大量的各種觀察窗口使程序員可以看到DSP內(nèi)部寄存器、存儲器運行情況，使程序調(diào)試和修改變得非常方便。2.2 字符疊加芯片ATV5730A寄存器簡介2.2.1 STV5730A的特點專用芯片STV573

33、0A的主要特點如下：片內(nèi)存儲了128個標準字符，每個字符為12*18的點陣結構：每頁最多可以顯示308個字符；片內(nèi)提準確的內(nèi)部電壓參考；提供片內(nèi)行鎖相；片內(nèi)有視頻時序產(chǎn)生器；輸入視頻信號箝位和同步提取功能；垂直同步分離功能；輸入全電視信號同步重插功能；對輸入端有無全電視信號的探測功能；PAL/NTSC制色度編碼；專用引腳用于亮度和色度的外部濾波；輸出全電視信號的增益可以控制在0dB或6dB；多標準的半透明混合模式；不透明的混合模式；正常的滿頁模式；視頻滿頁模式；適合于家用錄像系統(tǒng)；與微處理機有通用的三線串行接口。2.2.2 STV5730A的功能描述STV5730A可以工作在“混合模式”或“滿

34、頁模式”：（1）混合模式器件與送入的全電視信號鎖定。字符以黑白或半透明方式疊加在電視信號上。此時也可以通過器件輸出R/G/B的將字符疊加上彩色。（2）滿頁模式器件產(chǎn)生彩色的PAL或NTSC制彩色全電視信號的同時，也產(chǎn)生R/G/B輸出。此時STV5730A支持“正常滿頁模式”和“視頻滿頁模式”。字符文本特點：每頁11行*28列，最多308個字符，屏幕顯示位置有58個水平位置，63個垂直位置，每個字符有8種可供選擇的顏色，8種字符背景顏色，8種字符邊界顏色，8種屏幕背景顏色。每個字符有3個獨立的縮放因子，并且水平和垂直方向的縮放是獨立的。字符或背景都可以閃爍，閃爍的頻率可以由軟件來控制。2.2.3

35、 STV5730A的典型應用電路圖2.2所示為STV5730A的應用電路圖，應用此電路，可以實現(xiàn)在屏幕上疊加半透明的字符。電路中12、13、14為DSP的三個普通I/O口的引腳。圖2.2 STV5730A的典型應用電路2.2.4 STV5730A的寄存器描述STV5730A有以下5個可編程的控制寄存器：縮放寄存器（Zoom）選擇字符由多少像素組成，即顯示字符的大小。色彩寄存器（Color）確定屏幕背景、字符背景和字符邊界顏色?？刂萍拇嫫鳎–ontrol）是一個重要的寄存器，它選擇STV5730A的工作模式（混合模式還是全頁模式），使能字符顯示與否，選擇PAL和NTSC制式等重要的顯示參數(shù)。位置

36、寄存器（Position）調(diào)整字符串遠點在屏幕上的顯示位置。模式寄存器（Mode）也是一個須重點關注的寄存器，它直接控制外部的輸入/輸出引線，設置同步重插入等重要參數(shù)。每個寄存器詳細的位定義，參見數(shù)據(jù)手冊，在此不在贅述。 第三章 系統(tǒng)硬件設計3.1方案設計在視頻檢測系統(tǒng)中，經(jīng)常會將檢測的結果或一些參數(shù)通過視頻圖像進行顯示，即在視頻圖像信號中疊加一些具有標示作用的圖形或字符，這就要用到視頻圖像疊加技術。這項技術是視頻圖像應用技術中的一個重要領域，在視頻檢測系統(tǒng)中發(fā)揮著重要的作用。常用的視頻圖像疊加方法有：(1)使用疊加芯片進行疊加；(2)使用計數(shù)器計算像素點進行疊加；(3)在后續(xù)的數(shù)據(jù)處理過程中

37、實現(xiàn)疊加，即在PC機上用軟件實現(xiàn)。第一種方法，使用疊加芯片能夠很好地實現(xiàn)字符的疊加，簡單易實現(xiàn)，但很難實現(xiàn)一些特殊圖形的疊加，如直線、曲線等圖形的疊加，而要實現(xiàn)這些圖形的疊加需要增加一些硬件電路，電路比較復雜；第二種方法，使用計數(shù)器計算像素點能夠實現(xiàn)字符、圖形的疊加，但需要許多配套電路，如字符字模點陣存儲器等，這也會增加系統(tǒng)的成本；第三種方法，在PC機上用軟件實現(xiàn)，能夠實現(xiàn)字符、圖形的疊加，但不是實時顯示，并且攜帶不方便。基于以上分析，本設計所要疊加字符僅限于時間字符的疊加，沒有涉及到特殊字符和圖形的疊加，故采用第一種方法即可實現(xiàn)時間字符的疊加，且實現(xiàn)起來簡單方便。本文采用DSP作為核心控制系

38、統(tǒng)，與字符疊加芯片STV5730A共同完成字符疊加功能，系統(tǒng)利用很短的時間直接將字符疊加到視頻圖像中去，這樣既實現(xiàn)了實時顯示，也節(jié)省了系統(tǒng)的硬件成本。本文設計了一個以DSP為主控芯片的視頻圖像疊加系統(tǒng)，主要是將DSP內(nèi)部定時器產(chǎn)生的時鐘信息疊加到相機輸出的視頻圖像中。利用本文技術實現(xiàn)的視頻疊加，整個系統(tǒng)由一片DSP芯片和一片字符疊加芯片實現(xiàn)，減少了系統(tǒng)的體積和功耗，而且用DSP模擬的顯示時序可以使疊加的字符精度得到提高，靈活性得到增強，滿足了不同的應用要求。3.2 系統(tǒng)組成本文所設計的圖像疊加系統(tǒng) 三恒星科技. HYPERLINK /bookshop/bookinfo.asp?bookcode

39、=TN081930%20&booktype=main t _blank TMS320F2812 DSP原理與應用實例 M.人民郵電出版社，2005由相機模塊、預處理模塊、視頻圖像疊加模塊，DSP控制模塊、顯示模塊、供電模塊等組成。相機模塊采用的是CMOS攝像頭，采集到的是模擬視頻信號；預處理模塊對模擬視頻信號進行視頻箝位、放大等處理；視頻疊加模塊是利用STV5730A字符疊加芯片實現(xiàn)實時時間字符的疊加；DSP控制模塊采用型號為TMS320F2812的數(shù)字信號處理器來實現(xiàn)對視頻圖像的字符疊加，在視頻圖像中疊加 三恒星科技. HYPERLINK /bookshop/bookinfo.asp?boo

40、kcode=TN081930%20&booktype=main t _blank TMS320F2812 DSP原理與應用實例 M.人民郵電出版社，2005系統(tǒng)組成框圖如圖3.1所示。圖3.1系統(tǒng)組成框圖3.3 系統(tǒng)硬件電路設計3.3.1預處理模塊設計預處理模塊對模擬視頻信號進行阻抗匹配、直流恢復和放大。如圖3.2所示，其中阻抗匹配是因為視頻信號輸入需要加入75的電阻接地以實現(xiàn)阻抗匹配。在視頻信號中有背景信號，而背景信號往往是變化緩慢的信號，可以認為是直流信號，而經(jīng)過電容后這些直流信號就丟失了，為了得到正確的信號，就需要恢復直流分量。在視頻放大中因為標準視頻信號的峰峰值是1V的，而視頻A/D芯

41、片的輸入往往是2V甚至更高的，因此為了能夠使視頻輸入達到視頻A/D芯片對輸入信號的要求就需要將視頻信號進行相應的放大。在本文中，上述功能的具體實現(xiàn)方法為：利用二極管箝位的方式來實現(xiàn)直流分量的恢復；利用LM318運算放大器進行視頻信號的放大。選用LM318的原因主要是考慮到視頻信號的帶寬為6MHz，如果采用放大器的帶寬較低，必然會造成信號的失真。而LM318的帶寬是15MHz的，完全能夠滿足放大兩倍的要求，如果需要放大到更大的幅度，就需要使用其他一些更高帶寬的視頻放大器了。圖3.2 視頻預處理過程3.3.2 相機模塊電路設計CMOS圖像傳感器是近年發(fā)展起來的一種新型固體圖像傳感器，由于采用了相同

42、的CMOS工藝，因此可以將像素陣列與驅動電路和信號處理電路等集成在同一塊芯片上。而且，現(xiàn)在越來越多的CMOS圖像傳感器芯片將A/D集成進去，因此除了模擬視頻輸出外，還可直接輸出數(shù)字視頻信號和同步信號。這樣，利用CMOS圖像傳感器構成圖像采集系統(tǒng)時，傳統(tǒng)圖像采集卡的A/D、同步分離等電路就沒有必要了，而僅需設計適當?shù)慕涌陔娐贰，F(xiàn)在，由CMOS圖像傳感器構成的所謂“單芯片成像系統(tǒng)”（Camera on Chip）已在包括視頻圖像獲取和數(shù)字化、視頻會議、可視電話、視頻電子郵件、多媒體應用、數(shù)字相機等諸多領域有了廣泛的應用和發(fā)展?jié)摿Α１疚乃O計的視頻圖像字符疊加系統(tǒng)的相機模塊采用的是實驗室自主研發(fā)的基

43、于CMOS圖像傳感器的相機模塊，其核心采用的是OmniVision公司生產(chǎn)的OV7620芯片。OV7620是一款單片VGA模式黑白數(shù)字像機芯片，具有307200個像素（640480），最高可以30幀/秒的速度輸出數(shù)字圖像數(shù)據(jù)。1/3英寸數(shù)字式CMOS圖像傳感器OV7620，總有效像素單元為664(水平方向)492(垂直方向)像素；內(nèi)置10位雙通道A/D轉換器，輸出8位圖像數(shù)據(jù);具有自動增益和自動白平衡控制，能進行亮度、對比度、飽和度、校正等多種調(diào)節(jié)功能；其視頻時序產(chǎn)生電路可產(chǎn)生行同步、場同步、混合視頻同步等多種同步信號和像素時鐘等多種時序信號;5V電源供電，工作時功耗120mW，待機時功耗 4

44、8 dB 最大像素：(H)664 x (V)492； 缺省有效像素：(H)640 x (V)480CCIR601, CCIR656, ZV 端口：支持8/16 位視頻數(shù)據(jù) SCCB接口：最大速率支持400 kBit/s YCrCB或YUV輸出格式：支持TV或監(jiān)視器顯示 圖3.3 OV7620圖像傳感器芯片及相機模塊下圖為OV7620的工作時序，其中PCLK為圖像傳感器的像素時鐘，Y信號為8位的亮度信號，UV為8位的色度信號，VSYNC為場同步信號，HREF為行同步信號，F(xiàn)ODD為奇/偶場信號。圖3.4 OV7620的工作時序在本設計中，OV7620輸出的視頻信號采用8位的RCB格式，設置的圖像

45、床后大小為640480，按照QVGA的采樣比例采集圖像數(shù)據(jù)，這些都是通過DSP對OV7620做SCCB設置完成的。OV7620這款圖像傳感即可使用數(shù)字格式輸出，又可選擇模擬視頻格式輸出，本設計選用的是該芯片的模擬視頻格式輸出方式。基于OV7620圖像傳感器的相機模塊電路如下：圖3.5 基于OV7620圖像傳感器的相機模塊電路圖本文所設計的CMOS相機模塊選用的是OV7620這款圖像傳感器的模擬視頻輸出方式，圖像傳感器的13腳VTO為模擬視頻輸出管腳，如圖所示，該電路為OV7620圖像傳感器工作的基本外圍電路，該相機模塊在使用過程中，如不進行字符疊加，可將13腳與地線組成的一對視頻信號線直接連接

46、到監(jiān)控器顯示屏上進行視頻圖像顯示。OV7620內(nèi)置了兩個控制機制。A：在商店或復位狀態(tài)下，包括硬件和軟件狀態(tài)，管腳狀態(tài)一次性讀入。B:SCCB接口。兩種方法相互排斥。每次只能用一種。由SBB管腳來選擇，方法A只可以用整個芯片的部分功能，上電復位方法是一次性設置的，一旦設置，以后不可改變。SCCB接口控制可以使用芯片的所有功能，在本設計中采用SCCB方式來設置OV7620的工作模式。SCCB接口控制方式是通過SCCB接口，對狀態(tài)控制寄存器直接進行讀寫控制，達到需要的工作狀態(tài)。從應用的角度而言，SCCB 方式更加靈活一些，但該方式下傳感器必須工作在從模式（Slave Mode）下。本文僅討論SCC

47、B接口控制方式。當傳感器僅僅作為一個從設備（Slave Device）工作，與其連接的必須是主設備（Master Device）。一個主設備通過SCCB連接和控制至少一個從設備。一個3線SCCB除了提供時鐘（SIO_C）和數(shù)據(jù)（SIO_D）以外還有一個片選信號SCCB_E（圖1所示），使其可以連接多個從設備。經(jīng)過修改的2線串行總線則省略了片選信號SCCB_E，因此它只能通過SCCB接口連接一個從設備（圖2所示）。3.3.3 I2C總線和SCCB總線I2CI2C總線是由數(shù)據(jù)線SDA和時鐘線SCL構成的串行總線，可發(fā)送和接收數(shù)據(jù)。在CPU與被控IC之間、IC與IC之間進行數(shù)據(jù)的雙向傳送，標準模式下

48、最高傳送速率達100kbps。各種被控電路均并聯(lián)在這條總線上，但就像電話機一樣只有撥通各自的號碼才能工作，所以每個電路和模塊都有一個唯一的地址。在信息的傳輸過程中，I2I2C圖3.6 I2C總線的數(shù)據(jù)傳輸流程開始信號：SCL為高電平時，SDA由高電平向低電平跳變，開始傳送數(shù)據(jù)。結束信號：SCL為高電平時，SDA由低電平向高電平跳變，結束傳送數(shù)據(jù)。應答信號：接收數(shù)據(jù)的IC芯片在接收到8bit數(shù)據(jù)后，向發(fā)送數(shù)據(jù)的IC芯片發(fā)出特定的低電平脈沖，表示已收到數(shù)據(jù)。CPU向受控單元發(fā)出一個信號后，等待受控單元發(fā)出一個應答信號，CPU接收到應答信號后，根據(jù)實際情況做出是否繼續(xù)傳遞信號的判斷。若未收到應答信號

49、，則判斷為受控單元出現(xiàn)故障。I2C1、只要求兩條總線線路：一條串行數(shù)據(jù)線SDA，一條串行時鐘線SCL； 2、每個連接到總線的器件都可以通過唯一的地址和一直存在的簡單的主機/從機關系軟件設定地址，主機可以作為主機發(fā)送器或主機接收器； 3、它是一個真正的多主機總線，如果兩個或更多主機同時初始化，數(shù)據(jù)傳輸可以通過沖突檢測和仲裁防止數(shù)據(jù)被破壞； 4、串行的8 位雙向數(shù)據(jù)傳輸位速率在標準模式下可達100kbit/s，快速模式下可達400kbit/s，高速模式下可達3.4Mbit/s； 5、連接到相同總線的IC 數(shù)量只受到總線的最大電容400pF 限制。I2C總線術語發(fā)送器：發(fā)送數(shù)據(jù)到總線的器件； 接收器

50、：從總線接收數(shù)據(jù)的器件； 主機：初始化發(fā)送產(chǎn)生時鐘信號和終止發(fā)送的器件； 從機：被主機尋址的器件； 多主機：同時有多于一個主機嘗試控制總線但不破壞傳輸； 仲裁：是一個在有多個主機同時嘗試控制總線但只允許其中一個控制總線并使傳輸不被破壞的過程； 同步：兩個或多個器件同步時鐘信號的過程 。I2C總線位傳輸：由于連接到I2C 總線的器件有不同種類的工藝（ HYPERLINK /view/22318.htm t _blank CMOS、 HYPERLINK /view/1353428.htm t _blank NMOS、雙極性），邏輯0（低）和邏輯1（高）的電平不是固定的，它由電源VDD的相關電平?jīng)Q定

51、，每傳輸一個數(shù)據(jù)位就產(chǎn)生一個時鐘脈沖。 數(shù)據(jù)的有效性：SDA 線上的數(shù)據(jù)必須在時鐘的高電平周期保持穩(wěn)定。數(shù)據(jù)線的高或低電平狀態(tài)只有在SCL 線的時鐘信號是低電平時才能改變 。圖3.7 I2C起始和停止條件SCL 線是高電平時，SDA 線從高電平向低電平切換，表示起始條件； SCL 線是高電平時，SDA 線由低電平向高電平切換，表示停止條件。 起始和停止條件一般由主機產(chǎn)生，總線在起始條件后被認為處于忙的狀態(tài) ，在停止條件的某段時間后總線被認為再次處于空閑狀態(tài)。 如果產(chǎn)生重復起始條件而不產(chǎn)生停止條件，總線會一直處于忙的狀態(tài)，此時的起始條件（S）和重復起始條件（Sr） 在功能上是一樣的。圖3.8 起

52、止和停止條件SCCB是簡化的I2C協(xié)議，SIO-l是串行時鐘輸入線，SIO-O是串行雙向數(shù)據(jù)線，分別相當于I2C協(xié)議的SCL和SDA，即一條為串行數(shù)據(jù)線SCCB_SDA，一條為串行時鐘線SCCB_SCL。SCCB的總線時序與I2C基本相同，它的響應信號ACK被稱為一個傳輸單元的第9位，分為Dont care和NA。Dont care位由從機產(chǎn)生；NA位由主機產(chǎn)生，由于SCCB不支持多字節(jié)的讀寫，NA位必須為高電平。另外，SCCB沒有重復起始的概念，因此在SCCB的讀周期中，當主機發(fā)送完片內(nèi)寄存器地址后，必須發(fā)送總線停止條件。不然在發(fā)送讀命令時，從機將不能產(chǎn)生Dont care響應信號。每個連接

53、到總線的從器件都有一個唯一的地址，主器件通過這個地址對它進行讀寫。DSP通過SCCB通信設定OV7620的功能寄存器的數(shù)值。Ov7620的功能寄存器的地址為0 x000 x7C。通過設置相應的寄存器，可以使OV7620工作于不同的模式，如數(shù)據(jù)輸出方式、黑白或彩色模式以及賽秒方式等功能控制。寫寄存器的過程為：間的三相寫數(shù)據(jù)的方式，即在寫寄存器的過程中先發(fā)送OV7620的ID地址，然后發(fā)送寫數(shù)據(jù)的目的寄存器地址，最后發(fā)送要寫入的數(shù)據(jù)。如果給連續(xù)的寄存器寫數(shù)據(jù)，寫完一個寄存器后，OV7620會自動把寄存器地址加1，程序可繼續(xù)向下寫，而不需要再次輸入ID地址，從而三相寫數(shù)據(jù)變?yōu)閮上鄬憯?shù)據(jù)的方法。數(shù)據(jù)傳

54、輸時序圖如下圖所示。SCCB控制總線功能的實現(xiàn)完全是依靠SCCB_SCL、SCCB_SDA線上電平的狀態(tài)以及兩者之間的相互配合實現(xiàn)的。SCCB_SCL為高電平時，SCCB_SDA出現(xiàn)一個下降沿，此時傳輸啟動。在啟動條件滿足后，SCCB_SDA為穩(wěn)定數(shù)據(jù)狀態(tài)，SCCB_SCL產(chǎn)生一個正脈沖，將栓送移位數(shù)據(jù)。當SCCB_SCL為高電平時，SCCB_SDA出現(xiàn)一個上升沿，傳輸停止。圖3.9 SCCB通信協(xié)議數(shù)據(jù)傳輸時序圖3.3.4 TMS320F2812控制電路設計本文的主控芯片采用的是型號為TMS320F2812的數(shù)字信號處理器DSP芯片，其特點如下：1、具有32位定點DSP TMS320C28x

55、TMCPU內(nèi)核2、存儲器4K 16 Boot ROM18K 16 RAM128K 16 Flash3、速度6.6ns的指令周期，每秒可以執(zhí)行150M條指令。4、事件管理器（EV）12路比較PWM通道；4個16位通用定時器，均具有4種計數(shù)模式；6個全比較單元；6個捕獲單元，其中4個具有連接正交編碼器脈沖的功能；外部時鐘輸入和外部比較輸入。5、模/數(shù)轉換器（ADC）內(nèi)置具有兩個8選1多路切換器和雙采樣保持器的12位ADC內(nèi)核；快速的轉換時間（S/H+轉換）為80ns（ADC工作在25MHz）；16個模擬輸入通道；自動排序功能，具有兩個獨立的最多可選擇8個模擬轉換通道的排序器，可獨立以雙排序器模式工

56、作，也可級連后組成最多可選擇16個通道的模式，每次需要轉換的通道均可通過編程來選擇；多個觸發(fā)源可啟動ADC，可通過軟件、EVA、EVB和外部引腳來觸發(fā)；采樣和保持獲取時間窗具有單獨的預定標。6、具有56個單獨可編程的多路復用I/O引腳7、串行外設接口模塊（SPI）8、串行通信接口模塊（SCI）9、CAN控制器模塊（CAN）10、多通道緩沖串行口（McBSP）總體設計結構框圖圖3.10 字符疊加系統(tǒng)總體框圖DSP與圖像傳感器OV7620接口電路設計在I2C實際應用 何立民. I2C總線應用系統(tǒng)設計M. 何立民. I2C總線應用系統(tǒng)設計M.北京：北京航空航天大學出版社，1995(1)采用I2C串行

57、總線控制器，將一般的并行總線與I2(2)利用前端處理器的I/O口編程模擬I2C總線時序實現(xiàn)與視頻編/解碼器的連接。圖3.3是采用DSP-TMS320F2812的I/O口模擬I2C總線時序實現(xiàn)與圖3.11 OV7620圖像傳感器I2CDSP與字符疊加芯片STV5730A接口電路設計S TV5730A芯片是一塊字符發(fā)生器，總共可顯示包括10個阿拉伯數(shù)字26個英文大小寫字母在內(nèi)的共128個字符，顯示范圍是每屏11行x28字符。它有一個三線的微處理器接口。下圖為基于DSP和字符疊加芯片的時間疊加顯示系統(tǒng)示意圖，由圖可以看出，來自攝像機的模擬視頻信號輸人到 STV5730A，微處理器DSP通過三線接口尋

58、址STV5730A片內(nèi)ROM，將要顯示的時間等字符信息與輸人的模擬視頻信號在STV5730A內(nèi)部混合，生成新的疊加 有時間信息的模擬視頻信號，然后通過STV5730A視頻輸出端送往后級進行A圖3.12 基于DSP和字符疊加芯片的時間疊加顯示系統(tǒng)示意圖第四章 系統(tǒng)軟件設計4.1軟件流程圖4.1 系統(tǒng)流程圖系統(tǒng)的流程如圖4.1。系統(tǒng)上電后，DSP進行初始化，設置OV7620圖像傳感器和STV5730A的寄存器。DSP利用內(nèi)部時鐘電路產(chǎn)生實時時間信息，并將這些時間信息實時寫入到STV5730a得ROM存儲器中。接收到輸出的模擬視頻信號時， DSP將對已經(jīng)存入ROM的數(shù)據(jù)信號進行疊加處理，若時間字符疊

59、加完成，則將輸出模擬視頻信號直接輸出給監(jiān)控器顯示屏進行顯示即可，若疊加未完成，則繼續(xù)進行疊加過程。4.2 軟件設計在視頻監(jiān)控圖像上疊加顯示時間信息的控制軟件運行在DSP上，它包括三線微處理器接口的軟件實現(xiàn)、STV5730A和OV7620的初始化、時鐘發(fā)生和顯示控制幾部分軟件，采用C語言和匯編語言混合的方式編程，調(diào)試和編譯環(huán)境為CCS1.2。三線微處理器接口的軟件實現(xiàn)：TMS320F2812串口0的發(fā)送通路時序和STV5730A串行接口的時序是不同的，因此，必須要用軟件的方法模擬出STV5730A串行接口的時序。圖4.2 三線微處理器接口時序圖初始化TMS320F2812串行接口：將TMS320

60、F2812串行端口的發(fā)送部分初始化為通用目的的I/O引腳過程如下：首先編程串行口控制寄存器2（SPCR2，子地址01H），使該串口發(fā)送器處于復位狀態(tài)；然后編程管腳控制寄存器（PCR，子地址0EH），選定3個新號（FSX0，CLKX0和DX0）為通用目的的輸出信號。初始化完成后，向控制寄存器PCR相應驅動位寫入0或1，相應的管腳輸出就是0或1,。STV5730A初始化：STV5730A芯片在進行任何寫操作之前須按照下圖流程復位并且進行初始化。顯示的初始時間信息由主控制器DSP寫到STV5730A的ROM區(qū)內(nèi)，再由DSP控制STV5730A，對輸入的模擬視頻圖像進行指定位置的時間字符疊加。圖4.3