模擬集成電路的設(shè)計(jì)流程課件

1、Hspice/Spectre 介紹 1Hspice/Spectre 介紹1模擬集成電路的設(shè)計(jì)流程1.交互式電路圖輸入2.電路仿真3.版圖設(shè)計(jì)4.版圖的驗(yàn)證（DRC LVS）5.寄生參數(shù)提取6.后仿真7.流片全定制2模擬集成電路的設(shè)計(jì)流程1.交互式電路圖輸入全定制2各種仿真器簡(jiǎn)介SPICE : 由UC Berkeley 開發(fā)。用于非線性 DC分析，非線性瞬態(tài)分析和線性的AC分析。Hspice: 作為業(yè)界標(biāo)準(zhǔn)的電路仿真工具，它自帶了許多器件模型，包括小尺寸的MOSFET和MESFET。Cadence提供了hspice的基本元件庫(kù)并提供了與Hspice的全面的接口。 Spectre: 由Cadenc

2、e開發(fā)的電路仿真器，在SPICE的基礎(chǔ)上進(jìn)行了改進(jìn)，使得計(jì)算的速度更快，收斂性能更好。3各種仿真器簡(jiǎn)介3高精度電路仿真器1、Spectre/SpectreRF(cadence)2、Hspice/HspiceRF(avanti)3、Ads(Agilent 主要針對(duì)RF)4、eldo(Mentor Graphics)5、saber(Synopsys)4高精度電路仿真器1、Spectre/SpectreRF(caCadenc軟件簡(jiǎn)介Cadence 提供了一個(gè)大型的EDA 軟件包，它包括：ASIC 設(shè)計(jì) 全定制IC設(shè)計(jì)工具Virtuoso Schematic Composer 電路仿真工具Analog

3、 Design EnvironmentFPGA 設(shè)計(jì)PCB設(shè)計(jì)5Cadenc軟件簡(jiǎn)介Cadence 提供了一個(gè)大型的EDA Cadence中Spectre的模擬仿真1、進(jìn)入Cadence軟件包 2、建立可進(jìn)行SPECTRE模擬的單元文件 3、編輯可進(jìn)行SPECTRE模擬的單元文件 4、模擬仿真的設(shè)置(重點(diǎn)) 5、模擬仿真結(jié)果的顯示以及處理 6、分模塊模擬(建立子模塊) 7、運(yùn)算放大器仿真實(shí)例6Cadence中Spectre的模擬仿真1、進(jìn)入Cadenc一、進(jìn)入Cadence軟件包方法一 安裝并運(yùn)行exeed軟件，使用putty軟件（緣網(wǎng)下載），在Host name處填工作站地址，端口默認(rèn)，協(xié)議

4、（protocol）選SSH，如圖所示，然后點(diǎn)擊Open。7一、進(jìn)入Cadence軟件包方法一71、鍵入用戶名和密碼，在提示符處鍵入: source/opt/demo/cds.env(回車)2、setenv DISPLAY 本機(jī)ip:0.0(回車)，再鍵入icfb&，出現(xiàn)的主窗口如圖所示:81、鍵入用戶名和密碼，在提示符處鍵入: source/opt方法二 1、安裝winvnc軟件 2、運(yùn)行putty軟件鍵入 用戶名和密碼，在提示 符處鍵入 vncserver命 令申請(qǐng)vnc端口 3、運(yùn)行winvnc，填入 主機(jī)名稱：端口號(hào)碼9方法二9二、建立可進(jìn)行SPECTRE模擬的單元文件主窗口分為信息窗

5、口CIW、命令行以及主菜單。信息窗口會(huì)給出一些系統(tǒng)信息（如出錯(cuò)信息，程序運(yùn)行情況等）。在命令行中可以輸入某些命令。主菜單包括：1、File菜單 2、Tools菜單 3、Options菜單10二、建立可進(jìn)行SPECTRE模擬的單元文件主窗口分為信息窗File菜單在File菜單下，主要的菜單項(xiàng)有New、Open、Exit等New菜單項(xiàng)的子菜單下有Library、Cell view兩項(xiàng)。Library項(xiàng)打開New Library窗口，Cell view項(xiàng)打開Create New File窗口。Open菜單項(xiàng)打開相應(yīng)的Open File窗口。Exit項(xiàng)退出Cadence軟件包。LibraryCellS

6、chematicSymbolLayoutVerilog（View）11File菜單在File菜單下，主要的菜單項(xiàng)有New、OpenLibrary,Cell以及View 1、library(庫(kù))的地位相當(dāng)于文件夾，它用來存放一整個(gè)設(shè)計(jì)的所有數(shù)據(jù)，包括子單元（cell）以及子單元（cell）中的多種視圖（view）。新建時(shí)注意選擇是否鏈接techfile。 2、Cell（單元）可以是一個(gè)簡(jiǎn)單的單元，像一個(gè)與非門，也可以是比較復(fù)雜的單元（由symbol搭建而成）。 3、View則包含多種類型，常用的有schemetic，symbol，layout，extracted，ivpcell等等 ,新建Cel

7、lview要注意選擇View的類型。12Library,Cell以及View 1、library(庫(kù)Tools菜單在Tools菜單下，比較常用的菜單項(xiàng)有 Library ManagerLibrary Path EditorTechnology File ManagerLibrary Manager項(xiàng)打開的是庫(kù)管理器。在窗口的各部分中，分別顯示的是Library、Category、Cell、View相應(yīng)的內(nèi)容。 13Tools菜單在Tools菜單下，比較常用的菜單項(xiàng)有 LibLibrary Path Editor可以對(duì)本用戶的文件路徑進(jìn)行修改Technology File Manager基本上都

8、是和工藝相關(guān)的功能和設(shè)置。比較常用的是Edit Layers 可以使用在版圖編輯中，用來修改原始圖層的一些屬性。 Library Path Editor & Technology File Manager14Library Path Editor可以對(duì)本用戶的文件路徑Options菜單Options菜單主要是對(duì)Cadence的一些參數(shù)進(jìn)行調(diào)整和設(shè)置，如快捷鍵等。一般無需設(shè)置，直接使用默認(rèn)值。15Options菜單Options菜單主要是對(duì)Cadence的三、編輯可進(jìn)行SPECTRE模擬的單元文件選擇主窗口FileOpenOpen file，打開相應(yīng)的Schematic View，即進(jìn)入了Com

9、poser-Schematic Editing 窗口，如右圖所示。 16三、編輯可進(jìn)行SPECTRE模擬的單元文件選擇主窗口Fil工具欄介紹從上至下：1.Check and Save 2.Save3.Zoom in by 2 4.Zoom out by 2 5.Stretch s6.Copy c7.Delete Del8.Undo 9.Property q10.Instance i11.Wire（Narrow） w12.Wire（Wide）13.Wire Name l14.Pin p15.Cmd Options16.Repeat17工具欄介紹從上至下：1.Check and Save 11.添

10、加元器件點(diǎn)擊右邊工具欄“Instance”或快捷鍵“I”基本的元器件，如NMOS PMOS 電阻 電容 電壓源 電流源 等等 都在analoglib庫(kù)里。注意！View要選擇symbol18添加元器件點(diǎn)擊右邊工具欄“Instance”或快捷鍵“I”基常用analoglib庫(kù)的元器件器件Cell 名稱pnp管pnp電阻res地gnd電容cap直流電壓源vdc電感ind直流電流源idcNMOSnmos4方波發(fā)生源vpulsePMOSpmos4可編程方波發(fā)生源vpwlnpn管npn正弦波發(fā)生源vsin19常用analoglib庫(kù)的元器件器件Cell 名稱pnp管p元器件symbol視圖20元器件sy

11、mbol視圖20一些快捷鍵 以下是一些常用的快捷鍵：i 添加元件，即打開添加元件的窗口； 縮小兩倍； 擴(kuò)大兩倍；w 連線（細(xì)線）；f 全圖顯示；p 查看元件屬性；m 整體移動(dòng)（帶連接關(guān)系）；shift+m 移動(dòng)（不帶連接關(guān)系）。21一些快捷鍵 以下是一些常用的快捷鍵：21四、模擬仿真的設(shè)置(重點(diǎn))Composer-schamatic界面中的Tools Analog Environment項(xiàng)可以打開Analog Design Environment 窗口，如右圖所示。22四、模擬仿真的設(shè)置(重點(diǎn))Composer-schamatiAnalog Design Simulation菜單介紹Sessi

12、on菜單Schematic Window Save State Load State Options Reset Quit回到電路圖保存當(dāng)前所設(shè)定的模擬所用到的各種參數(shù)加載已經(jīng)保存的狀態(tài)一些顯示選項(xiàng)的設(shè)置重置analog artist。相當(dāng)于重新打開一個(gè)模擬窗口退出23Analog Design Simulation菜單介紹SeSetup菜單Setup菜單Design Simulator/directory/host Temperature Model Library Environment選擇所要模擬的線路圖選擇模擬使用的模型一般有cdsSpice hspiceS spectre等 設(shè)置模擬

13、時(shí)的溫度設(shè)置庫(kù)文件的路徑和仿真方式設(shè)置仿真的環(huán)境 （后仿真時(shí)需設(shè)置）24Setup菜單Setup菜單Design SimulatAnalyses菜單選擇模擬類型。Spectre的分析有很多種，如右圖，最基本的有tran（瞬態(tài)分析）dc（直流分析）ac（交流分析）。25Analyses菜單選擇模擬類型。Spectre的分析有很多tran（瞬態(tài)分析）26tran（瞬態(tài)分析）26dc（直流分析）dc（直流分析）可以在直流條件下對(duì)temperature，Design Variable，Component Parameter，Model Parameter進(jìn)行掃描仿真舉例:對(duì)溫度的掃描（測(cè)量溫度系數(shù)）電

14、路隨電源電壓變化的變化曲線等27dc（直流分析）dc（直流分析）可以在直流條件下對(duì)tempeac（交流分析）ac（交流分析）是分析電路性能隨著運(yùn)行頻率變化而變化的仿真。既可以對(duì)頻率進(jìn)行掃描也可以在某個(gè)頻率下進(jìn)行對(duì)其它變量的掃描。28ac（交流分析）ac（交流分析）是分析電路性能隨著運(yùn)行頻率變Variables菜單包括Edit等子菜單項(xiàng)。可以對(duì)變量進(jìn)行添加、刪除、查找、復(fù)制等操作。變量（variables）既可以是電路中元器件的某一個(gè)參量，也可以是一個(gè)表達(dá)式。變量將在參量掃描（parametric analysis）時(shí)用到。29Variables菜單包括Edit等子菜單項(xiàng)?？梢詫?duì)變量進(jìn)行其它有關(guān)

15、的菜單項(xiàng)（1）Tools/Parametric Analysis它提供了一種很重要的分析方法參量分析的方法，也即參量掃描?？梢詫?duì)溫度，用戶自定義的變量（variables）進(jìn)行掃描，從而找出最合適的值。30其它有關(guān)的菜單項(xiàng)（1）Tools/Parametric An其它有關(guān)的菜單項(xiàng)（2）Outputs/To be plotted/selected on schematicschematic子菜單用來在電路原理圖上選取要顯示的波形（點(diǎn)擊連線選取節(jié)點(diǎn)電壓，點(diǎn)擊元件端點(diǎn)選取節(jié)點(diǎn)電流），這個(gè)菜單比較常用31其它有關(guān)的菜單項(xiàng)（2）Outputs/To be plott其它有關(guān)的菜單項(xiàng)（3） Output

16、s/Setup 當(dāng)然我們需要輸出的有時(shí)不僅僅是電流、電壓，還有一些更高級(jí)的。比如說：帶寬、增益等需要計(jì)算的值，這時(shí)我們可以在Outputs/setup中設(shè)定其名稱和表達(dá)式。在運(yùn)行模擬之后，這些輸出將會(huì)很直觀的顯示出來。 舉個(gè)例子：標(biāo)識(shí)3db的點(diǎn)，我們用到的表達(dá)式如下：bandwidth（VF(“/Out)，3，“l(fā)ow”）。 需要注意的是：表達(dá)式一般都是通過計(jì)算器（caculator）輸入的。Cadance自帶的計(jì)算器功能強(qiáng)大，除了輸入一些普通表達(dá)式以外，還自帶有一些特殊表達(dá)式，如bandwidth、average等等。 32其它有關(guān)的菜單項(xiàng)（3） Outputs/Setup32Calcula

17、tor的使用Calculator是一個(gè)重要的數(shù)據(jù)處理工具，可以用來仿真電源抑制比，相位裕度，共模抑制比33Calculator的使用Calculator是一個(gè)重要的數(shù)其它有關(guān)的菜單項(xiàng)（3）Results菜單34其它有關(guān)的菜單項(xiàng)（3）Results菜單34模擬結(jié)果的顯示以及處理在模擬有了結(jié)果之后，如果設(shè)定的output有plot屬性的話，系統(tǒng)會(huì)自動(dòng)調(diào)出waveform窗口，并顯示outputs的波形，如左圖35模擬結(jié)果的顯示以及處理在模擬有了結(jié)果之后，如果設(shè)定的outp分模塊模擬(建立子模塊)存在問題 在電路越來越復(fù)雜的情況下，存在許多重復(fù)單元，如果花時(shí)間分別去建立schamatic，明顯會(huì)使工

18、作更繁復(fù)。解決方案 我們?cè)诮⒘艘粋€(gè)子電路后，可以將其看作一個(gè)整體，建立一個(gè)模塊,即建立一個(gè)symbol（view name），放在用戶自己庫(kù)里的作為一個(gè)器件(component)來用，這樣可以大大減小工作量、提高效率、簡(jiǎn)化設(shè)計(jì)。36分模塊模擬(建立子模塊)存在問題36schematic和symbol圖在Library Manager中分別建立cellview 的schematic (view)和symbol(view)，如下圖所示。兩者的Pin的名稱必須一致，這樣才能建立起一一對(duì)應(yīng)的關(guān)系。37schematic和symbol圖在Library Mana建立子模塊的方法1、直接建立在Libra

19、ry Manager中新建cell，在彈出的窗口的Tool項(xiàng)選擇Composer-symbol,即建立的是symbol(view);用子菜單Add/Shape/Line和Add/Shape/Circle的命令畫出所需的形狀；用子菜單Add/label的命令添加標(biāo)簽instanceName；用子菜單Add/PIn的命令添加管腳用子菜單Add/Selection Box命令添加選擇框。2、間接建立打開cell的schematic(view)，用子菜單Design/Create Cellview/From Cellview命令。在彈出的窗口里輸入相應(yīng)的名稱后，單擊OK38建立子模塊的方法1、直接建立

20、2、間接建立38子模塊的調(diào)用在Schematic中點(diǎn)擊Add Instance。然后在Library中選中你的子模塊所在的library，cellview，symbol。這樣就可以調(diào)用你設(shè)計(jì)的子模塊了。39子模塊的調(diào)用在Schematic中點(diǎn)擊Add Instanc五、運(yùn)算放大器仿真實(shí)例1、電路圖的輸入（共模反饋型運(yùn)放），如下圖所示：40五、運(yùn)算放大器仿真實(shí)例1、電路圖的輸入（共模反饋型運(yùn)放），如2、建立Symbol圖412、建立Symbol圖413、仿真電路圖示意423、仿真電路圖示意424、運(yùn)放小信號(hào)仿真示例電源電壓Vdc=3.3 V；交流信號(hào)源acm=1 V；負(fù)載電容Cload=5p F

21、；采用Spectre分析方式，選擇交流分析（ac），設(shè)置如下： Sweep Variable： Frequency Sweep Range ：1 Hz100M Hz仿真完成后，點(diǎn)擊 Result - Direct Plot - AC Gain&Phase 查看運(yùn)放的幅頻特性和相頻特性 434、運(yùn)放小信號(hào)仿真示例電源電壓Vdc=3.3 V；43仿真結(jié)果該運(yùn)放直流增益為80.9dB，單位增益帶寬為82M Hz，相位裕度為67.32deg。44仿真結(jié)果該運(yùn)放直流增益為80.9dB，單位增益帶寬為82M 相位裕度與負(fù)載電容的關(guān)系曲線仿真1、設(shè)置相位裕度輸出，點(diǎn)擊Outputs -Setup 其中運(yùn)用了

22、Candence函數(shù)PhaseMargin45相位裕度與負(fù)載電容的關(guān)系曲線仿真1、設(shè)置相位裕度輸出，點(diǎn)擊相位裕度與負(fù)載電容的關(guān)系曲線仿真2、點(diǎn)擊Tools- Parametric Analysis設(shè)置負(fù)載電容的掃描范圍和掃描步長(zhǎng)，其中Range Type選擇From/To，Step Control選擇Linear Steps46相位裕度與負(fù)載電容的關(guān)系曲線仿真2、點(diǎn)擊Tools- Pa相位裕度與負(fù)載電容的關(guān)系曲線仿真3、點(diǎn)擊Parametric Analysis中的Analysis-Start得到相位裕度與負(fù)載電容的關(guān)系曲線如圖：47相位裕度與負(fù)載電容的關(guān)系曲線仿真3、點(diǎn)擊Parametric

23、5 運(yùn)放直流仿真示例目標(biāo)：仿真輸出電壓與輸入電壓的變化曲線方法：采用直流仿真（dc）仿真參數(shù)設(shè)置 1、在仿真電路圖中將信號(hào)源的輸入 電壓定義為變量Vin 2、在仿真環(huán)境界面中選擇Variables -Copy From Cellview,將電路中設(shè) 置的變量集中在Design Variables欄中， 初始化Vin和Cload變量， 其中Vin=0 V，Cload=5p F 485 運(yùn)放直流仿真示例目標(biāo)：仿真輸出電壓與輸入電壓的變化曲線43、設(shè)置dc仿真，其中Sweep Variable選擇Design Variable，在Variable Name中填寫Vin，Sweep Range選擇St

24、art-Stop，Vin 的掃描范圍為-1m V1m V493、設(shè)置dc仿真，其中Sweep Variable選擇Des4、仿真結(jié)果（橫坐標(biāo)為輸入電壓，縱坐標(biāo)為輸出電壓）如圖我們可以看出：運(yùn)放的輸出擺幅大約為-2.55V2.55V504、仿真結(jié)果（橫坐標(biāo)為輸入電壓，縱坐標(biāo)為輸出電壓）506、瞬態(tài)仿真示例目標(biāo)：通過仿真得到運(yùn)放的擺率方法：運(yùn)用瞬態(tài)仿真，輸入信號(hào)設(shè)置為電壓脈沖，觀察輸出電壓的變化情況參數(shù)設(shè)置： 輸入信號(hào)源采用analoglib中的脈沖發(fā)生器vpwl，輸入電壓初始值為0 V，在10n s10.1n s跳變到4V Tran仿真時(shí)間為100n s 在電路圖中選擇輸出變量，Outputs-

25、 To Be Plotted- Select On Schematic，在這里我們選擇輸入脈沖以及輸出電壓516、瞬態(tài)仿真示例目標(biāo)：通過仿真得到運(yùn)放的擺率51仿真結(jié)果如圖我們可以計(jì)算得到：運(yùn)放擺率SR=117 V/us52仿真結(jié)果52附：Hspice 簡(jiǎn)介Avant!StartHspice（現(xiàn)在屬于Synopsys公司）是IC設(shè)計(jì)中最常使用的電路仿真工具，是目前業(yè)界使用最為廣泛的IC設(shè)計(jì)工具，甚至可以說是事實(shí)上的標(biāo)準(zhǔn)。教材計(jì)算：采用Level 2的MOS Model Foundry： Level 49和Mos 9、EKV等因此設(shè)計(jì)者除利用Level 2的Model進(jìn)行電路的估算以外，還一定要使

26、用電路仿真軟件Hspice、Spectre等進(jìn)行仿真，以便得到更精確的結(jié)果。 53附：Hspice 簡(jiǎn)介Avant!StartHspice（Hspice的使用使用Hspice需要有hspice file （*.sp），它的來源主要有以下兩種方式： （一） 自己寫 （二）由Cadence中的schematic文件得到54Hspice的使用使用Hspice需要有hspice fil*.sp文件的生成（1）創(chuàng)建需要進(jìn)行仿真的電路，設(shè)定好各項(xiàng)參數(shù)，包括激勵(lì)源的設(shè)置。55*.sp文件的生成（1）創(chuàng)建需要進(jìn)行仿真的電路，設(shè)定好各項(xiàng)參*.sp文件的生成（2）選擇Simulate/Directory/Host

27、菜單仿真器選擇hspiceS選擇Model Path菜單設(shè)置庫(kù)的路徑56*.sp文件的生成（2）選擇Simulate/Directo*.sp文件的生成（3）選擇Analyses菜單下的choose項(xiàng)選擇仿真類型（tran）Simulation- Netlist -Create FinalFile-Save As,輸入存放的全路徑57*.sp文件的生成（3）選擇Analyses菜單下的choo運(yùn)行Hspice由于工作站版的Hspice沒有l(wèi)icense不能用，因此采用單機(jī)版的Hspice。版本是2002.2.258運(yùn)行Hspice由于工作站版的Hspice沒有l(wèi)icense修改*.sp文件在進(jìn)行

28、Hspice仿真之前，還要對(duì)剛剛生成的*.sp文件進(jìn)行修改，如圖所示，添加hspice的庫(kù)文件和仿真精度（tt ff ss fs sf）注意：庫(kù)文件的具體路徑要寫對(duì)，而且要是Hspice的庫(kù)POST 必須加上59修改*.sp文件在進(jìn)行Hspice仿真之前，還要對(duì)剛剛生成的用Hspice進(jìn)行仿真仿真查看錯(cuò)誤信息波形查看器60用Hspice進(jìn)行仿真仿真查看錯(cuò)誤信息波形查看器60AvanWaves波形觀察器61AvanWaves波形觀察器61AvanWaves波形觀察器62AvanWaves波形觀察器62Spectre Verilog 數(shù)?；旌戏抡鍼ush the limit of system p

29、erformance Reduce parasitic Reduce I/O driving loads Exploit design space between blocksPush the limit of power dissipation Reduce parasitic loads Reduce I/O driving currentsReduce the system sizeWhy Mixed-Signal Simulation?63Spectre Verilog 數(shù)模混合仿真Push thSystem in the Real World64System in the Real

30、World64Mostly Applied Method of Mixed-Signal Design系統(tǒng)分成若干個(gè)芯片，每個(gè)芯片分開設(shè)計(jì)，再經(jīng)電路板整合。65Mostly Applied Method of MixeIntegratedMixed-Signal Design66IntegratedMixed-Signal DesignCommercially Available SimulationEnvironmentsCadence ADE：VHDL/Verilog, Verilog-A, Spectre AMS：VHDL/Verilog, Verilog-A, VHDL/Verilog

31、-AMS, Spice, SpectreMentor Graphic ADVance MS (ModelSim + Eldo)：C, VHDL/Verilog, Verilog-A, VHDL/Verilog-AMS, SpiceSynopsys Timemill：Transistor level Star-Sim：Transistor level VCS + NanoSim：C, VHDL/Verilog, Verilog-A, SpiceDolphin Integration SMASH：ABCD, VHDL/Verilog, VHDL/Verilog-AMS, Spice67Commer

32、cially Available SimulatMixed-Signal Simulator 的基本結(jié)構(gòu)以模擬電路仿真器為核心 在處理數(shù)模混合電路時(shí)將數(shù)字部分等效為相應(yīng)的簡(jiǎn)化的模擬電路、或采 用解析函數(shù)來表示邏輯模塊的行為，然后對(duì)整個(gè)系統(tǒng)采用模擬電路的方法 進(jìn)行模擬。 優(yōu)點(diǎn)：模擬結(jié)果精確、能處理的電路規(guī)模比較大，模擬速度也有顯著提高。 缺點(diǎn)：比邏輯模擬器還是慢很多。同時(shí)包含模擬和數(shù)字兩個(gè)仿真核 處理速度快，能處理的電路規(guī)模極大，但需要解決模擬仿真核和數(shù)字仿真 核之間的通信問題；另外，由于數(shù)字邏輯仿真器和模擬仿真器的輸入、輸 出數(shù)據(jù)是不一樣的，還必須在模擬仿真核和數(shù)字仿真核之間實(shí)現(xiàn)模擬信號(hào) 和數(shù)

33、字信號(hào)的相互轉(zhuǎn)換。68Mixed-Signal Simulator 的基本結(jié)構(gòu)以模Creating Analog BlockCreate the schematic view of analog block, and create a symbol view for cell use69Creating Analog BlockCreate thCreating Digital Block70Creating Digital Block70Create digital block symbolUse Add-Pin/Add-Shape to create digital block symbo

34、lThe pin name clkin and clkout must be the same as verilog text71Create digital block symbolUseCreating a Mixed-Signal Schematic72Creating a Mixed-Signal SchemaCreate Config View for SimulationThe mixed-signal simulation hierarchy is controlled by Hierarchy-Editor which must be defined with config v

35、iewcell name is top circuit name for simulationview name will be set as configUse Create New File to create a new config view with Hierarchy-Editor73Create Config View for SimulatSet New Configuration1.Choose Use Template sample information2.Choose spetreVerilog1233. Change the view name to schemati

36、c for simulation 4. Click OK74Set New Configuration1.Choose Open the Schematic Version of Config ViewOpen the schematic version of the config view of mix from the Library manager75Open the Schematic Version of Set Block Partition開啟hierarchy editor設(shè)定所使用的cell view顯示所使用的cell view 及其顏色設(shè)定Schematic editor

37、 中的Hierarchy-Editor 及Mixed-Signal 兩項(xiàng)Menu是由菜單Tools-Mixed Signal Opts.而產(chǎn)生的76Set Block Partition開啟hierarchySet Block Partition(cont.)77Set Block Partition(cont.)77Check Block PartitionChange analog & digital stop views to match the stop views in your hierarchy editor (as below)78Check Block PartitionCh

38、ange anCheck Partition Results設(shè)定顯示的顏色及項(xiàng)目顯示所有模塊劃分的結(jié)果顯示模擬電路模塊顯示數(shù)字電路模塊顯示混合信號(hào)電路模塊顯示無法規(guī)類的電路模塊清除所有顯示內(nèi)容79Check Partition Results設(shè)定顯示的顏色Partition RequirementThe design must contain at least one analog component.The design must contain at least one digital component.There must be with at least one interface net.Analog stimuli defined in the analog stimuli file cannot be used to drive digital net.Digital stimuli defined in the digital stimuli file can not be used to drive analog net.Any interface net must be identified before netlisting.80Partition Requ