計(jì)算機(jī)組成原理知識(shí)點(diǎn)

1、.第一課時(shí)1令為操作碼和地址碼作指了操作類型址碼明了對(duì)哪兩個(gè)數(shù)進(jìn)展操作。 2、CPU 的時(shí)鐘頻率也即是 CPU 的頻。3 計(jì)機(jī)系統(tǒng)構(gòu)造：概念性構(gòu)造功能特性。是指硬件子系統(tǒng)的概念性構(gòu)造和功能特性。 由指令系統(tǒng)所規(guī)定的所有屬性，所以也稱指令集體系構(gòu)造。主要研究計(jì)算機(jī)系統(tǒng)軟件和硬件的功能分配，以及如何最正確地實(shí)現(xiàn)分配給硬件的功能。 例如：指令系統(tǒng)中是否包括乘法指令？4、計(jì)算機(jī)組織：也稱計(jì)算機(jī)組成：計(jì)算機(jī)主要部件的類型、數(shù)量方式控制方式和信息流動(dòng)方式以及 相互連接而構(gòu)成的而系統(tǒng)。主要研究數(shù)據(jù)和指令的組織，數(shù)據(jù)的存取、傳送和加工處理。數(shù)據(jù)流和指令流的控制方式 根本運(yùn)算的算法例如：如何實(shí)現(xiàn)乘法指令？5 計(jì)

2、機(jī)實(shí)現(xiàn)：計(jì)算機(jī)功能的物理實(shí)現(xiàn)。6、加法指令執(zhí)行速度因?yàn)榧臃ㄖ噶钅芊从吵顺冗\(yùn)算，而其他指令的執(zhí)行時(shí)間也大體與加法指令相當(dāng)。7、CPI執(zhí)行一條指令所需時(shí)鐘周期數(shù)，是主頻的倒數(shù)。8、等效指令速度法9 存器不僅能存放數(shù)據(jù)，而且能存放指令，兩者在形式上沒有區(qū)別，但計(jì)算機(jī)應(yīng)能區(qū)分 數(shù)據(jù)還是指令。10 有我們說某個(gè)特定的功能是由硬件實(shí)現(xiàn)的，但并不是說不要編寫程序，如乘法功能可 由乘法器這個(gè)硬件實(shí)現(xiàn)要啟這個(gè)硬乘器須先執(zhí)行程序中的乘法指令。 11 指譯碼器是譯指令的操作。而是在讀出之前就知道將要讀的信息是數(shù)據(jù)還是指令了12 在算機(jī)領(lǐng)域中，站在某類用戶的角度，如果感覺不到某個(gè)事物或?qū)傩缘拇嬖?，?“看不到某個(gè)事

3、物或?qū)傩?，那么稱為“對(duì) xxxx 用戶而言，某個(gè)事物或?qū)傩允峭该鞯摹?13 程控器是執(zhí)行指令的機(jī)器。14 機(jī)字定義為 CPU 中在同一時(shí)內(nèi)一次能夠處理的二進(jìn)制數(shù)的位數(shù)，實(shí)際上就 CPU 中據(jù)通路 的位數(shù)15 浮運(yùn)算器的數(shù)據(jù)通路要得多。16 所以一般把定點(diǎn)運(yùn)算器的數(shù)通路寬度定為機(jī)器字長(zhǎng)。因?yàn)闄C(jī)器字長(zhǎng)與內(nèi)存單元的地址 位數(shù)有關(guān)，而地址計(jì)算是在定點(diǎn)運(yùn)算器中進(jìn)展的。17、個(gè)字的寬度并不等于機(jī)器長(zhǎng)。在 80 x86 系中，一字的寬度為 16 位18存單指存儲(chǔ)器中具有一樣地址的假設(shè)干個(gè)存儲(chǔ)元或稱存儲(chǔ)元存儲(chǔ)基元、記憶單元構(gòu)成的 一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼，其寬度等于一個(gè)編址單位的長(zhǎng)度，可以 8 位16 位3

4、2 位等?，F(xiàn)在，大多數(shù)計(jì)算機(jī)是按字節(jié)編址的，即：每一個(gè)字節(jié) 位有一個(gè)地址，編址單 位就是一個(gè)字節(jié)，所以一個(gè)存儲(chǔ)單元的寬度位數(shù)8 位由此可見，一個(gè)數(shù)據(jù)如 位整數(shù)32 位點(diǎn)數(shù)或 64 位浮數(shù)等可能占多個(gè)存儲(chǔ)單元。一次從存儲(chǔ)器讀出或?qū)懭氲?信息也可能有多個(gè)存儲(chǔ)單元。.19“指令字長(zhǎng)：指指令的位數(shù)。有定長(zhǎng)指令字機(jī)器和不定長(zhǎng)指令字機(jī)器。定長(zhǎng)指令字機(jī)器中所有指令的 位數(shù)是一樣的，目前定長(zhǎng)指令字大多是 32 位令字。不定長(zhǎng)指令字機(jī)器的指令有長(zhǎng)有短， 但每條指令的長(zhǎng)度一般都是 8 的數(shù)所一指令字在存儲(chǔ)器中存放時(shí)能占用多個(gè) 存儲(chǔ)單元；從存儲(chǔ)器讀出并通過總線傳輸時(shí)，可能分屢次進(jìn)展，也可能一次讀多條指令。20 MA

5、R 為存儲(chǔ)器地址存放器：是主存和 CPU 之的口21 按節(jié)編址的，也即：每一個(gè)字節(jié)8 位有一個(gè)地址。編址單位就是一個(gè)字節(jié) 所以一個(gè)存儲(chǔ)單元的寬度位數(shù)是 8 位22 存元又叫存儲(chǔ)元，或存儲(chǔ)基元，記憶單元。23 二制并不符合人們的習(xí)慣，但是計(jì)算機(jī)內(nèi)部仍采用二進(jìn)制來(lái)表示信息的原因：是因 為二進(jìn)制有如下的優(yōu)點(diǎn)：0/1 兩狀易理實(shí)，算那簡(jiǎn)。作靠也即：；1+0=1,0+1=1 非像 C 語(yǔ)中的異或運(yùn)算符！計(jì)算機(jī)由邏輯電路組成的，邏輯電路通常只有兩個(gè)狀態(tài)，例如開關(guān)的接通與斷開，晶體 管的飽和與截止。電壓電平的高與低。簡(jiǎn)化運(yùn)算：二進(jìn)制運(yùn)算法那么簡(jiǎn)單：求積運(yùn)算法那么只有三個(gè)。也即 1*1=1 1*0=0 0*0

6、=0二進(jìn)制數(shù)的運(yùn)算：0-0=0；1-1=0 0-1=1 1-0=1邏輯運(yùn)算0|0=0 0|1=1 1|0=1 1|1=1算術(shù)運(yùn)算會(huì)發(fā)生進(jìn)位和借位，而邏輯運(yùn)算那么按位獨(dú)立進(jìn)展！ 除 2 取，直到商為 0，后倒排！十進(jìn)制小數(shù)化為二進(jìn)制小數(shù)。發(fā)：的制數(shù)有樣 處 178=1*101 ， 數(shù)中元也從 0 開場(chǎng)的規(guī)那么：乘 2 取，直到小數(shù)局部為 ，然后順排！為什么需要八進(jìn)制？因?yàn)槭褂?2 進(jìn)太長(zhǎng)了用進(jìn)制保持了二進(jìn)制數(shù)的表達(dá)特點(diǎn)。將 一 個(gè) 十 進(jìn) 制 的 多 位 數(shù) 化 為 二 進(jìn) 制 ， 如 果 需 要 計(jì) 算 屢 次 的 話 ， 可 以 先 轉(zhuǎn) 化 為 十 六 進(jìn) 制 ， 然 后 再 轉(zhuǎn) 化 為 二

7、 進(jìn) 制 ！ 同 樣 ， 如 果 一 個(gè) 二 進(jìn) 制 很 長(zhǎng) 的 話 ， 我 們 也 可 以 先 將 轉(zhuǎn) 化 為 進(jìn) 制 ， 然 后 再 轉(zhuǎn) 化 為 進(jìn) 制 ！原碼、反碼和補(bǔ)碼：一個(gè)整，按照絕對(duì)大小轉(zhuǎn)的二進(jìn)制數(shù)叫做原 。將二進(jìn)數(shù)按位取反所得的二進(jìn)制數(shù)稱為原二制數(shù)的反碼反碼加1，就是補(bǔ)。.矢量圖只記錄線段的兩端，所用的字節(jié)就少多了，但是格式不同，需要轉(zhuǎn)換！位圖。 聲音是一種連續(xù)變化的模擬量。對(duì)聲音信號(hào)按固定的時(shí)間進(jìn)展采樣。從而把它變成數(shù)字量。第三章：系統(tǒng)線CPU 能像訪問主存一樣訪問輸入輸出模塊！給出輸入輸模塊地址和控制信息。在某些情況下 I/O 模和主存之間可以直接交換數(shù)據(jù)DMA 控制器：要能

8、給出所訪問的主存單元的地址在某些情況下 I/O 模和主存之間可以直接交換數(shù)據(jù)I/O 模如 控器要能對(duì)主存給出/寫控制信息DMA 制器：直接存儲(chǔ)器訪問。輸入輸出模塊：有兩種數(shù)據(jù)，一種是內(nèi)部數(shù)據(jù)CPU 送的一種是外部數(shù)據(jù)盤 鼠標(biāo)送來(lái)的CPU 只能取指令，而不能送出指令！I/O 模將中斷請(qǐng)求信號(hào)送 CPU部件與部件之間的信息交換。我們把連接各部件的通路的集合稱為互連構(gòu)造連構(gòu)造有分散構(gòu)造和總線構(gòu)造.類分的線總.：部線指片部接元的線例 C片部在個(gè)存、 ALU、指令件各件間總相。：統(tǒng)線指接 C、儲(chǔ)和種I/O塊主部的線又板總或間線它括局總、理 主總、速I/O總線擴(kuò)I/O總等：通信總線：這類總線于主機(jī) I/O

9、設(shè)之間或算機(jī)系統(tǒng)之 的通信。地址總線地址線給出源數(shù)據(jù)或目的數(shù)據(jù)所在的主存單元或 I/O 端的地址。地址線的寬度反映最大的 尋址空間但也有些總線沒有獨(dú)的地址線址信息通過數(shù)據(jù)線來(lái)傳送種情況稱為 數(shù)據(jù)/址復(fù)用一條總線。時(shí)鐘：用于總線同步。復(fù)位：初始化所有設(shè)備?？偩€請(qǐng)求：說明發(fā)出該請(qǐng)求信號(hào)的設(shè)備要使用總線?？偩€允許：說明接收到該允許信號(hào)的設(shè)備可以使用總線。中斷答復(fù)：說明某個(gè)中斷請(qǐng)求已被承受。存儲(chǔ)器讀：從指定的主存單元中讀數(shù)據(jù)到數(shù)據(jù)總線上。存儲(chǔ)器寫：將數(shù)據(jù)總線上的數(shù)據(jù)寫到指定的主存單元中。I/O 讀從指定的 I/O 端口中讀數(shù)據(jù)到數(shù)據(jù)總線上。I/O 寫將數(shù)據(jù)總線上的數(shù)據(jù)寫到指定的 I/O 端口中。傳輸確

10、認(rèn)：表示數(shù)據(jù)已被接收或已被送到總線上。串行總線： 定義：數(shù)線按串進(jìn)傳，此需根數(shù)線 優(yōu)點(diǎn)：路錢，合遠(yuǎn)離據(jù)輸 用途：要于接速備但年出了高速行線如，可輸 媒信波特率：每秒鐘通過信道傳輸?shù)拇a元也稱碼元傳輸速率，單位為/秒b/s衡量并行總線速度的指標(biāo)是最大數(shù)據(jù)傳輸率或稱帶(MB/s)。突式據(jù)送式字字間串的但每字各位間是行?？偩€的特性：一、物理機(jī)械特性 1 連類型：纜式、主板式、底板式.2 連數(shù)量：串行和并行。二、電氣特性：總線的每一條信號(hào)線的信號(hào)傳遞方向、信號(hào)的有效電平范圍。信號(hào)方向：數(shù)據(jù)為雙向、地址為同向控制為異)三、功能特性：總線中每根傳輸線的功能。四時(shí)特性總線中任一根傳線在什么時(shí)間內(nèi)有效及每根線產(chǎn)

11、生的信號(hào)之間的時(shí)序 關(guān)系。1 總寬度：數(shù)據(jù)線的寬(8 位16 位32 位)2 信線類型：專用信號(hào)/復(fù)用信號(hào)線3 仲方法：集中式裁分式?jīng)Q4 定方式：同步通 /異步通信一個(gè)設(shè)備在使用總線同另一個(gè)設(shè)備通的過程中，是采 用同步傳輸?shù)姆绞?，還是異步傳輸?shù)姆绞健? 事類型：總線所支持的各種據(jù)傳輸類型和其他總線操作類型。6 總帶寬總寬度最大數(shù)據(jù)傳輸率)每秒鐘在總線上能傳輸?shù)淖畲笞止?jié)數(shù)。例：總線工作頻率為 33MHz總線寬度為 32 位那么總線帶寬為 132MB/s.為什么制定總線標(biāo)準(zhǔn)？便于機(jī)器的擴(kuò)大和新設(shè)備的添有總線標(biāo)準(zhǔn)，底板式總線和 I/O 總通常是 標(biāo)準(zhǔn)總線一、ISA 總，又叫 AT 總工業(yè)標(biāo)準(zhǔn)構(gòu)造(1

12、)支 64KI/O 地空間、 主地址空間的尋址，支持 15 級(jí)中斷、級(jí) DMA 通。 (3)支種總線事務(wù)類型：存儲(chǔ)器讀、存儲(chǔ)器寫I/O 讀I/O 寫、中斷響應(yīng)、 響應(yīng)、 存儲(chǔ)器刷新、總線仲裁。3是一種簡(jiǎn)單的多主控總線4數(shù)據(jù)線與地址線是別離的5時(shí)鐘頻率為，數(shù)據(jù)線寬為 16 位。最大數(shù)據(jù)傳輸率為 16MB/s二、總線1、地址線的寬度為 32 位所以尋址能力達(dá) 2即 或 DMA 控制器等這些主存控制設(shè) 簡(jiǎn)稱主控設(shè)備夠 4G 范圍的主存地址空間進(jìn)展訪問線與地址線也是別離的。 2、數(shù)據(jù)線寬度為 32 位總線頻 所最大數(shù)據(jù)傳率為 33MB/s三 PCIPeripheralponentInterconnec

13、t總線1、總線頻率 33MHz，據(jù)線寬度也為 32 位但是可以擴(kuò)大到 64 位。2支并發(fā)工PCI 提供數(shù)據(jù)緩,使總線獨(dú)立于 CPU系中高速設(shè)備掛接在 PCI 總線上，而低速設(shè)備仍然通過 、EISA 等些低速 總支持分為兩種： PCI 配的單處器系統(tǒng)總線構(gòu) 單總線造早期計(jì)算機(jī)采用的。CPU、主存與 I/O 模塊之間的傳送都通過一組總線進(jìn)展PDP-11 和 國(guó)產(chǎn) DJS183 機(jī)用該構(gòu)。所有傳送都共享一組總線，總線成為整個(gè)系統(tǒng)的瓶頸.性能下降的原因：1 總上連接的設(shè)備越多，傳輸遲就會(huì)越大。2 總上掛接大量高速設(shè)備后，一總線無(wú)法滿足系統(tǒng)要求。 雙總構(gòu)(a) 不分層次，多加一條 CPU 與存之間的總，

14、形成以主存儲(chǔ)器為中心的雙總線構(gòu)造也：統(tǒng)線主總(b) 將 I/O 從總線上別離出來(lái)由 IOP 理先單總線分成主存線 I/O 線 形成兩級(jí)雙總線構(gòu)造：輸入輸出處理器也：存線I/O 線 三總線造（a 不分層次：在以主存為中心的雙總線構(gòu)造中，將 I/O 和存從系統(tǒng)總線上別離開來(lái)，將原先的系統(tǒng)總線 分成主存總線和 I/O 總。而在主存和高速的磁盤等設(shè)備之間引入一個(gè)專門的 DMA 總， 形成三總線構(gòu)造。也：存線I/O 線 DMA 線b分層次：將 I/O 設(shè)備主存間的通信與處理器的活動(dòng)隔離開來(lái)。 CPU 和存之間的通信要通過 也即：局總CPU 和 cache主總存 cache擴(kuò)總接展線I/O 設(shè)和展線口局總

15、和存線通 cache 來(lái)聯(lián)的存線擴(kuò)總是過展線口聯(lián) 系。CPU 和存交信：么4總線構(gòu)造括 cache 橋連了三個(gè)總線部總線存總線和高速總線 而高速總線和擴(kuò)展總線是通過擴(kuò)展總線接口來(lái)連接的。也：部線主總高總和展線。.總線判優(yōu)制和總線通控制一總判控(總裁)：多設(shè)需使總線展信，用種略擇 個(gè)備用線二總通控總線定取了線制權(quán)設(shè)如控總進(jìn)總操？即 如定總事中每步時(shí)場(chǎng)何完？就總通信定問。 三如進(jìn)總判控？在線引一或個(gè)線控備、主設(shè)：發(fā)總請(qǐng)并制線如處器，些入出塊如 DMA 、從備只響從控備來(lái)總命如主、些入出塊利總裁決哪總主設(shè)將下得總使權(quán)只具總使權(quán)主設(shè)才控總。四如何展線裁？ 總裁決兩方：中和布集式將制輯在個(gè)門 總控器或線

16、決 中，過所的線求 集起利一特的決法展決分式?jīng)]專的線制，控邏分在個(gè)件設(shè)備。 總請(qǐng)求號(hào)總請(qǐng)線總許線總請(qǐng)信線用信線用如用據(jù)線展線求這情下總裁和 數(shù)傳不重進(jìn) 裁方案在下個(gè)素進(jìn)平等性.具高先級(jí)設(shè)應(yīng)先效。公性 即使是具最優(yōu)權(quán)設(shè)也能遠(yuǎn)不總使權(quán)。集式線優(yōu)制有下種菊鏈詢計(jì)器時(shí)詢獨(dú)請(qǐng)(1)菊鏈詢式根思：線有根用總控總忙、BR-線求、BG-線允。BG 從高先的備次最優(yōu)權(quán)設(shè)串相。果 BG 到達(dá)設(shè)有線求， 那 信就再往傳該備立線 BS 信，示已得總線用。 2計(jì)數(shù)器定查詢方根思：菊鏈詢一設(shè)地線少根線許 BG。線制件收 BR 送的線求號(hào)，在線被用BS=0的況，計(jì)器場(chǎng)數(shù)，將 值過備址線各備出當(dāng)個(gè)總請(qǐng)的備與數(shù)一致，設(shè) 備獲總

17、使權(quán)此終計(jì)查，時(shí)設(shè)建總忙 BS 信。注：計(jì)數(shù)的初始不一定！這是能證公的提！ 菊鏈詢計(jì)器時(shí)詢比菊鏈詢式優(yōu)：簡(jiǎn)，需根就按定先序?qū)嵖偛谩?擴(kuò)設(shè)。缺：不保公性即優(yōu)級(jí)求能遠(yuǎn)不允。電故敏，設(shè)故會(huì)響后設(shè)的作 花的使限了線度.計(jì)器時(shí)詢式優(yōu)：靈，備先通設(shè)不的數(shù)始來(lái)變?cè)O(shè)次值為 0那 么定假每初總剛得線用的備那是等的環(huán)先方 電故不菊鏈詢樣感缺：增一設(shè)線線備制輯復(fù)(需設(shè)號(hào)展碼擬)。獨(dú)請(qǐng)方根思：個(gè)備有對(duì)線求 BRi 和線允線 。各設(shè)獨(dú)請(qǐng)總， 當(dāng)個(gè)備求用線，通對(duì)的線求將求號(hào)送總控器總 控器有個(gè) 判優(yōu)路 ，根各個(gè)備優(yōu)級(jí)定擇個(gè)備用線控器 可給個(gè)求以定優(yōu)級(jí)也以置編的先。優(yōu)：響速快果可程總控器那優(yōu)級(jí)靈設(shè)。缺：制輯雜控線量。設(shè) n 表允掛的大備，么花方只兩裁線計(jì)數(shù)詢式 致用 log2n 根裁線而獨(dú)請(qǐng)方那需 2n 根決裁算：總控器的件現(xiàn)可用定并判算法平的環(huán)花 算、態(tài)先算：近少算、來(lái)效勞法等控總的用提定信、作令請(qǐng)/答復(fù)信等總完一傳，四階： 總線裁：定個(gè)控備用線 尋址階：控備出訪的存設(shè)的址，時(shí)出關(guān)令讀寫)， 動(dòng)設(shè) 數(shù)據(jù)傳階：、設(shè)間展據(jù)換 完畢階：關(guān)息總上銷讓總使權(quán)總通控的的