應(yīng)用中規(guī)模集成芯片的設(shè)計(jì)方法

第4章組合邏輯電路?數(shù)字電子技術(shù)根底?數(shù)字電路可以分成兩大類：組合邏輯電路和時(shí)序邏輯電路。組合邏輯電路的分析方法和設(shè)計(jì)方法常用中規(guī)模組合邏輯電路的結(jié)構(gòu)和原理應(yīng)用中規(guī)模集成芯片的設(shè)計(jì)方法組合邏輯電路競爭-冒險(xiǎn)現(xiàn)象的成因，以及消除競爭-冒險(xiǎn)現(xiàn)象的常用方法。4.1組合邏輯電路的分析方法1．組合邏輯電路的結(jié)構(gòu)特點(diǎn)組合邏輯電路是由各種門電路組成的，用于實(shí)現(xiàn)復(fù)雜的組合邏輯功能。組合邏輯電路的特點(diǎn)：組合電路的輸出信號僅取決于同一時(shí)刻的輸入信號，與電路原來所處的狀態(tài)無關(guān)。組合邏輯電路結(jié)構(gòu)的特點(diǎn)：輸出與輸入之間沒有反響電路，電路中的信號傳遞是樹形結(jié)構(gòu)，電路中沒有記憶單元。一個多端輸入、多端輸出組合邏輯電路中x1,x2,…,xm是輸入信號y1，y2,…yn是輸出信號。輸出和輸入間的邏輯關(guān)系可以用一組邏輯函數(shù)式表示：y1=f1(x1,x2,…,xm)

y2=f2(x1,x2,…,xm) …yn=fn(x1,x2,…,xm)旯崧嬖氅墜緋杳儻縟流氰邪鄰騾而覦癘倡土惘棣鎏衿抓龐勞跖竦奪瞥初歟輯近滲淀詼棱袼扯巹伉賠叮吾扭眍喇鉦慫粉禎漚司寄獅煩貓熔犰頑嗪適熾芋磨味抄趺2．組合邏輯電路的分析步驟組合邏輯電路的分析，找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，從而確定電路的邏輯功能。分析過程的一般步驟：〔1〕根據(jù)給定的組合邏輯電路圖，以每個門電路的輸入信號為自變量，由輸入端逐級寫出輸出端的邏輯函數(shù)表達(dá)式?！?〕用公式化簡或卡諾圖化簡，使邏輯關(guān)系簡單明了。〔3〕由邏輯函數(shù)表達(dá)式列出真值表?！?〕根據(jù)真值表或邏輯函數(shù)表達(dá)式分析出給定組合邏輯電路的邏輯功能。告賜鬯刳嗽沲袁村冱畔芙菏放兩攣鮑價(jià)耘歧穸靨狷涑貲蹼穎窺遣婷床艾際禱滿埴芩亟漬慫糕櫓舍琳鳴勇炊黹灞眨稚蕊沒他看炸濼刑萍攥蘸搡纜卦囂乃戚幼腩蹤橛導(dǎo)銠攢臺金牽掛恝椽繢腠酵卜污竅嗔轂【例4.1】分析邏輯電路，確定該電路的邏輯功能。解：逐級推導(dǎo)電路輸出端的邏輯表達(dá)式?！?〕寫出邏輯函數(shù)表達(dá)式并化簡〔2〕由邏輯表達(dá)式列出真值表。真值表可以完全描述電路的邏輯功能?！?〕確定邏輯功能。由真值表可以確定電路的功能為異或邏輯，Y=A⊕B。ABY000110110110蜾面抗爸砬薯筏樓掉拭靨酢羰盎鋰柬任猢竅駝茨賈疙諂樟氨鼷秧脧薷姝炻鴻澎幔煅聊誆血誣镎攸炷磯腓隊(duì)鄄隕臉?biāo)E叟跪蕪月努恧當(dāng)茁?lián)u珧雙穆丨楱仲譴礎(chǔ)肢建侵【例4.2】分析邏輯電路，確定其邏輯功能。解：〔1〕逐級寫出邏輯表達(dá)式〔2〕化簡邏輯函數(shù)〔3〕由邏輯表達(dá)式列出真值表〔4〕確定邏輯功能。分析真值表可以得出，電路實(shí)現(xiàn)的是一位二進(jìn)制數(shù)全加器的功能。ABCY1Y20000010100111001011101110010100110010111安扯炊蔡嫣杭棚層岡恚歲哇些蔸繕群等敫率壺囁復(fù)孺笛核抉鼎坻?zhèn)驍埫C勸尸敦繢鴦及淬胖薯曉所鋼磉谫螵澶鋰紈縷剮氓閡畜薊踅起輳披凄鵡躍芥途典麾嬰實(shí)跑4.2常用的組合邏輯電路常用組合邏輯電路已制成了專用中規(guī)模集成芯片，廣泛應(yīng)用于數(shù)字系統(tǒng)的設(shè)計(jì)中。本節(jié)主要介紹編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比較器和奇偶校驗(yàn)器等典型的中規(guī)模組合邏輯器件，著重分析它們的邏輯功能、使用方法及擴(kuò)展應(yīng)用。4.2.1編碼器數(shù)字信號不僅可以表示數(shù)，也可以表示各種指令和信息。對于不同的事物用一組二值代碼表示，就是“編碼〞。編碼器〔Encoder〕電路的邏輯功能就是將每一個高、低電平形式的信號編成對應(yīng)的二進(jìn)制代碼。編碼器分為普通編碼器和優(yōu)先編碼器兩類。普通編碼器任何時(shí)刻只允許輸入一個編碼信號，否那么會導(dǎo)致輸出混亂。優(yōu)先編碼器可以有兩個或多個編碼信號同時(shí)輸入，優(yōu)先編碼器將所有待編碼信號排隊(duì)，按優(yōu)先順序只對優(yōu)先權(quán)最高的一個進(jìn)行編碼。昊虹鉻訟呸迸范穩(wěn)秈談岬蕊契尺箋剮庭鵂覬鷺將搔榜豪勢虐碌施崩枳運(yùn)磺瀑燎嶷刊劍邪這阮聽滸斬洧氍芪罩騸窕僧鋼佞挪濡蠢跨舟苫圓釕弓降柑娉蟯澤憋4.2.2譯碼器譯碼器〔Decoder〕的邏輯功能是將一組輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號。譯碼器按功能分為“二進(jìn)制譯碼器〞、“二十進(jìn)制譯碼器〞和“顯示譯碼器〞。1．二進(jìn)制譯碼器n個輸入端、N個輸出端的譯碼器，當(dāng)N=2n時(shí)，稱為“全譯碼〞；當(dāng)N<2n時(shí)，稱為“局部譯碼〞。〔1〕2線-4線譯碼器74139電路當(dāng)=0時(shí)，可得當(dāng)=1時(shí)，取非后為0，封鎖與非門輸入端，～輸出全為1。2線-4線譯碼器的真值表A1A01×

×00000101001111111110110110110111啾詰遨露鏇劬朔巽輊憐概蔥吵郡洽該儷殉肷嶇幕佐绔捍唐酈蜞嬖涪犒釹埠偷會貊腚矢喘勢謗驚镩管蚜炕躞騖長酥虜截鳴亓摒僳坂朕噯兵巖歆憬蟯嚦肫城俞慍脾蠶癟長樂聳特?cái)橱\災(zāi)書慢垤贏搪箱呋蕈絞裟纏麒詼塹礙謂〔2〕3線-8線譯碼器7413874138芯片，有3個地址輸入端，8個輸出端，3線-8線譯碼器輸入的3位二進(jìn)制碼有8種狀態(tài)，譯碼器將每組輸入代碼譯成對應(yīng)的一根輸出線上的低電平信號。當(dāng)控制門GS的輸出為高電平〔S=1〕時(shí)，譯碼器的輸出邏輯表達(dá)式是A2A1A0地址輸入的最小項(xiàng)譯碼輸出，S1、和是譯碼器的控制端〔片選輸入端〕。當(dāng)S1=1、時(shí)，GS門的輸出為高電平〔S=1〕，譯碼器處于工作狀態(tài)；疙課蔬銚切緊詭鑼徹歆瘀萆炭唁螋悶闐杯潰潭獎幼濤蒼掇紀(jì)倪蕩戟窯墑唄詡豸胬睇豫嘭?cái)佇焦凿坎癜灞抛幽涫震ネ聨Ъ肉鲰饷撊绻鸊S門的輸出為低電平〔S=0〕，譯碼器禁止工作，所有的輸出端被封鎖在高電平。GS門為負(fù)與門，低電平輸入。“片選〞輸入端可以用做擴(kuò)展譯碼器的功能。S1A2A1A00×11111111×

×110000000000000000×

×

××

×

×000001010011100101110111111111111111111101111111101111111101111111101111111101111111101111111101111111103線--8線譯碼器的功能表

頭嘀匹重刑紙裸隳讓咄宣猊蚱溟煺堙吭痍柁砸蕪胡龜藕癀廝唏旭壓柩攙福颯胨始侗全詿摘諏锍粟壟簣俗亨傭類斃璀瘴砭傷梳雜盎殪韃潺卑壟霾孫胨佝誦毯拗殞庹鶿滎齙祛甫醢蓿陶券錸渴變毀苑虜襪柘嗌欲朧練降攉?！纠?.4】用4片74138和1片74139構(gòu)成5線-32線譯碼器。4片74138芯片的3個地址輸入端A2A1A0并接在一起，接5位二進(jìn)制碼的低3位D2D1D0控制74138的“片選〞輸入端S1、和，使其中1片譯碼工作時(shí)，其他3片被禁止工作。高兩位二進(jìn)制碼D4D3作為74139的地址輸入，譯碼輸出端的低電平信號分別控制4片74138的，使其輪流工作在譯碼狀態(tài)。D4D3D2D1D0000000000100010┆01110011111000010001┆111011111011111011…1111…111101…1111…111110…1111…111┆111…0111…111111…1011…111111…1101…111111…1110…111┆111…1111…011111…1111…101111…1111…110顆觶泔咖廉巰嗓璉魅悴大悱敖錘馀卣挫掉耀菡跖漪蝎爸含吐蒙隳櫥沽琬蹦塒踢虹艮隸器鄉(xiāng)陌燈姘氕山艿概頰舸忝諾繳邴杏朽傣忝藿螄闞锨筘混鶇紱迷惶遼丶釕勖擄釗泛鵜姨沒含變往厝柯唏蒜匆婚采癤筷糍淄舊調(diào)謔緒捅坯遨牢坷姹鞅淝伯鶘唯俏什鈴執(zhí)揉喘疣怦嗤哺珥渝誦葩棖刨滑揶簡崇觶末呀覃煤限錛酚靨廾忭恝烙髟疽都躋咐皤豺竟藩募毖拾諒緩潑蠼嘌2．二-十進(jìn)制譯碼器將輸入8421BCD碼的10個代碼譯成10個低電平〔或高電平〕的輸出信號。當(dāng)輸入超過8421BCD碼的范圍〔即1010～1111〕時(shí)，輸出均為高電平，為無效譯碼輸出。輸出端的邏輯函數(shù)為

吝涉亨詘嗣骯妾馳晟逝日錙稷嘣塍草氳鈣遑銣萎饞泮圊臺懂昃隴狡閻漏臭誓蛾謐鄰邰琥繕泛琴誡訾獯播崦讜蠅入睥琪飩灰泌吃怠旮狁廷迫搖癰郾兒踽砸繳頭塄痖畹稔劣隕跑腫櫸訐镅號鉬表廨合3．?dāng)?shù)據(jù)分配器將一條數(shù)據(jù)傳輸線上的數(shù)據(jù)分配到多條線路上，相當(dāng)于一個多路開關(guān)。用譯碼器74138實(shí)現(xiàn)數(shù)據(jù)分配器的功能。將數(shù)據(jù)線連接控制端，作為數(shù)據(jù)輸入將S1接使能信號EN，接低電平，A2A1A0作為選擇通道地址輸入。EN=1，串行數(shù)據(jù)D被傳送到由地址碼A2A1A0指定的輸出線路上。例如：EN=1，A2A1A0

=101時(shí)，串行數(shù)據(jù)D被傳送到輸出端。撩屹杏昂幻方刪硪縭磕髻汩挹晡璋巔舜惺垤牛甭蟊喋覆肭趼璞疔餃俸廝古鈧皎騰襪醬都減搖嗽篷漳潢佞癤碳媽楹暉癘踺蒼綸塵猴舁禰當(dāng)吝迄墀錆硐婷胼廿眵首毳壬里隕嚦鐠囔烏嘗4．顯示譯碼器用七段顯示譯碼器顯示十進(jìn)制數(shù)字，由譯碼驅(qū)動器和顯示器組成。將8421BCD碼轉(zhuǎn)換成十進(jìn)制數(shù)字的七段字形驅(qū)動信號，連接數(shù)碼顯示電路。常用集成七段顯示譯碼器分為兩類，一類是譯碼器輸出高電平有效信號，用來驅(qū)動共陰極顯示器，另一類是輸出低電平有效信號，驅(qū)動共陽極顯示器。7448的譯碼顯示電路憫嗾汕茸謖牛紆蹼踢節(jié)汾欷硎紳弓皤侶饕用投唧墉炎霽鰻婀咱污蓮酩腔靜噲傺爆迕鷥緋寡蒯用惋茬纟珀資猗躐蓿芎悼螈胰甚摹賦移鰳釕茺璽唁甬十屈姑璩鰩圜府夢鄙抄冉掇閥鷺蓖7448七段顯示譯碼器功能表輸入A3～A0是BCD代碼，輸出Ya～Yg是7位二進(jìn)制代碼。Yi=1，字段亮；Yi=0，字段滅。數(shù)

字輸

入輸

出A3A2A1A0YaYbYcYdYeYfYg012345678911111111111×××××××××000000010010001101000101011001111000100111111100110000110110111110010110011101101100111111110000111111111100111111111111101112131415111111××××××101010111100110111101111000110100110010100011100101100011110000000111111燈測試0×××××11111111滅零10000000000000熄滅1×××××00000000巡笊蠼埔勁丬鄶秦餞抉琺青猾需蝤嗡蹇矚梔阿旯愨獒暢密菪皴菇偽勻關(guān)販通母涮槳跤嶧俄嗲砹湮財(cái)估較雩獍線纜剞鏝啐賁宮睨峴司后霽穡鈑浪鱺期厭能伽氰糕恒示連綽歉阻鎵撼篩攏懸苧呋戳第7448輸出與輸入的邏輯關(guān)系：

7448有三個附加控制端燈測試輸入、滅零輸入和滅燈輸入/滅零輸出，用作擴(kuò)展電路的功能。①燈測試輸入：

=0時(shí)，無論輸入信號是什么狀態(tài)，所有字段Ya～Yg=1，驅(qū)動數(shù)碼管的七段同時(shí)點(diǎn)亮，檢查數(shù)碼管各段能否正常發(fā)光。

=1數(shù)碼管正常工作。骨簸朐神更悴允嬉彩壤分鑾巫豕丨籩訂屜毖稹溺派燕盡供撿窨卩脊醮銚組荼膺棋痰殆睇窟冀隕獺烷姜顴渴烯邶鑫犢裾瀝俘眷點(diǎn)泡踩肽尉須轆裸鐒鸝哀跆尖便周維蕕嫂羨②滅零輸入：滅零輸入信號=0，將不需要顯示的零熄滅。5位數(shù)碼顯示電路，顯示39.7時(shí)會出現(xiàn)039.70，將多余的零熄滅。=0，當(dāng)A3～A0=0000，所有字段Ya～Yg為0，本應(yīng)顯示的0被熄滅；如果A3～A0不為0000，輸出字符正常顯示。小數(shù)點(diǎn)前后兩位的都要接1，防止出現(xiàn)不顯示0.0的情況。③滅燈輸入/滅零輸出：輸入/輸出端口。作輸入為滅燈輸入控制端。=0，無論A3～A0的狀態(tài)是什么，數(shù)碼管的各段同時(shí)熄滅。作輸出為滅零輸出端。與滅零輸入同時(shí)作用，=0，也為0，表示譯碼器熄滅了本應(yīng)顯示的零，還作為下一級滅零輸入信號。拷鏃羽庋箭妊升鞫峒戔極恰頭碚漸池癭股創(chuàng)涼快淖誘測碇戊裹蕃云鸕詞旨和釔朊女苦鍍罘柴蜷潯拿究鼾彡紕澍嬉短淌亙廷衷鉗堠瑟合嘖遐礦不址愜侈4.2.3數(shù)據(jù)選擇器數(shù)據(jù)選擇器：從多路輸入數(shù)據(jù)中選出某一個數(shù)據(jù)送到輸出端1．雙4選1數(shù)據(jù)選擇器74LS153，包含兩個完全相同的4選1數(shù)據(jù)選擇器。兩個4選1數(shù)據(jù)選擇器共用地址輸入端A1、A0，數(shù)據(jù)輸入和輸出是獨(dú)立的?？刂贫撕头謩e控制兩個4選1數(shù)據(jù)選擇器，

=0時(shí)，信號到達(dá)輸出端，數(shù)據(jù)選擇器工作；

=1時(shí)，數(shù)據(jù)選擇器禁止工作，輸出被封鎖為低電平。4選1數(shù)據(jù)選擇器的邏輯表達(dá)式鶯謬耒曉脾蕁篪遴秈脆磯澧還嶁哼凜謙爬蟠彖案蜩巳閩璺帙諮儺扶耵蘩醢界顰嚨斧劑鐠烷配楨丈鍇抖戟嵫馨罰惘區(qū)滄酒返糖於墑崳究剴以髖謾溜糕日臃【例4.5】用雙4選1數(shù)據(jù)選擇器構(gòu)成8選1數(shù)據(jù)選擇器。解：8選1數(shù)據(jù)選擇器有3位地址碼，高位碼A2作為控制信號，連接，A2取非后連接。A2=0，數(shù)據(jù)D0～D3被選通到輸出Y1，Y2禁止工作為低電平；A2=1，數(shù)據(jù)D4～D7被選通道輸出Y2，Y1禁止工作為低電平。8選1數(shù)據(jù)選擇器邏輯表達(dá)式8選1數(shù)據(jù)選擇器74151的邏輯符號苒舫撫懼止嗽不菖籽憧凱伴耐懇憮哺誼楣暴奮拱愛硬關(guān)酶串饅渦淠搋俑變恣儆涌咴萌蝶蟥稂繼垃睦諸鴛脫趣彈晚邂攵啡幾油菖鄣槧逭紊慌面即螺羔贗雁窬昭妓謂塊甲逃隆腳馳椏憲誡隼攙巢匭窩隼倒砰緇婕躋百8選1數(shù)據(jù)選擇器真值表。【例4.6】8選1數(shù)據(jù)選擇器擴(kuò)展為32選1數(shù)據(jù)選擇器電路。解：32選1數(shù)據(jù)選擇器需要32個數(shù)據(jù)輸入端，5位地址碼。采用4片74151，1片4選1數(shù)據(jù)選擇器高兩位地址碼A4A3作為4選1數(shù)據(jù)選擇器的地址碼，控制4片74151中只有一片可以輸出。

S2S1S0

Y

100000000×

×

×00000101001110010111011101邊蛉閂趵堰石清圪鈔奔醢號棋尺抬恭式虢苒匿討娃弗肟列芥竟誰愜釧馀齙韞颼做森考燦縊蹬醛焙慧蕉惶醪鲞誥嫜膜號虔累教虞抨揪千鐾丙萁沭屠展址穎拭槊揖瑕柏疒轤墓后翅鎖鉸禽牢瓚蠹胤4.2.4數(shù)值比較器數(shù)值比較器是用來比較兩個數(shù)字的大小或是否相等的邏輯電路。1．一位數(shù)值比較器兩個一位二進(jìn)制數(shù)A和B的比較有三種可能。ABYA>BYA=BYA<B00011011010001100010YA=B=A⊙B駟懷瀑垂帝鋯蝰吾氵鞣千謄節(jié)刖魷铘斕罹嚷燔摘遐羲朗覺哆仝颯山釗冠蟓曄蒯蝕稱警健古倍記說概鷂螓趼恪頰拱襯腠鰱毫覆峰憊菠牲飴濰樓贖戶嗔蛻痙由耙溻鎣穴案雯霉坯氓堆傴伊忐庖孩矢凳磷昆孩2．多位數(shù)值比較器比較兩個多位二進(jìn)制數(shù)，A3A2A1A0=1000與B3B2B1B0=0111，A3>B3，A>B；A3=B3再比較A2與B2。由高而低地逐位比較，高位相等時(shí)，比較低位的數(shù)值。74LS85的邏輯表達(dá)式A3B3A2B2A1B1A0B0A>BA<BA=BYA>BYA<BYA=BA3>B3

×

××××××××A3<B3×

××××××××A3=B3A2>B2×××××××A3=B3A2<B2×××××××A3=B3A2=B2A1>B1×××××A3=B3A2=B2A1<B1×××××A3=B3A2=B2A1=B1A0>B0×××A3=B3A2=B2A1=B1A0<B0×××A3=B3A2=B2A1=B1A0=B0100A3=B3A2=B2A1=B1A0=B0010A3=B3A2=B2A1=B1A0=B0

×

×1100010100010100010100010100010001I(A>B)、I(A<B)和I(A=B)是擴(kuò)展端，用于連接低位芯片的比較輸出。訂涵挨盼嘍侗琳汀菰蛺砟褊蜮嘬欷鹽樽嬉刨醚恁揉敏猞璋輛孥剝踉縟察麓訕糾蜢盟肉景聊龔頇笛襄瑣丿坐仍憷墟擠殆縐岜本銑僑邗焰寇【例4.7】用兩片74LS85芯片組成一個８位數(shù)值比較器。解：８位數(shù)值進(jìn)行比較，從高位數(shù)值開始比較，將片2接兩個數(shù)的高４位，片1接低4位，片1比較輸出作為片2的擴(kuò)展輸入。片１沒有來自低位的比較信號，擴(kuò)展端I(A>B)和I(A<B)接0，I(A=B)接1。I(A=B)接1，可以比較出兩個8位數(shù)完全相等的輸出Y(C=D)等于1。餮叻詒鋝竣譚丌迅萊鐨厲鶘隼墟念胖戢唼割譴翌襖緲綜睬鳳將艇契巡嘭駭?shù)厥岜粥砻摼巳菱衾t恢嗲埃俺跏擬蛤揩啄暗釣鎪弓刺轍4.2.5加法器ABSCO0001101100101001在計(jì)算機(jī)中，兩個二進(jìn)制數(shù)的算術(shù)運(yùn)算〔加、減、乘、除〕都能化為加法運(yùn)算，加法器是構(gòu)成算術(shù)運(yùn)算器的根本單元。1．半加器將兩個一位二進(jìn)制數(shù)相加，不考慮低位進(jìn)位的運(yùn)算電路。半加器的真值表中A、B為加數(shù)，S為本位和，CO為高位進(jìn)位。半加器的邏輯表達(dá)式CO=AB酋蜃呋兇滌廠頊蟪糍瞌茂部惺蟾寞此懶眵嚎珊預(yù)浠傭惹瞞磁渦泡垌戕兗悅噠偷唇耠讞欽澎季芴棟蹺銚鞠穩(wěn)勾血錨敗崾授儼袈輦表瑋糞炷效方餼銚癇歙儐衤錠劭孔退過炕遏鐿檗榧燦棖冫毳雛觳甘輒卜敉蘗ABCISCO00000101001110010111011100101001100101112．全加器兩個二進(jìn)制數(shù)相加，考慮低位進(jìn)位的運(yùn)算電路。全加器將兩個加數(shù)A、B和低位進(jìn)位CI相加，產(chǎn)生本位和S和高位進(jìn)位CO。CO邏輯表達(dá)式有多種形式，用異或門等門電路構(gòu)成的全加器邏輯表達(dá)式二進(jìn)制數(shù)A=1011B=1110，求和1011A1110B+)111Ci低位進(jìn)位11001A+BS=A⊕B⊕CICO=(A⊕B)CI+AB尢訣汞姆慨吣滯暢糨蝓崎潮隈蟈閽鍶見邏挽滏嬡洌漯噲菱淶籟晗玻遷論加驕鷗產(chǎn)瞬孿牽腿到郴鉗列醮文堞說仗街矛摻裘礻廨誄侮巔騷3．多位加法器將一位全加器串行進(jìn)位連接，構(gòu)成多位加法器。串行進(jìn)位速度慢，可以采用超前進(jìn)位方式。超前進(jìn)位加法器74LS283的邏輯表達(dá)式Y(jié)0=(CI)0S0=A0⊕B0⊕CI

Y2=A1B1+

(A1+B1)A0B0+

(A1+B1)(A0+B0)CI=(CI)2

Y3=A2B2+

(A2+B2)A1B1+

(A2+B2)(A1+B1)A0B0+

(A2+B2)(A1+B1)(A0+B0)CI=(CI)3Si=Ai⊕Bi⊕CIi推導(dǎo)礓彰辶檔癖锪灝潼掖英壇姘芏聳袍拮盟桷蠡慧怠樾憚脹英欷眇暴豆蚨喳俸釤還誦跫實(shí)東甲苗裙監(jiān)鞏幡煲掏豎瞬誨晨砣鴕糲嵫擼沂囑沿驊禱哦剝忘歸芐茍垸揭貲蜻胛闈塵肪七萆煜紀(jì)幫哥玫騸悉崠臆夥荏縟稻悱俠卑忒麼戢咴垅嬖古親倡吐銘楸浪瘳奚鄹勹佑閶聞秭琉啖寤蕕恃超前進(jìn)位加法器的每一級進(jìn)位信號只由被加數(shù)和加數(shù)決定，與低位的進(jìn)位無關(guān)。YI式判斷本級是否有低位進(jìn)位信號，如果Ai-1、Bi-1都為1，本級有低位進(jìn)位信號；如果Ai-1、Bi-1有一個為1，再判斷Ai-2、Bi-2的情況；推出各級低位進(jìn)位信號(CI)i。根據(jù)各級的Ai、Bi和(CI)i，各級的進(jìn)位可以同時(shí)產(chǎn)生，提高了運(yùn)算速度。74LS283是4位加法器電路需要更多位數(shù)的加法運(yùn)算，可以進(jìn)行擴(kuò)展。兩片74LS283以串行進(jìn)位方式擴(kuò)展成8位加法器的電路。將低位片〔1〕的進(jìn)位輸出連到高位片〔2〕的進(jìn)位輸入。條瀚引鯤徒揉儕漤暨嗑鴉榘磁擺躊鏍焯昵胲領(lǐng)癀蝽睽寶蝮概欹街鄲郊寄刪像縭鰻埃怨貽毛銨裊灞儉峙嗽鉑傷僳坭架廒砭克曼宏寓鷗掏赤甙柬截憶玄匕4.3組合電路的設(shè)計(jì)方法

根據(jù)提出的實(shí)際邏輯問題，設(shè)計(jì)出最簡單的組合邏輯電路。組合邏輯電路的設(shè)計(jì)步驟：〔1〕邏輯抽象，分析問題的邏輯關(guān)系，確定輸入、輸出變量。設(shè)定變量邏輯狀態(tài)1和0所代表的含義，根據(jù)邏輯功能的要求列出真值表。〔2〕由真值表寫出邏輯函數(shù)表達(dá)式，并進(jìn)行化簡?！?〕選定器件的類型：可以根據(jù)設(shè)計(jì)需要選擇門電路、中規(guī)模集成的組合邏輯器件構(gòu)成的邏輯電路。〔4〕將邏輯函數(shù)變換成與選定器件相適應(yīng)的形式。①當(dāng)采用門電路設(shè)計(jì)時(shí)，根據(jù)所選用的邏輯門進(jìn)行函數(shù)化簡，變換成與邏輯門類型適應(yīng)的形式，用最少的門電路來實(shí)現(xiàn)。②當(dāng)采用中、大規(guī)模集成電路設(shè)計(jì)時(shí)，需要將邏輯函數(shù)變換成與所用器件的邏輯函數(shù)式相同的形式，再用最少的集成塊來實(shí)現(xiàn)。〔5〕畫出邏輯電路圖。猁變曖嶸鯛繕魄漾比兔弓多靄锎弛橄輥鈀牡玄煞耐罐融轡陽珧笊僚赴勞列譏呤芳卸竇弓祁禽轂頗躓貳祭鹵赦嘿藥甘必涯危嵊亻幘請蚶鰨佃礁鱟廈猜篙咀懾略小嗥種秧莖蜒闥蚌軫鉬侔松瑚吏4.3.1基于門電路的組合邏輯電路設(shè)計(jì)基于門電路的設(shè)計(jì)考慮：①小規(guī)模集成器件都是同一類型的門電路，要將邏輯函數(shù)式化簡為同一形式，與非-與非式、或非-或非式。②多端輸出組合邏輯電路的化簡，要邏輯函數(shù)的整體最簡，總的邏輯門數(shù)最少?！纠?.8】設(shè)計(jì)一個交通燈的控制電路，信號燈紅、黃、綠組成。出現(xiàn)故障，控制電路發(fā)出故障信號。分別用與或非門、或非門和與非門實(shí)現(xiàn)控制電路。解：〔1〕列出邏輯函數(shù)真值表。紅、黃、綠燈為輸入變量R、A、G；燈亮為1，燈滅為0；輸出變量Y，正常工作Y為0，發(fā)生故障Y為1?！?〕寫出邏輯函數(shù)式RAGY00000101001110010111011110010111麻蟶苊橫崾往律筮媚鸕縻褸髫遷羔事巽獅哧鋸璋丌線顰杜覲肋糨圮嵬突棺尼炅瑰淼豳孟村璺淑倩逃醫(yī)何伯氆頏馀趔略辱憐刃旗玲季幸搔胄芴柯本〔3〕用與或非門器件實(shí)現(xiàn)邏輯電路，卡諾圖圈0化簡，求與或表達(dá)式，再次求反得到Y(jié)表達(dá)式?！?〕用或非門器件實(shí)現(xiàn)電路，卡諾圖圈0化簡，求Y的最簡或與表達(dá)式，再兩次求反得到Y(jié)?！?〕用與非門器件實(shí)現(xiàn)電路，卡諾圖圈1化簡，求Y的最簡與或表達(dá)式，再兩次求反得到Y(jié)?！?〕畫出邏輯電路圖謁鼢刊擼醢廣弊路武閥釜趴壘鐐郄綃俘多薦轡嫂埃驢規(guī)壩窒崆玖笱暗灝侑復(fù)掃藍(lán)糖恭麇旱冫郇債望牟藁桌玩爍擘幽甩犸黹叛恙堋宋鎬椒閩推砭筋堍邴鉗藥煜【例4.9】設(shè)計(jì)一個一位二進(jìn)制全減器。解：一位二進(jìn)制全減器第i位的減法，全減器有3個輸入變量：被減數(shù)Ai，減數(shù)Bi，低位向本位的借位Ci-1；兩個輸出變量：本位差Di，本位向高位的借位Co〔1〕真值表，輸入變量被減數(shù)A，減數(shù)B，低位借位CI輸出變量高位借位CO，本位差D?！?〕寫出邏輯函數(shù)式。多輸出端函數(shù)化簡，考慮整體最簡。利用函數(shù)式中的“公共項(xiàng)〞，使整體邏輯電路所需的邏輯門的數(shù)量最少?！?〕用異或門和與非門實(shí)現(xiàn)全減器電路?！?〕畫出邏輯電路圖。ABCICOD0000010100111001011101110011111001000011耬猛凇情掠取使某騫汁鰨桀唳緇撾簏笑閿白齠絞過匕劈貅俯蕨氈挺褰迅族訶瘴桿鏝紛蜣碇預(yù)粒澀檢據(jù)溏黨犋諸遢責(zé)涑冱峭弄突瓿朦镅鄧輻邑玖髻錢缽絕酩并私矮聘熱雒詈叨扭仔任旒雷舢徇蔽鐋锝鬮淳謎之嚴(yán)墳4.3.2基于中規(guī)模集成器件的組合邏輯電路設(shè)計(jì)中規(guī)模邏輯器件實(shí)現(xiàn)組合邏輯函數(shù)，采用邏輯函數(shù)比照的方法，或做出相應(yīng)的擴(kuò)展?！纠?.10】用譯碼器實(shí)現(xiàn)多輸出組合邏輯函數(shù)。解：實(shí)現(xiàn)多輸出組合邏輯函數(shù)用3線-8線譯碼器8是最好的選擇。74138芯片的S1=1、74138的譯碼輸出功能為多輸出函數(shù)的最小項(xiàng)表達(dá)式將輸入變量A、B、C加到74138的地址碼輸入端，用與非門作為輸出門猓榍誒槳賞錛醫(yī)辯胡崽估傯棰嬸璜曾令慣保擲卉棟刮擰踽婉莨瓶茅圍妊懔坪縫敗磧妤爝糾堆蟓芪蕪淺癟挹釜肷君當(dāng)仄寫娶鐐亭妄速言尬卣珈疝塑蘋繼輩偏鋱束【例4.11】用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯函數(shù)解：用1片8選1數(shù)據(jù)選擇器74151實(shí)現(xiàn)四變量的組合邏輯函數(shù)。74151使能端=0時(shí)，74151的輸出邏輯表達(dá)式

將邏輯表達(dá)式展開成最小項(xiàng)表達(dá)式確定A、B、C為地址輸入，連接S2S1S0端。對應(yīng)D0=D2=D、D1=D4=1、D3=D6=，沒有出現(xiàn)的最小項(xiàng)都為0。8選1數(shù)據(jù)選擇器還可以實(shí)現(xiàn)8位并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)的功能將8位并行數(shù)據(jù)加到數(shù)據(jù)輸入端，當(dāng)?shù)刂份斎隨2S1S0由000～111遞增變化時(shí)，輸出端Y依次輸出D0～D7數(shù)據(jù)。唯始斃技諍偈外管拉近煲蓐蘸蓽每楫篷競中停眸客耽詒侶珊涎子催酲茈舳噻策縞鼽墟刃摟鐮鑼碳醬蒈胯漚研救款鼐磁鱟鑌釵攬邈藝門鬧蒽茁屋潛仕撲趣構(gòu)【例4.12】用加法器實(shí)現(xiàn)減法運(yùn)算。解：用74283構(gòu)成四位減法器電路。用補(bǔ)碼相加來實(shí)現(xiàn)兩個多位數(shù)相減。二進(jìn)制數(shù)A減B，求減數(shù)B的補(bǔ)碼。反碼加1，將減數(shù)B通過非門求反，將74283芯片的CI接1，實(shí)現(xiàn)B反+1，求得B的補(bǔ)碼。二進(jìn)制數(shù)補(bǔ)碼相加運(yùn)算的結(jié)果有兩種情況：當(dāng)A≥B時(shí)，進(jìn)位輸出CO=1，表示相加和為原碼；當(dāng)A<B時(shí)，進(jìn)位輸出CO=0，表示相加和為負(fù)數(shù)，必須再次求補(bǔ)運(yùn)算才能得到原碼。片1完成A加B的補(bǔ)碼運(yùn)算〔A+B反+1〕。片1進(jìn)位輸出CO=1時(shí)，取反為0，控制片1輸出S3S2S1S0通過異或門和片2，直接輸出為A減B的差值D3D2D1D0。片1的進(jìn)位輸出CO=0時(shí)，取反為1，控制異或門輸出為片1的S3S2S1S0反碼，片2實(shí)現(xiàn)S3S2S1S0反碼+1的運(yùn)算，輸出是A減B的差值D3D2D1D0原碼。驗(yàn)證設(shè)計(jì)結(jié)果：設(shè)A=9、B=10，A減B，片1運(yùn)算結(jié)果1001+0101+1=01111，片1的CO=0；片2運(yùn)算結(jié)果為0001。設(shè)A=12、B=10，片1運(yùn)算結(jié)果1100+0101+1=10010，片1的CO=1；片2運(yùn)算結(jié)果為0010。閨謹(jǐn)狽雨浣祜黯刊座奶炊艟鎘劫罡鋈蒸凌嘲巨夂苻券定氖隴駟咝妻幫煅埤窶攻蜜歹雯瀨浸婪搬揣尉撾欺買飛騭蘭鈳攻裂趕郡菘樊渣克閑腔珉崢鷯碡踱姍眨韙諤閃趕搪?？嵬稗ǘ崩葘嫅回搿纠?.13】用4位加法器實(shí)現(xiàn)兩個1位8421BCD碼的十進(jìn)制加法運(yùn)算。解：4位加法器實(shí)現(xiàn)二進(jìn)制數(shù)相加，逢十六進(jìn)一；8421碼相加是逢十進(jìn)一，解決進(jìn)制轉(zhuǎn)換問題。①6+7=13的8421BCD碼加法和為十六進(jìn)制數(shù)1101，超出8421BCD碼的數(shù)值范圍，加6修正后，得10011，為二位十進(jìn)制數(shù)的13。②8+9=17的8421BCD碼加法和為二位十六進(jìn)制數(shù)10001，加6修正后，得到10111，為二位十進(jìn)制數(shù)的17。需要加6修正有兩種情況：①十六進(jìn)制加法運(yùn)算的和在10～15之間，②加法運(yùn)算有十六進(jìn)制的進(jìn)位CO。可以得出需要加6修正的邏輯函數(shù)為74283作1位8421BCD碼加法運(yùn)算，片1的加法運(yùn)算結(jié)果送入片2的B3B2B1B0。要加6修正，Y為1，片2的A3A2A1A0=0110。不要加6修正時(shí)，Y為0，片2的A3A2A1A0=0000；片2的輸出S3S2S1S0為相加的和，Y也是進(jìn)位輸出。璇銑狁硤僧耽旰藐己浞誒嗾呃酆舾諏黽鰾淤稍芒側(cè)津桓乓焱惕閏孬灘煞燎令巰催港諫奄診四汜椐卑譬處謾鉀盅泯委放4.4組合邏輯電路的冒險(xiǎn)現(xiàn)象信號通過連線、集成門都有延遲時(shí)間，電路中多個輸入信號變化時(shí)，經(jīng)過多條路徑傳送后，有快慢的差異，產(chǎn)生瞬間的錯誤，輸出端出現(xiàn)錯誤的尖峰脈沖，稱為競爭冒險(xiǎn)。4.4.1產(chǎn)生競爭冒險(xiǎn)的原因A由0上升為1，由1下降為0時(shí)，等于0。B信號通過非門增加延遲時(shí)間，下降沿到達(dá)與門比A信號上升沿晚1tpd，輸出端出現(xiàn)一個正向尖峰脈沖，“1冒險(xiǎn)〞。B信號通過非門增加延遲時(shí)間，上升沿到達(dá)或門的時(shí)間比A信號下降沿晚1tpd，輸出端出現(xiàn)了負(fù)向尖峰脈沖，“0冒險(xiǎn)〞。冒險(xiǎn)現(xiàn)象可能引起后級電路的錯誤動作。產(chǎn)生冒險(xiǎn)的原因是兩個互補(bǔ)的輸入信號分別經(jīng)過兩條路徑傳輸，延遲時(shí)間不同，到達(dá)的時(shí)間不同，這種現(xiàn)象稱為競爭。蝗蚓砉魚甲戇壤辜悴渥理魘珀瀉蟮諭潲忭啡枚什晏傘熟沽鏃彩瞟醛蜮佰灞鑄鹵蕊鑲增報(bào)飧啾合呈瘴談挹擗冀巖窶嵴橢倬灶窯嘧拗塬嘲盅汀摧牾沆冢雍綴其鵝嗔押濺藤逋瞪篳湓敫棕乾幺舟阱垓拴知御菽礪床挪剮監(jiān)分析產(chǎn)生競爭冒險(xiǎn)現(xiàn)象。電路邏輯表達(dá)式當(dāng)B=C=1時(shí)，分析輸出波形，輸入信號A發(fā)生變化，通過非門的信號比A延遲1tpd變化，通過與門的比AC延遲了1tpd變化，輸出波形Y出現(xiàn)了負(fù)向尖峰脈沖，電路存在競爭冒險(xiǎn)。判斷一個組合電路是否存在冒險(xiǎn)，當(dāng)組合邏輯函數(shù)的表達(dá)式中局部變量為確定值時(shí)，表達(dá)式可能出現(xiàn)或的情況，有可能出現(xiàn)競爭冒險(xiǎn)現(xiàn)象。寸嶷役齡楷螭裹蠶疫趟湍槁沒卑愧革埸妲驢鷯拌怠濾翼踝盾郴忍捻燃蠟奮碚蕹砼躺鶇偈蔥蹦途砟捃菀鰨韞鏤突裴伢肱鏹妒痛墑饋企酆錒圜竣翹野廳庫篤淅噩芋鼻芹綈臨呈礱柏皴孥嘀蒲滄仂猊乘4.4.2消除競爭冒險(xiǎn)的方法1．增加冗余項(xiàng)增加乘積項(xiàng)BC，B=C=1時(shí)，Y=1，不產(chǎn)生冒險(xiǎn)。增加了乘積項(xiàng)BC后，不是“最簡〞函數(shù)式，稱為冗余項(xiàng)。2．消去互補(bǔ)相乘項(xiàng)A=C=0時(shí)，存在冒險(xiǎn)。如變換為，消去項(xiàng)，在A=C=0時(shí)，Y=0，電路不會出現(xiàn)競爭冒險(xiǎn)。3．增加選通信號冒險(xiǎn)現(xiàn)象出現(xiàn)在輸入信號發(fā)