數(shù)電課件-第六章

第六章時序邏輯電路

6.1概述一、時序邏輯電路的特點(diǎn)

1.電路結(jié)構(gòu)上①包含存儲電路和組合電路②存儲器狀態(tài)和輸入變量共同決定輸出

二、時序電路的功能描述方法2、功能上：任一時刻的輸出不僅取決于該時刻的輸入，還與電路原來的狀態(tài)有關(guān)。例：JK觸發(fā)器t1：J=0,K=1,Q=0t2:J=1,K=1,Q=16.1概述

可以用三個方程組來描述：6.1概述驅(qū)動方程：Z=G(X,Q)

三、時序電路的分類1.同步時序電路與異步時序電路同步：存儲電路中所有觸發(fā)器的時鐘使用統(tǒng)一的clk,狀態(tài)變化發(fā)生在同一時刻異步：沒有統(tǒng)一的clk,觸發(fā)器狀態(tài)的變化有先有后2.Mealy型和Moore型Mealy型：Moore型：6.1概述

6.2時序電路的分析方法6.2.1同步時序電路的分析方法分析：找出給定時序電路的邏輯功能即找出在輸入和CLK作用下，電路的次態(tài)和輸出。

6.2.1同步時序電路的分析方法

6.2.1同步時序電路的分析方法一般步驟：①從給定電路寫出存儲電路中每個觸發(fā)器的驅(qū)動方程（輸入的邏輯式），得到整個電路的驅(qū)動方程。②將驅(qū)動方程代入觸發(fā)器的特性方程，得到狀態(tài)方程。③從給定電路寫出輸出方程。

例：TTL電路6.2.1同步時序電路的分析方法

6.2.2時序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時序圖一、狀態(tài)轉(zhuǎn)換表1000111100001100111010101001000111001100100010100010000011110000070000110116010150001401103001020100100000

二、狀態(tài)轉(zhuǎn)換圖6.2.2時序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時序圖

三、狀態(tài)機(jī)流程圖（StateMachineChart）6.2.2時序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時序圖四、時序圖

例：6.2.2時序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時序圖

（4）列狀態(tài)轉(zhuǎn)換表：10/001/000/011/1100/111/010/001/00111001006.2.2時序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時序圖（5）狀態(tài)轉(zhuǎn)換圖

*6.2.3異步時序邏輯電路的分析方法各觸發(fā)器的時鐘不同時發(fā)生例：TTL電路

6.3

若干常用的時序邏輯電路一、寄存器①用于寄存一組二值代碼，N位寄存器由N個觸發(fā)器組成，可存放一組N位二值代碼。②只要求其中每個觸發(fā)器可置1，置0。例1：6.3.1寄存器和移位寄存器

例：用維-阻觸發(fā)器結(jié)構(gòu)的74HC1756.3.1寄存器和移位寄存器

二、移位寄存器（代碼在寄存器中左/右移動）具有存儲+移位功能6.3.1寄存器和移位寄存器

6.3.1寄存器和移位寄存器

器件實(shí)例：74LS194A，左/右移，并行輸入，保持，異步置零等功能6.3.1寄存器和移位寄存器

R’DS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入

6.3.1寄存器和移位寄存器

6.3.1寄存器和移位寄存器

6.3.2計(jì)數(shù)器用于計(jì)數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖等分類：按時鐘分，同步、異步；按計(jì)數(shù)過程中數(shù)字增減分，加、減和可逆；按計(jì)數(shù)器中的數(shù)字編碼分，二進(jìn)制、二-十進(jìn)制和循環(huán)碼…；按計(jì)數(shù)容量分，十進(jìn)制，六十進(jìn)制…。

一、同步計(jì)數(shù)器1.同步二進(jìn)制計(jì)數(shù)器①同步二進(jìn)制加法計(jì)數(shù)器6.3.2計(jì)數(shù)器

0000010010201003011041000510106110071111800006.3.2計(jì)數(shù)器

同步二進(jìn)制減法計(jì)數(shù)器0000011111211003101041000501106010070010800006.3.2計(jì)數(shù)器

2、同步十進(jìn)制加法計(jì)數(shù)器

基本原理：在四位二進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到1001時，則下一個CLK電路狀態(tài)回到0000。CLKQ3Q2Q1Q0000001000120010300114010050101601107011189101100000000106.3.2計(jì)數(shù)器

器件實(shí)例：741616.3.2計(jì)數(shù)器計(jì)數(shù)1111保持（C=0）0X11X保持（包括C）1011X預(yù)置數(shù)（同步）XX01置0（異步）XXX0X工作狀態(tài)ETEPDLRCLKD￠￠

74LS1606.3.2計(jì)數(shù)器

3、同步加減計(jì)數(shù)器加/減計(jì)數(shù)器加/減計(jì)數(shù)結(jié)果加/減計(jì)數(shù)器計(jì)數(shù)結(jié)果兩種解決方案6.3.2計(jì)數(shù)器

a.單時鐘方式74LS191（用T觸發(fā)器）6.3.2計(jì)數(shù)器減計(jì)數(shù)110加計(jì)數(shù)010預(yù)置數(shù)(異步)X0XX保持X11X工作狀態(tài)DUDLSCLKI￠￠￠

b.雙時鐘方式器件實(shí)例：74LS1936.3.2計(jì)數(shù)器

4、十進(jìn)制可逆計(jì)數(shù)器基本原理一致，電路只用到0000-1001的十個狀態(tài)實(shí)例器件單時鐘：74190,168雙時鐘：741926.3.2計(jì)數(shù)器

二、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法

用已有的N進(jìn)制芯片，組成M進(jìn)制計(jì)數(shù)器，是常用的方法。N進(jìn)制M進(jìn)制6.3.2計(jì)數(shù)器

1.N>M原理：計(jì)數(shù)循環(huán)過程中設(shè)法跳過N－M個狀態(tài)。具體方法：復(fù)位法置數(shù)法6.3.2計(jì)數(shù)器

例：將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器異步置零法6.3.2計(jì)數(shù)器計(jì)數(shù)1111保持（C=0）0X11X保持（包括C）1011X預(yù)置數(shù)（同步）XX01置0（異步）XXX0X工作狀態(tài)ETEPDLRCLKD￠￠

例：將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器6.3.2計(jì)數(shù)器

6.3.2計(jì)數(shù)器

置數(shù)法

(a)置入00006.3.2計(jì)數(shù)器

2.N<M①M(fèi)=N1×N2先用前面的方法分別接成N1和N2兩個計(jì)數(shù)器。6.3.2計(jì)數(shù)器

例：用74160接成一百進(jìn)制

00000010001020010030011040100050101060110070111081000091001110000006.3.2計(jì)數(shù)器計(jì)數(shù)1111保持（C=0）0X11X保持（包括C）1011X預(yù)置數(shù)（同步）XX01置0（異步）XXX0X工作狀態(tài)ETEPDLRCLKD￠￠

6.3.2計(jì)數(shù)器

例：用兩片74160接成一百進(jìn)制計(jì)數(shù)器串行進(jìn)位法a.串行進(jìn)位方式：低位片的進(jìn)位輸出作為高位片的CLK6.3.2計(jì)數(shù)器

6.3.2計(jì)數(shù)器

并行進(jìn)位法并行進(jìn)位方式：用同一個CLK，低位片的進(jìn)位輸出作為高位片的計(jì)數(shù)控制信號（如74160的EP和ET）6.3.2計(jì)數(shù)器

②M不可分解采用整體置零和整體置數(shù)法：先用兩片接成M’>M的計(jì)數(shù)器然后再采用置零或置數(shù)的方法6.3.2計(jì)數(shù)器

例：用74160接成二十九進(jìn)制

6.3.2計(jì)數(shù)器計(jì)數(shù)1111保持（C=0）0X11X保持（包括C）1011X預(yù)置數(shù)（同步）XX01置0（異步）XXX0X工作狀態(tài)ETEPDLRCLKD￠￠

整體置零（異步）整體置數(shù)（同步）6.3.2計(jì)數(shù)器

三、移位寄存器型計(jì)數(shù)器1.環(huán)形計(jì)數(shù)器6.3.2計(jì)數(shù)器

2.扭環(huán)形計(jì)數(shù)器6.3.2計(jì)數(shù)器

五.異步計(jì)數(shù)器1.二進(jìn)制計(jì)數(shù)器①異步二進(jìn)制加法計(jì)數(shù)器6.3.2計(jì)數(shù)器

器件實(shí)例：二－五－十進(jìn)制異步計(jì)數(shù)器74LS290

6.3.2計(jì)數(shù)器

四、計(jì)數(shù)器應(yīng)用實(shí)例例1：計(jì)數(shù)器+譯碼器→順序節(jié)拍脈沖發(fā)生器6.3.2計(jì)數(shù)器

例2：計(jì)數(shù)器+數(shù)據(jù)選擇器→序列脈沖發(fā)生器發(fā)生的序列：000101116.3.2計(jì)數(shù)器

6.4時序邏輯電路的設(shè)計(jì)方法6.4.1同步時序邏輯電路的設(shè)計(jì)方法設(shè)計(jì)的一般步驟一、邏輯抽象，求出狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.確定輸入/輸出變量、電路狀態(tài)數(shù)。2.定義輸入/輸出邏輯狀態(tài)以及每個電路狀態(tài)的含意，并對電路狀態(tài)進(jìn)行編號。3.按設(shè)計(jì)要求列出狀態(tài)轉(zhuǎn)換表，或畫出狀態(tài)轉(zhuǎn)換圖。二、狀態(tài)化簡若兩個狀態(tài)在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個次態(tài)，則稱為等價狀態(tài)；等價狀態(tài)可以合并。

三、狀態(tài)分配（編碼）1.確定觸發(fā)器數(shù)目。2.給每個狀態(tài)規(guī)定一個代碼。（通常編碼的取法、排列順序都依照一定的規(guī)律）四、選定觸發(fā)器類型求出狀態(tài)方程，驅(qū)動方程，輸出方程。五、畫出邏輯圖六、檢查自啟動6.4.1同步時序邏輯電路的設(shè)計(jì)方法

例：設(shè)計(jì)一個自動售飲料機(jī)的邏輯電路：它的投幣口每次只能投入一枚五角或一元的硬幣。投入一元五角錢硬幣后機(jī)器自動給出一杯飲料；投入兩元（兩枚一元）硬幣后，在給出飲料的同時找回一枚五角的硬幣。6.4.1同步時序邏輯電路的設(shè)計(jì)方法

（1）邏輯抽象，得出原始狀態(tài)轉(zhuǎn)換圖1）確定輸入、輸出變量設(shè)輸入變量A,B分別表示是否投入一枚5角硬幣和一枚1元硬幣。即：A=1表示投入1枚5角硬幣；A=0表示未投入1枚5角硬幣。B=1表示投入1枚1元硬幣；B=0表示未投入1枚1元硬幣。設(shè)輸出變量Y,Z分別表示是否給出一杯飲料以及同時找回一枚5角硬幣，即：Y=1表示給出一杯飲料；Y=0表示未給出一杯飲料。Z=1表示找回一枚5角硬幣；Z=0表示未找回一枚5角硬幣。6.4.1同步時序邏輯電路的設(shè)計(jì)方法

2）確定狀態(tài)數(shù)設(shè)未投幣的狀態(tài)為S0，投一枚五角硬幣后為S1，投入一枚一元硬幣后為S2。在S2狀態(tài)再投入五角硬幣后應(yīng)轉(zhuǎn)回S0狀態(tài)，Y=1，Z=0;再投入一元硬幣后應(yīng)轉(zhuǎn)回S0狀態(tài)同時找出一枚五角硬幣，Y=1，Z=1。所以狀態(tài)數(shù)為3足夠了。3）根據(jù)上述分析得到狀態(tài)圖如圖2-30所示：（2）狀態(tài)編碼由圖14可知，該電路有3個狀態(tài)，可以用兩位二進(jìn)制代碼組合，這里取00、01、10分別代表S0、S1、S2，編碼形式的狀態(tài)圖如圖2-31所示。6.4.1同步時序邏輯電路的設(shè)計(jì)方法

例：設(shè)計(jì)一個串行數(shù)據(jù)檢測器，要求在連續(xù)輸入三個或三個以上“1”時輸出為1，其余情況下輸出為0。一、抽象、畫出狀態(tài)轉(zhuǎn)換圖二、狀態(tài)化簡用X（1位）表示輸入數(shù)據(jù)用Y（1位）表示輸出（檢測結(jié)果）6.4.1同步時序邏輯電路的設(shè)計(jì)方法

三、狀態(tài)分配取n=2，令的00、01、10為則，6.4.1同步時序邏輯電路的設(shè)計(jì)方法

四、選用JK觸發(fā)器，求方程組五、畫邏輯圖6.4.1同步時序邏輯電路的設(shè)計(jì)方法

六、檢查電路能否自啟動將狀態(tài)“11”代入狀態(tài)方程和輸出方程，分別求X=0/1下的次態(tài)和現(xiàn)態(tài)下的輸出，得到：能自啟動6.4.1同步時序邏輯電路的設(shè)計(jì)方法