微處理器的結(jié)構(gòu)市公開課一等獎(jiǎng)省賽課獲獎(jiǎng)?wù)n件

1第二章

80X86微處理器結(jié)構(gòu)微處理器的結(jié)構(gòu)第1頁28086CPU結(jié)構(gòu)

8086CPU引腳及其功效

8086存放器組織

8086系統(tǒng)配置

8086CPU時(shí)序教學(xué)內(nèi)容

微處理器的結(jié)構(gòu)第2頁3重點(diǎn)和難點(diǎn)8086CPU內(nèi)部結(jié)構(gòu)8086CPU引腳及功效8086CPU存放器組織微處理器的結(jié)構(gòu)第3頁41.8086CPU結(jié)構(gòu)2.8086CPU引腳及其功效3.8086存放器組織4.8086系統(tǒng)配置5.8086CPU時(shí)序第二章80X86微處理器結(jié)構(gòu)微處理器的結(jié)構(gòu)第4頁51.8086CPU結(jié)構(gòu)1.1概述1.2CPU內(nèi)部結(jié)構(gòu)1.3存放器結(jié)構(gòu)微處理器的結(jié)構(gòu)第5頁61.1概述1.1.1因?yàn)橹圃旃に囋?，處理器結(jié)構(gòu)受限:微處理器的結(jié)構(gòu)第6頁71.1.216位微處理器基本結(jié)構(gòu)含有以下特點(diǎn)微處理器的結(jié)構(gòu)第7頁81.1.3Intel8086CPU微處理器的結(jié)構(gòu)第8頁91.8086CPU結(jié)構(gòu)1.1概述1.2CPU內(nèi)部結(jié)構(gòu)1.3存放器結(jié)構(gòu)微處理器的結(jié)構(gòu)第9頁101.2CPU內(nèi)部結(jié)構(gòu)微處理器的結(jié)構(gòu)第10頁11

8086CPU由兩部分組成：

(1)指令執(zhí)行部件(EU，ExecutionUnit)(2)總線接口部件(BIU，BusInterfaceUnit)微處理器的結(jié)構(gòu)第11頁12執(zhí)行部件（EU）執(zhí)行部件（EU）主要包含4個(gè)部件：算術(shù)邏輯運(yùn)算單元(ALU)標(biāo)志存放器FR、通用存放器組EU控制器其主要功效是：執(zhí)行指令微處理器的結(jié)構(gòu)第12頁13總線接口部件(BIU)4個(gè)部件組成20位物理地址加法器、專用存放器組段存放器：

CS,DS,ES,SS指令指針存放器：IP6個(gè)字節(jié)指令隊(duì)列總線控制電路微處理器的結(jié)構(gòu)第13頁14總線接口部件(BIU)（續(xù)1）其主要功效是：形成訪問存放器物理地址；訪問存放器并取指令暫存到指令隊(duì)列中等候執(zhí)行，訪問存放器或I／O端口,讀取操作數(shù)參加EU運(yùn)算或存放運(yùn)算結(jié)果等。微處理器的結(jié)構(gòu)第14頁158086BIU特點(diǎn)

①8086指令隊(duì)列分別為6/4個(gè)字節(jié)，在執(zhí)行指令同時(shí)，可從內(nèi)存中取出后續(xù)指令代碼，放在指令隊(duì)列中，能夠提升CPU工作效率。②地址加法器用來產(chǎn)生20位物理地址。8086可用20位地址尋址1M字節(jié)內(nèi)存空間，而CPU內(nèi)部存放器都是16位，所以需要由一個(gè)附加機(jī)構(gòu)來計(jì)算出20位物理地址，這個(gè)機(jī)構(gòu)就是20位地址加法器。微處理器的結(jié)構(gòu)第15頁16EU和BIU操作標(biāo)準(zhǔn)(1)每當(dāng)8086指令隊(duì)列中有兩個(gè)空字節(jié)(8088指令隊(duì)列中有1個(gè)空字節(jié)時(shí))，BIU就會自動把指令取到指令隊(duì)列中。其取指次序是按指令在程序中出現(xiàn)前后次序。(2)每當(dāng)EU準(zhǔn)備執(zhí)行一條指令時(shí)，它會從BIU部件指令隊(duì)列前部取出指令代碼，然后用幾個(gè)時(shí)鐘周期去執(zhí)行指令。假如必須訪問存放器或者I/O端口，EU就會請求BIU，進(jìn)入總線周期，完成訪問內(nèi)存或者I/O端口操作；①假如BIU處于空閑狀態(tài)，會馬上響應(yīng)EU總線請求。②假如BIU正將某個(gè)指令字節(jié)取到指令隊(duì)列中，則BIU將首先完成這個(gè)取指令總線周期，然后再去響應(yīng)EU發(fā)出訪問總線請求。微處理器的結(jié)構(gòu)第16頁17(3)當(dāng)指令隊(duì)列已滿，且EU又沒有總線訪問請求時(shí)，總線便進(jìn)入空閑狀態(tài)。(4)在執(zhí)行轉(zhuǎn)移指令、調(diào)用指令和返回指令時(shí)，執(zhí)行指令次序發(fā)生了改變，則指令隊(duì)列中已經(jīng)裝入字節(jié)被自動消除，BIU會接著往指令隊(duì)列裝入轉(zhuǎn)向另一程序段中指令代碼。BIU與EU是并行工作方式，改變了以往計(jì)算機(jī)：

取指令→譯碼→執(zhí)行指令串行工作方式，大大提升了工作效率，這正是8086取得成功原因之一。EU和BIU操作標(biāo)準(zhǔn)（續(xù)1）微處理器的結(jié)構(gòu)第17頁188086CPU與普通CPU區(qū)分普通CPU工作方式8086CPU工作方式取指執(zhí)指取指執(zhí)指取指執(zhí)指取指執(zhí)指取指執(zhí)指取指執(zhí)指微處理器的結(jié)構(gòu)第18頁198086和8088區(qū)分8086和8088CPU內(nèi)部基本相同，但它們外部性能是有區(qū)分。8086是16位數(shù)據(jù)總線，8088是8位數(shù)據(jù)總線，在處理16位數(shù)據(jù)字時(shí)，8088需要兩步操作，而8086只需要一步。8086和8088CPU內(nèi)部都采取16位字進(jìn)行操作及存放器尋址，二者軟件完全兼容，程序執(zhí)行也完全相同。然而，因?yàn)?088要比8086有較多外部存放操作，所以對于相同程序，它將執(zhí)行得較慢。兩種微處理器都采取相同40腳雙列直插式(DIP)封裝。微處理器的結(jié)構(gòu)第19頁208088內(nèi)部結(jié)構(gòu)1234內(nèi)部暫存器

IPESSSDSCS輸入/輸出控制電路外部總線執(zhí)行部分控制電路∑ALU標(biāo)志存放器AHALBHBLCHCLDHDLSPBPSIDI通用存放器地址加法器指令隊(duì)列執(zhí)行部件（EU)總線接口部件（BIU)16位20位8位8位8位微處理器的結(jié)構(gòu)第20頁218088指令執(zhí)行過程:(1)MOVAX,0064H(2)ADDAX,0100H(3)MOV[H],AX微處理器的結(jié)構(gòu)第21頁221.8086CPU結(jié)構(gòu)1.1概述1.2CPU內(nèi)部結(jié)構(gòu)1.3存放器結(jié)構(gòu)微處理器的結(jié)構(gòu)第22頁231.存放器作用：存放運(yùn)算過程中所需要操作數(shù)地址、操作數(shù)及中間結(jié)果。2.存放器特點(diǎn)：存取速度比存放器快。3.存放器分類：通用存放器組指針和變址存放器段存放器指令指針及標(biāo)志位存放器。微處理器的結(jié)構(gòu)第23頁24微處理器的結(jié)構(gòu)第24頁251.3.1通用存放器

均可作數(shù)據(jù)存放器，但每個(gè)存放器還有各自特殊使用。微處理器的結(jié)構(gòu)第25頁26AX（AccumulatorRegister）累加器普通用來存放參加運(yùn)算數(shù)據(jù)和結(jié)果，在乘、除法運(yùn)算、I/O操作、BCD數(shù)運(yùn)算中有不可替換作用。BX（BaseRegister）基址存放器除可作數(shù)據(jù)存放器外，還可放內(nèi)存邏輯偏移地址，而AX，CX，DX則不能。微處理器的結(jié)構(gòu)第26頁27CX（Counter）將它稱作計(jì)數(shù)存放器，是因?yàn)樗瓤勺鲾?shù)據(jù)存放器，又可在串指令和移位指令中作計(jì)數(shù)用。DX（DataRegister）

DX除可作通用數(shù)據(jù)存放器外，還在乘、除法運(yùn)算、帶符號數(shù)擴(kuò)展指令中有特殊用途。微處理器的結(jié)構(gòu)第27頁281.3.2指針和變址存放器微處理器的結(jié)構(gòu)第28頁29SI（SourceIndex）源變址存放器多用于存放內(nèi)存邏輯偏移地址，隱含邏輯段地址在DS存放器中，也可放數(shù)據(jù)。DI（DestinationIndex）目標(biāo)變址存放器多用于存放內(nèi)存邏輯偏移地址，隱含邏輯段地址在ES存放器中，也可放數(shù)據(jù)。微處理器的結(jié)構(gòu)第29頁30BP（BasePointer）基址指針用于存放內(nèi)存邏輯偏移地址，隱含邏輯段地址在SS存放器中。SP（StackPointer）堆棧指針用于存放棧頂邏輯偏移地址，隱含邏輯段地址在SS存放器中。微處理器的結(jié)構(gòu)第30頁31存放器特殊用途和隱含性質(zhì) （1）在某類指令中，一些通用存放器有指定特殊使用方法，編程時(shí)需遵照這些要求，將一些特殊數(shù)據(jù)放在特定存放器中，這么才能正確執(zhí)行這些指令。（2）在指令中沒有顯著標(biāo)出，而這些存放器參加操作，稱之為“隱含尋址”。采取“隱含”方式，能有效地縮短指令代碼長度。微處理器的結(jié)構(gòu)第31頁32微處理器的結(jié)構(gòu)第32頁331.3.3段存放器微處理器的結(jié)構(gòu)第33頁34CS（CodeSegment），代碼段存放器中存放程序代碼段起始地址高16位。DS（DataSegment），數(shù)據(jù)段存放器中存放數(shù)據(jù)段起始地址高16位。SS（StackSegment），堆棧段存放器中存放堆棧段起始地址高16位。ES（ExtendedSegment），擴(kuò)展段存放器中存放擴(kuò)展數(shù)據(jù)段起始地址高16位。物理地址形成：

16×段基址+段內(nèi)偏移地址微處理器的結(jié)構(gòu)第34頁351.3.4指令指針存放器IP用來存放將要執(zhí)行下一條指令在現(xiàn)行代碼段中偏移地址。微處理器的結(jié)構(gòu)第35頁361.3.5標(biāo)志存放器PSW①CF(CarrvFlag)：進(jìn)位標(biāo)志位最高位有進(jìn)位或借位時(shí)，CF＝1。②PF(ParityFlag)：奇偶校驗(yàn)標(biāo)志位此次運(yùn)算結(jié)果低8位中有偶數(shù)個(gè)“1”時(shí)，PF＝1；

有奇數(shù)個(gè)“1”時(shí)，PF＝0。微處理器的結(jié)構(gòu)第36頁37④ZF(ZeroFlag)：全零標(biāo)志位此次運(yùn)算結(jié)果為0時(shí)，ZF＝1，不然ZF＝0。⑤SF(SignFlag)：符號標(biāo)志位此次運(yùn)算結(jié)果最高位為1時(shí)，SF＝1，不然SF＝0。即反應(yīng)了此次運(yùn)算結(jié)果是正還是負(fù)。⑥OF(OverflowFlag)：溢出標(biāo)志位此次運(yùn)算過程中產(chǎn)生溢出時(shí)，OF＝1。對帶符號數(shù)，字節(jié)運(yùn)算結(jié)果范圍為-128~+127，字運(yùn)算結(jié)果范圍為-32768~+32767，超出此范圍為溢出。微處理器的結(jié)構(gòu)第37頁38⑦TF(TrapFlag)：單步標(biāo)志位調(diào)試程序時(shí)，可設(shè)置單步工作方式

TF＝1時(shí)，則每執(zhí)行完一條指令，就自動產(chǎn)生一次內(nèi)部中止，使用戶能逐條跟蹤程序進(jìn)行調(diào)試。⑧IF(InterruptFlag)：中止標(biāo)志位

IF＝1時(shí)，允許CPU響應(yīng)可屏蔽中止；當(dāng)IF＝0時(shí)，即使外部設(shè)備有中止申請，CPU也不響應(yīng)。微處理器的結(jié)構(gòu)第38頁39⑨DF(DirectionFlag)：方向標(biāo)志位控制串操作指令中地址指針改變方向，若在串操作指令中，DF＝0，地址指針自動增量，即由低地址向高地址進(jìn)行串操作；若DF＝1，地址指針自動減量，即由高地址向低地址進(jìn)行串操作。由STD指令可使DF標(biāo)志位置“1”，由CLD指令可使標(biāo)志位置“0”。微處理器的結(jié)構(gòu)第39頁401.8086CPU結(jié)構(gòu)2.8086CPU引腳及其功效3.8086存放器組織4.8086系統(tǒng)配置5.8086CPU時(shí)序第二章80X86微處理器結(jié)構(gòu)微處理器的結(jié)構(gòu)第40頁412.28086CPU引腳及其功效2.2.1概述2.2.28086/8088CPU在最小模式中引腳2.2.38086/8088CPU在最大模式中引腳2.2.48086/8088區(qū)分微處理器的結(jié)構(gòu)第41頁421.8086／8088CPU芯片：包含16條數(shù)據(jù)線、20條地址線（低16位和數(shù)據(jù)線復(fù)用）、17根控制線、電源和地線。封裝：雙列直插式。2.8086／8088工作模式：

最小模式（單機(jī)系統(tǒng)）：系統(tǒng)中所需要控制信號全部由8086直接提供；最大模式（多處理機(jī)系統(tǒng)）：系統(tǒng)中所需要控制信號由總線控制器8288提供。24~31腳8條引腳在兩種工作模式中含有不一樣功效。微處理器的結(jié)構(gòu)第42頁438086CPU引腳8088CPU引腳微處理器的結(jié)構(gòu)第43頁442.28086CPU引腳及其功效2.2.1概述2.2.28086/8088CPU在最小模式中引腳2.2.38086/8088CPU在最大模式中引腳2.2.4兩種模式區(qū)分微處理器的結(jié)構(gòu)第44頁45微處理器的結(jié)構(gòu)第45頁46微處理器的結(jié)構(gòu)第46頁47微處理器的結(jié)構(gòu)第47頁48時(shí)序圖微處理器的結(jié)構(gòu)第48頁49微處理器的結(jié)構(gòu)第49頁50微處理器的結(jié)構(gòu)第50頁51微處理器的結(jié)構(gòu)第51頁52微處理器的結(jié)構(gòu)第52頁53微處理器的結(jié)構(gòu)第53頁54微處理器的結(jié)構(gòu)第54頁55微處理器的結(jié)構(gòu)第55頁56微處理器的結(jié)構(gòu)第56頁57微處理器的結(jié)構(gòu)第57頁58微處理器的結(jié)構(gòu)第58頁59微處理器的結(jié)構(gòu)第59頁60微處理器的結(jié)構(gòu)第60頁61微處理器的結(jié)構(gòu)第61頁62微處理器的結(jié)構(gòu)第62頁63微處理器的結(jié)構(gòu)第63頁64微處理器的結(jié)構(gòu)第64頁65微處理器的結(jié)構(gòu)第65頁662.28086CPU引腳及其功效2.2.1概述2.2.28086/8088CPU在最小模式中引腳2.2.38086/8088CPU在最大模式中引腳2.2.48086/8088區(qū)分微處理器的結(jié)構(gòu)第66頁67微處理器的結(jié)構(gòu)第67頁68微處理器的結(jié)構(gòu)第68頁69微處理器的結(jié)構(gòu)第69頁70QS1QS0編碼含義00無操作01從隊(duì)列中取第一個(gè)字節(jié)10隊(duì)列已空11從隊(duì)列中取后續(xù)字節(jié)微處理器的結(jié)構(gòu)第70頁712.28086CPU引腳及其功效2.2.1概述2.2.28086/8088CPU在最小模式中引腳2.2.38086/8088CPU在最大模式中引腳2.2.48086/8088區(qū)分微處理器的結(jié)構(gòu)第71頁72【主要區(qū)分】:8088CPU內(nèi)部數(shù)據(jù)總線寬度是16位，外部數(shù)據(jù)總線寬度是8位，

8088CPU為準(zhǔn)16位微處理器。微處理器的結(jié)構(gòu)第72頁73微處理器的結(jié)構(gòu)第73頁741.8086CPU結(jié)構(gòu)2.8086CPU引腳及其功效3.8086存放器組織4.8086系統(tǒng)配置5.8086CPU時(shí)序第二章80X86微處理器結(jié)構(gòu)微處理器的結(jié)構(gòu)第74頁753.8086存放器組織3.1存放器地址分段3.2存放器分體結(jié)構(gòu)3.3堆棧概念微處理器的結(jié)構(gòu)第75頁763.1存放器地址分段微處理器的結(jié)構(gòu)第76頁77微處理器的結(jié)構(gòu)第77頁78微處理器的結(jié)構(gòu)第78頁79微處理器的結(jié)構(gòu)第79頁80微處理器的結(jié)構(gòu)第80頁81微處理器的結(jié)構(gòu)第81頁82微處理器的結(jié)構(gòu)第82頁833.8086存放器組織3.1存放器地址分段3.2存放器分體結(jié)構(gòu)3.3堆棧概念微處理器的結(jié)構(gòu)第83頁843.2存放器分體結(jié)構(gòu)微處理器的結(jié)構(gòu)第84頁85微處理器的結(jié)構(gòu)第85頁86微處理器的結(jié)構(gòu)第86頁87微處理器的結(jié)構(gòu)第87頁88微處理器的結(jié)構(gòu)第88頁89微處理器的結(jié)構(gòu)第89頁90微處理器的結(jié)構(gòu)第90頁913.8086存放器組織3.1存放器地址分段3.2存放器分體結(jié)構(gòu)3.3堆棧概念微處理器的結(jié)構(gòu)第91頁923.3堆棧概念微處理器的結(jié)構(gòu)第92頁93微處理器的結(jié)構(gòu)第93頁94微處理器的結(jié)構(gòu)第94頁95微處理器的結(jié)構(gòu)第95頁96微處理器的結(jié)構(gòu)第96頁971.8086CPU結(jié)構(gòu)2.8086CPU引腳及其功效3.8086存放器組織4.8086系統(tǒng)配置5.8086CPU時(shí)序第二章80X86微處理器結(jié)構(gòu)微處理器的結(jié)構(gòu)第97頁984.8086系統(tǒng)配置4.1概述4.2最小模式系統(tǒng)4.3最大模式系統(tǒng)微處理器的結(jié)構(gòu)第98頁994.1概述1.系統(tǒng)配置方式：最小模式（CPU引腳MN／MX端接高電平+5V）最大模式（CPU引腳MN／MX端接高電平低電平）2.系統(tǒng)配置特點(diǎn)：最小模式為單機(jī)系統(tǒng)，控制信號由CPU提供；最大模式為多處理器/協(xié)處理器系統(tǒng)，控制信號由總線控制器8288提供。（慣用處理器有數(shù)值運(yùn)算協(xié)處理器8087，輸入/輸出處理器8089）3.CPU24～31引腳意義不一樣微處理器的結(jié)構(gòu)第99頁1004.8086系統(tǒng)配置4.1概述4.2最小模式系統(tǒng)4.3最大模式系統(tǒng)微處理器的結(jié)構(gòu)第100頁1014.2最小模式系統(tǒng)8086CPU存放器I/O接口芯片1片8284A，作為時(shí)鐘發(fā)生器3片8282／8283或74LS373，作為地址鎖存器2片8285／8287或74LS245，作為雙向數(shù)據(jù)總線收發(fā)器微處理器的結(jié)構(gòu)第101頁102微處理器的結(jié)構(gòu)第102頁1034.2.1地址鎖存器8282/8283微處理器的結(jié)構(gòu)第103頁1044.2.2雙向數(shù)據(jù)總線收發(fā)器8286/8287微處理器的結(jié)構(gòu)第104頁1054.2.3時(shí)鐘發(fā)生器8284微處理器的結(jié)構(gòu)第105頁1064.8086系統(tǒng)配置4.1概述4.2最小模式系統(tǒng)4.3最大模式系統(tǒng)微處理器的結(jié)構(gòu)第106頁1074.3最大模式系統(tǒng)CPU引腳MN/MX接地時(shí)，8086為最大模式系統(tǒng)。在最大模式系統(tǒng)中需要增加總線控制器8288和總線裁決器8289，以完成8086CPU為中心多處理器系統(tǒng)協(xié)調(diào)工作。CPU輸出狀態(tài)信號S2~S0同時(shí)送給8288和8289，由8288輸出原CPU全部控制信號：存放器讀/寫控制，I/O端口讀／寫控制，中止響應(yīng)信號等。8289來裁決總線使用權(quán)賦給哪個(gè)處理器，以實(shí)現(xiàn)多主控者對總線資源共享微處理器的結(jié)構(gòu)第107頁108微處理器的結(jié)構(gòu)第108頁1098088系統(tǒng)配置:微處理器的結(jié)構(gòu)第109頁110微處理器的結(jié)構(gòu)第110頁1111.8086CPU結(jié)構(gòu)2.8086CPU引腳及其功效3.8086存放器組織4.8086系統(tǒng)配置5.8086CPU時(shí)序第二章80X86微處理器結(jié)構(gòu)微處理器的結(jié)構(gòu)第111頁1125.8086CPU時(shí)序5.1概述5.2系統(tǒng)復(fù)位和開啟5.38086最小模式下總線操作5.48086最小模式下總線保持5.58088最小模式下是總線操作微處理器的結(jié)構(gòu)第112頁1135.1概述

相鄰兩個(gè)脈沖之間時(shí)間間隔，稱為一個(gè)時(shí)鐘周期，又稱T狀態(tài)（T周期）。1、T周期微處理器的結(jié)構(gòu)第113頁1142、總線周期執(zhí)行一個(gè)總線操作所需要時(shí)間稱為總線周期。一個(gè)基本總線周期通常包含4個(gè)T狀態(tài)，按時(shí)間先后次序分別稱為T1、T2、T3、T4微處理器的結(jié)構(gòu)第114頁115總線操作主要有存放器讀、I/O讀操作存放器寫、I/O寫操作中止響應(yīng)操作總線請求及響應(yīng)操作微處理器的結(jié)構(gòu)第115頁116

T1T2T3T4TiTi

T1T2T3TwTwTwT4TiTi

總線周期總線周期若干個(gè)1~2個(gè)基本總線周期由4個(gè)T狀態(tài)組成：T1、T2、T3、T4等候時(shí)鐘周期Tw，在總線周期T3和T4之間插入空閑時(shí)鐘周期Ti，在兩個(gè)總線周期之間插入微處理器的結(jié)構(gòu)第116頁1173、指令周期執(zhí)行一條指令所需要時(shí)間稱為指令周期。執(zhí)行一條指令時(shí)間:是取指令、執(zhí)行指令、取操作數(shù)、存放結(jié)果所需時(shí)間總和(用所需時(shí)鐘周期數(shù)表示)。不一樣指令執(zhí)行時(shí)間(即指令周期)是不一樣；同一類型指令，因?yàn)椴僮鲾?shù)不一樣，指令周期也不一樣。執(zhí)行指令過程中，需從存放器或I/O端口讀取或存放數(shù)據(jù)，故一個(gè)指令周期通常包含若干個(gè)總線周期。微處理器的結(jié)構(gòu)第117頁118例：MOVBX,AX ；2個(gè)T周期

MULBL ；70~77個(gè)T周期

MOV[BX],AX ；14個(gè)T周期描述總線操作微處理器時(shí)序有三級：指令周期總線周期時(shí)鐘周期微處理器的結(jié)構(gòu)第118頁1194.時(shí)序①為實(shí)現(xiàn)某個(gè)操作，芯片上引腳信號在時(shí)鐘信號統(tǒng)一控制下，按一定時(shí)間次序發(fā)出有效信號，這個(gè)時(shí)間次序就是時(shí)序。②描述某一操作過程中，芯片/總線上相關(guān)引腳信號隨時(shí)間發(fā)生改變關(guān)系圖，即時(shí)序圖。微處理器的結(jié)構(gòu)第119頁1208086CPU引腳8088CPU引腳微處理器的結(jié)構(gòu)第120頁1215.8086CPU時(shí)序5.1概述5.2系統(tǒng)復(fù)位和開啟5.38086最小模式下總線操作5.48086最小模式下總線保持5.58088最小模式下是總線操作微處理器的結(jié)構(gòu)第121頁1225.2系統(tǒng)復(fù)位和開啟8086／8088復(fù)位和開啟操作是在RESET引腳上加上觸發(fā)信號來執(zhí)行。微處理器的結(jié)構(gòu)第122頁1238086／8088要求復(fù)位信號(RESET)最少有4個(gè)時(shí)鐘周期高電平。復(fù)位時(shí)，CS和IP分別初始化為FFFFH和0000H。所以，8086／8088在復(fù)位之后從內(nèi)存FFFF0H處開始執(zhí)行指令。在FFFF0H處存放了一條無條件轉(zhuǎn)移指令，轉(zhuǎn)移到系統(tǒng)引導(dǎo)程序入口處，這么系統(tǒng)開啟后就自動進(jìn)入系統(tǒng)程序。復(fù)位信號RESET從高電平到低電平跳變會觸發(fā)CPU內(nèi)部一個(gè)復(fù)位邏輯電路，經(jīng)過7個(gè)時(shí)鐘周期之后，CPU就被開啟而恢復(fù)正常工作，即從FFFF0H處開始執(zhí)行程序。微處理器的結(jié)構(gòu)第123頁124當(dāng)RESET信號變成高電平時(shí)，8086/8088CPU結(jié)束現(xiàn)行操作，各個(gè)內(nèi)部存放器復(fù)位成初值:微處理器的結(jié)構(gòu)第124頁1255.8086CPU時(shí)序5.1概述5.2系統(tǒng)復(fù)位和開啟5.38086最小模式下總線操作5.48086最小模式下總線保持5.58088最小模式下是總線操作微處理器的結(jié)構(gòu)第125頁1265.38086最小模式下總線操作5.3.1讀總線周期5.3.2寫總線周期5.3.3總線空操作微處理器的結(jié)構(gòu)第126頁127微處理器的結(jié)構(gòu)第127頁1281.讀總線周期（T1狀態(tài)）5.3.1讀總線周期微處理器的結(jié)構(gòu)第128頁1292.讀總線周期（T2狀態(tài)）微處理器的結(jié)構(gòu)第129頁1303.讀總線周期（T3狀態(tài)）微處理器的結(jié)構(gòu)第130頁1314.讀總線周期（Tw和T4狀態(tài)）微處理器的結(jié)構(gòu)第131頁1325.3.1寫總線周期BHE輸出高為寫內(nèi)存低為寫I/OA15~A0S6~S3T4T3T2T1ALECLKA19/S6~A16/S3BHE/S7AD15~AD0數(shù)據(jù)輸入A19~A16M/IOWRTw(1~n)DT/RDEN微處理器的結(jié)構(gòu)第132頁133幾點(diǎn)不一樣之處（與讀總線周期）：①在T1狀態(tài)，DT/R信號為高電平，表示本總線周期為寫周期，即CPU將數(shù)據(jù)寫入存放單元或I/O端口。②在T2狀態(tài)，地址信號發(fā)出后，CPU馬上向地址/數(shù)據(jù)總線AD15~AD0發(fā)出數(shù)據(jù)，數(shù)據(jù)信號保持到T4狀態(tài)中間，使存放器或外設(shè)一旦準(zhǔn)備好即可從數(shù)據(jù)總線取走數(shù)據(jù)。③寫信號為WR(代替RD)，在T2狀態(tài)有效，維持到T4狀態(tài)，選通存放器或I/O端口寫入。微處理器的結(jié)構(gòu)第133頁1345.3.3總線空操作（1）在CPU和存放器或I/O接口之間傳輸數(shù)據(jù)時(shí)，CPU才執(zhí)行總線周期。當(dāng)CPU不執(zhí)行總線周期時(shí)(指令隊(duì)列6字節(jié)已裝滿，EU未申請?jiān)L問存放器)，總線接口部件不和總線打交道，就進(jìn)入了總線空閑周期Ti。空閑周期Ti，狀態(tài)信息S6~S3和前一個(gè)總線周期一樣，數(shù)據(jù)總線上信號不一樣，若前一個(gè)總線周期是讀周期，則AD15~AD0在Ti狀態(tài)處于高阻狀態(tài)，若前一個(gè)總線周期是寫周期，則AD15~AD0在Ti狀態(tài)繼續(xù)保持?jǐn)?shù)據(jù)有效。微處理器的結(jié)構(gòu)第134頁1355.3.3總線空操作（2）在空閑周期中，即使CPU對總線進(jìn)行空操作，但CPU內(nèi)部操作依然進(jìn)行。比如：

ALU