關(guān)于通過PCB分層堆疊設(shè)計控制EMI輻射一文的閱讀體會

關(guān)于“通過PCB分層堆疊設(shè)計控制EMI輻射”一文的閱讀體會看了這篇文章后，我的最大收獲是：1． IC的電源引腳應該通過離引腳最近的過孔和電源層連接。2． 如果要想減少電源引起的共模干擾，應該重視“背對背的電源和地平面設(shè)計”3． 多層PCB板各個相鄰疊層之間的厚度是不同的，我們必須重視這種不同。4． 高速信號所在的層必須緊鄰地層，兩層之間的距離必須是PCB疊層中厚度最小的。5． 如果用兩個地平面將一個高速信號平面夾起來，可以形成微帶線，從而改善EMI輻射，但缺點是會打亂正常的分層，或者以減少信號層的層數(shù)為代價。6． PCB板的層數(shù)增多，在厚度不變的情況下，除了可布線層增加以外，還會帶來層與層之間間距減少的好處，非常適合高速PCB板的設(shè)計。7． 不要吝嗇過孔。過孔可以在很大程度上改善單板的EMI特性。8． 請注意多層板布線時的“組”的概念，X、Y方向的信號應該在一個“組”內(nèi)完成布線。如果實在不行，可借助過孔改善。請看正文和我的閱讀體會：通過PCB分層堆疊設(shè)計控制EMI輻射作者：RickHartley高級PCB硬體工程師AppliedInnovationInc.解決EMI問題的辦法很多，現(xiàn)代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設(shè)計等。本文從最基本的PCB布板出發(fā)，討論PCB分層堆疊在控制EMI輻射中的作用和設(shè)計技巧。電源匯流排在IC的電源引腳附近合理地安置適當容量的電容，可使IC輸出電壓的跳變來得更快。然而，問題并非到此為止。由於電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅(qū)動IC輸出所需要的諧波功率。除此之外，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。我們應該怎麼解決這些問題？上面一段中提到的“由於電容呈有限頻率響應的特性，這使得電容無法在全頻帶上生成干凈地驅(qū)動IC輸出所需要的諧波功率”是指由于電容器受引線電感等的影響具有頻率特性，所以對于一個含有豐富高次諧波的方波而言，實際使用的電容器是不能完全等效為一個理想的電容的?！俺酥?，電源匯流排上形成的瞬態(tài)電壓在去耦路徑的電感兩端會形成電壓降，這些瞬態(tài)電壓就是主要的共模EMI干擾源。”這句話的意思是指電源層上由于流經(jīng)了含有豐富高次諧波頻率成分（如方波）的電流，那么電源就一定會受到該電流的影響。當然，使用一個頻率特性非常好的電容對電源進行濾波可以將這種影響降低到最低限。就我們電路板上的IC而言，IC周圍的電源層可以看成是優(yōu)良的高頻電容器，它可以收集為干凈輸出提供高頻能量的分立電容器所泄漏的那部份能量。此外，優(yōu)良的電源層的電感要小，從而電感所合成的瞬態(tài)信號也小，進而降低共模EMI。以上段落就是在說明：我們可以把一個多層PCB板上的電源和地平面之間形成的電容看作是一個性能優(yōu)良的平板電容器。當然，電源層到IC電源引腳的連線必須盡可能短，因為數(shù)位信號的上升沿越來越快，最好是直接連到IC電源引腳所在的焊盤上，這要另外討論。如果電源層到IC電源引腳的線不是足夠短，就會在IC的電源引腳和電源層之間引入寄生電感，最終導致IC的電源引腳處的電壓出現(xiàn)波動，從而引入共模EMI干擾。這一點在我們進行PCB設(shè)計時尤其要注意。為了控制共模EMI，電源層要有助於去耦和具有足夠低的電感，這個電源層必須是一個設(shè)計相當好的電源層的配對。有人可能會問，好到什麼程度才算好？問題的答案取決於電源的分層、層間的材料以及工作頻率(即IC上升時間的函數(shù))。通常，電源分層的間距是6mil，夾層是FR4材料，則每平方英寸電源層的等效電容約為75pF。顯然，層間距越小電容越大。上面這一段不難理解。就是我們在多層板設(shè)計中提到的“背對背的電源和地層”，這個背對背的電源和地層是出現(xiàn)在層間距最小的兩個平面之間的。這樣做的目的就是要“得到一個高頻、相對大容量的電源去耦電容”。上升時間為100到300ps的器件并不多，但是按照目前IC的發(fā)展速度，上升時間在100到300ps范圍的器件將占有很高的比例。對於100到300ps上升時間的電路，3mil層間距對大多數(shù)應用將不再適用。那時，有必要采用層間距小於1mil的分層技術(shù)，并用介電常數(shù)很高的材料代替FR4介電材料?，F(xiàn)在，陶瓷和加陶塑料可以滿足100到300ps上升時間電路的設(shè)計要求。由上面一段可以看出：電路板疊層之間產(chǎn)生的電容對一個高速電路系統(tǒng)的設(shè)計的影響。實際上電路層與層的厚度和分層情況對高速系統(tǒng)的影響不僅僅局限于電源平面和地平面之間，對信號平面也同樣適用。一個高速信號線的相鄰平面，我們希望有一個地平面構(gòu)成回路，在這種情況下，請注意這個地平面和這個高速信號線所在平面之間的距離是不是這個PCB板的最小疊層間距？因為我們知道一個PCB板各個相鄰層之間的厚度是不同的。盡管未來可能會采用新材料和新方法，但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4介電材料，通常足夠處理高端諧波并使瞬態(tài)信號足夠低，就是說，共模EMI可以降得很低。本文給出的PCB分層堆疊設(shè)計實例將假定層間距為3到6mil。電磁屏蔽從信號走線來看，好的分層策略應該是把所有的信號走線放在一層或若干層，這些層緊挨著電源層或接地層。對於電源，好的分層策略應該是電源層與接地層相鄰，且電源層與接地層的距離盡可能小，這就是我們所講的“分層＂策略。請看上一段所述的“分層”策略，高速信號層和電源層緊鄰的意義在于：“讓高速信號和與之相鄰的地平面之間形成半徑為無限大的同軸線，以最大程度的降低空間輻射”。PCB堆疊什麼樣的堆疊策略有助於屏蔽和抑制EMI？以下分層堆疊方案假定電源電流在單一層上流動，單電壓或多電壓分布在同一層的不同部份。多電源層的情形稍後討論。以下討論的是我們進行PCB設(shè)計時幾乎都要遇到的情況4層板4層板設(shè)計存在若干潛在問題。首先，傳統(tǒng)的厚度為62mil的四層板，即使信號層在外層，電源和接地層在內(nèi)層，電源層與接地層的間距仍然過大。如果成本要求是第一位的，可以考慮以下兩種傳統(tǒng)4層板的替代方案。這兩個方案都能改善EMI抑制的性能，但只適用於板上元件密度足夠低和元件周圍有足夠面積(放置所要求的電源覆銅層)的場合。第一種為首選方案，PCB的外層均為地層，中間兩層均為信號/電源層。信號層上的電源用寬線走線，這可使電源電流的路徑阻抗低，且信號微帶路徑的阻抗也低。從EMI控制的角度看，這是現(xiàn)有的最佳4層PCB結(jié)構(gòu)。第二種方案的外層走電源和地，中間兩層走信號。該方案相對傳統(tǒng)4層板來說，改進要小一些，層間阻抗和傳統(tǒng)的4層板一樣欠佳。如果要控制走線阻抗，上述堆疊方案都要非常小心地將走線布置在電源和接地鋪銅島的下邊。另外，電源或地層上的鋪銅島之間應盡可能地互連在一起，以確保DC和低頻的連接性。6層板如果4層板上的元件密度比較大，則最好采用6層板。但是，6層板設(shè)計中某些疊層方案對電磁場的屏蔽作用不夠好，對電源匯流排瞬態(tài)信號的降低作用甚微。下面討論兩個實例。第一例將電源和地分別放在第2和第5層，由於電源覆銅阻抗高，對控制共模EMI輻射非常不利。不過，從信號的阻抗控制觀點來看，這一方法卻是非常正確的。這種方式由于電源和地平面的距離較遠，沒有較好的去耦效果，但是阻抗控制較容易。一般似乎不大這么用。第二例將電源和地分別放在第3和第4層，這一設(shè)計解決了電源覆銅阻抗問題，由於第1層和第6層的電磁屏蔽性能差，差模EMI增加了。如果兩個外層上的信號線數(shù)量最少，走線長度很短(短於信號最高諧波波長的1/20)，則這種設(shè)計可以解決差模EMI問題。將外層上的無元件和無走線區(qū)域鋪銅填充并將覆銅區(qū)接地(每1/20波長為間隔)，則對差模EMI的抑制特別好。如前所述，要將鋪銅區(qū)與內(nèi)部接地層多點相聯(lián)。6層板第三層和第四層之間的疊層厚度是相鄰層中最大的。去耦效果也不好。但是上面兩個例子中都有4層信號線。在對成本要求很嚴格的控制時，可以考慮這些方式。但無疑會犧牲性能。通用高性能6層板設(shè)計一般將第1和第6層布為地層，第3和第4層走電源和地。由於在電源層和接地層之間是兩層居中的雙微帶信號線層，因而EMI抑制能力是優(yōu)異的。該設(shè)計的缺點在於走線層只有兩層。前面介紹過，如果外層走線短且在無走線區(qū)域鋪銅，則用傳統(tǒng)的6層板也可以實現(xiàn)相同的堆疊。由于是“兩地夾一信號”或“電源地夾一信號”，EMI抑制性能好，性價比很差。另一種6層板布局為信號、地、信號、電源、地、信號，這可實現(xiàn)高級信號完整性設(shè)計所需要的環(huán)境。信號層與接地層相鄰，電源層和接地層配對。顯然，不足之處是層的堆疊不平衡。注意文中的“可實現(xiàn)高級信號完整性設(shè)計所需要的環(huán)境”。說明這種方式性能非常好。其特點是“電源層和地線層之間的疊層厚度是最小的，信號線和相鄰的地平面之間的疊層厚度也是最小的。”另外請注意下文中的“填銅區(qū)必須接電源或接地，連接過孔之間的距離是1/20波長”說明在敷完銅后，我們應該用過孔將各個層的地連接起來。這一點在PCB設(shè)計時請注意。以上原則在8層和10層板分層堆疊設(shè)計時仍然成立。這通常會給加工制造帶來麻煩。解決問題的辦法是將第3層所有的空白區(qū)域填銅，填銅後如果第3層的覆銅密度接近於電源層或接地層，這塊板可以不嚴格地算作是結(jié)構(gòu)平衡的電路板。填銅區(qū)必須接電源或接地。連接過孔之間的距離仍然是1/20波長，不見得處處都要連接，但理想情況下應該連接。10層板由於多層板之間的絕緣隔離層非常薄，所以10或12層的電路板層與層之間的阻抗非常低，只要分層和堆疊不出問題，完全可望得到優(yōu)異的信號完整性。要按62mil厚度加工制造12層板，困難比較多，能夠加工12層板的制造商也不多。由於信號層和回路層之間總是隔有絕緣層，在10層板設(shè)計中分配中間6層來走信號線的方案并非最佳。另外，讓信號層與回路層相鄰很重要，即板布局為信號、地、信號、信號、電源、地、信號、信號、地、信號。信號層與地層間的疊層厚度都是最薄的。電源和地平面的距離也是最短的。第7層由于緊鄰與電源平面背對背設(shè)計的地平面，所以是最佳高速信號線布線平面。具有最好的性能。第4層由于距離地平面距離較遠，而離電源平面最近，而電源平面一般是分割的，所以是最差的布線層，不能用來布高速線。這一設(shè)計為信號電流及其回路電流提供了良好的通路。恰當?shù)牟季€策略是，第1層沿X方向走線，第3層沿Y方向走線，第4層沿X方向走線，以此類推。直觀地看走線，第1層1和第3層是一對分層組合，第4層和第7層是一對分層組合，第8層和第10層是最後一對分層組合。當需要改變走線方向時，第1層上的信號線應藉由“過孔＂到第3層以後再改變方向。實際上，也許并不總能這樣做，但作為設(shè)計概念還是要盡量遵守。1層、3層，由于緊鄰第二層地平面，所以信號的地回路是同一個平面，即第二層。因此為了使地平面的各個回路電流互相不干擾或使干擾減輕到最低，文章中提出了“一對分層組合交叉走線”的思想。所以布線時借由過孔換層時一定要注意這個問題。同樣，當信號的走線方向變化時，應該藉由過孔從第8層和第10層或從第4層到第7層。這樣布線可確保信號的前向通路和回路之間的耦合最緊。例如，如果信號在第1層上走線，回路在第2層且只在第2層上走線，那麼第1層上的信號即使是藉由“過孔＂轉(zhuǎn)到了第3層上，其回路仍在第2層，從而保持低電感、大電容的特性以及良好的電磁屏蔽性能。如果實際走線不是這樣，怎麼辦？比如第1層上的信號線經(jīng)由過孔到第10層，這時回路信號只好從第9層尋找接地平面，回路電流要找到最近的接地過孔(如電阻或電容等元件的接地引腳)。如果碰巧附近存在這樣的過孔，則真的走運。假如沒有這樣近的過孔可用，電感就會變大，電容要減小，EMI一定會增加。分析了如果不遵循這樣的換層思想可能會帶來的后果。當信號線必須經(jīng)由過孔離開現(xiàn)在的一對布線層到其他布線層時，應就近在過孔旁放置接地過孔，這樣可以使回路信號順利返回恰當?shù)慕拥貙?。對於?層和第7層分層組合，信號回路將從電源層或接地層(即第5層或第6層)返回，因為電源層和接地層之間的電容耦合良好，信號容易傳輸。如果前面的換層方式因條件不允許而不得不改變時，我們應該采取的措施。（打過孔）多電源層的設(shè)計如果同一電壓源的兩個電源層需要輸出大電流，則電路板應布成兩組電源層和接地層。在這種情況下，每對電源層和接地層之間都放置了絕緣層。這樣就得到我們期望的等分電流的兩對阻抗相等的電源匯流排。如果電源層的堆疊造成阻抗不相等，則分流就不均勻，瞬態(tài)電壓將大得多，并且EMI會急劇增加。如果電路板上存在多個數(shù)值不同的電源電壓，則相應地需要多個電源層，要牢記為不同的電源創(chuàng)建各自配對的電源層和接地層。在上述兩種情況下，確定配對電源層和接地層在電路板的位置時，切記制造商對平衡結(jié)構(gòu)的要求?？偨Y(jié)鑒於大多數(shù)工程師設(shè)計的電路板是厚度62mil、不帶盲孔或埋孔的傳統(tǒng)印制電路板，本文關(guān)於電路板分層和堆疊的討論都局限於此。厚度差別太大的電路板，本文推薦的分層方案