學(xué)習(xí)-電子系統(tǒng)設(shè)計(jì)eda講義

第3章

可編程邏輯器件的工作原理系統(tǒng)總體目標(biāo)HDL

編程（數(shù)電）應(yīng)用系統(tǒng)性能/算法分析DSP

實(shí)現(xiàn)PLD

實(shí)現(xiàn)ASIC

實(shí)現(xiàn)系統(tǒng)硬件系統(tǒng)DSP

編程算法（Algorithm）結(jié)構(gòu)（Architecture）實(shí)現(xiàn)（Implementation）PCB

設(shè)計(jì)架構(gòu)建立和分析（模電）集成電路的設(shè)計(jì)和制造非用戶定制IC用戶半定制IC用戶定制IC用戶全定制IC標(biāo)準(zhǔn)集成電路系列組態(tài)標(biāo)準(zhǔn)電路用戶可再構(gòu)造標(biāo)準(zhǔn)電路集成電路的分類(按制作方式)集成電路的分類(按集成度)小規(guī)模集成電路(SSI:Small

ScaleIntegratedCircuit):邏輯門10個以下或晶體管100以下;中規(guī)模集成電路(MSI:Medium):邏輯門

10～100個,晶體管100～1000個;大規(guī)模集成電路(LSI:Large):邏輯門100～1000個,晶體管103～104個;集成電路的分類(按集成度)超大規(guī)模集成電路(VLSI:Very

Large):邏輯門103～104個,晶體管104～105個;甚大規(guī)模集成電路(ULSI:UltraLarge):邏輯門105～106個,晶體管106～107個;巨大規(guī)模集成電路(GLSI:Giga

Large):邏輯門106個以上,晶體管107個以上。3.1概述3.1.1可編程邏輯器件的發(fā)展早期是只讀器：器（PROM）紫外線可擦除只讀電可擦除只讀器（EPROM）器（EEPROM）其后出現(xiàn)了結(jié)構(gòu)復(fù)雜一些的可編程邏輯器件（PLD：Programmable

Logic

Devices）可編程陣列邏輯PAL門（ProgrammableArray

Logic）通用陣列邏輯GAL門（Generic

ArrayLogic）20世紀(jì)80年代中期開始出現(xiàn)EPLD：Erasable

Programmable

LogicDevice(類似于PAL門的擴(kuò)展結(jié)構(gòu))1985年，

Xilinx公司推出第一個FPGAField

Programmable

Gate

Array目前最主要的可編程邏輯器件有：FPGA：現(xiàn)場可編程門陣列Field

Programmable

Gate

ArrayCPLD：復(fù)雜的可編程邏輯器件Complex

Programmable

Logic

Device現(xiàn)場可編程性所謂現(xiàn)場可編程性就是指用戶任何時候都可以通過電路板上的

電纜或硬件編程器來修改FPGA/CPLD的配置，以達(dá)到修改自己設(shè)計(jì)的目的。全定制IC

基于單元的IC

基于門陣列的IC高密度的PLD速度集成密度大批量的費(fèi)用小批量的費(fèi)用投放市場時間降低風(fēng)險未來的修改開發(fā)工具教學(xué)目標(biāo)幾種集成：性能好的性能比較：性能很好3.1.2

PLD廠商及其產(chǎn)品目前比較典型的器件有：Xilinx公司的FPGA/CPLD系列器件Altera公司的FPGA/CPLD系列器件TI公司的TPC系列Lattice公司的ispLSI系列3.1.2

PLD廠商及其產(chǎn)品Xilinx公司創(chuàng)新概念起始于1984年，目標(biāo)是要將

LSI/VLSI門陣列技術(shù)的高邏輯密度和通用性與用戶現(xiàn)場可編程部件的設(shè)計(jì)靈活、上市速度快及成品的有效性結(jié)合起來。1985年，Xilinx公司推出了世界上第一個FPGA器件。主要產(chǎn)品:XC3000,XC4000,XC5200,Virtex系列,Spartan系列等。組合邏輯實(shí)現(xiàn)方法PT-based:基于乘積項(xiàng)Product

Term-based

Building

BlockLUT-based:基于查找表Look-up

Table-based

Building

Block基于乘積項(xiàng)基于查找表Altera公司主要產(chǎn)品:MAX系列,FLEX系列,APEX系列,Stratix系列和Cyclone系列。MAX系列產(chǎn)品為CPLD結(jié)構(gòu)，編程信息以EEPROM方式保存。FLEX系列、

Cyclone系列產(chǎn)品為FPGA，通過

器單元陣列

編程信息。開發(fā)工具：Altera公司主要MAX+PLUS

ⅡQuartusSOPC

BuilderDSP

Builder3.1.3

FPGA和CPLD之間的差別IO

BC

L

BPIL

A

BP

IAL

A

BL

A

BL

A

BL

A

BL

A

BIO

BIO

BIO

BIO

BIO

BIO

BFPGACPLDFPGA與CPLD的不同點(diǎn)邏輯單元的粒度不一樣，設(shè)計(jì)靈活性不同；FPGA

的邏輯門密度比CPLD

高；連線結(jié)構(gòu)不同；時序延遲的特性不同；CPLD更適合于完成各類算法和組合邏輯，而FPGA更適合于完成時序較多的邏輯電路。3.1.4

FPGA/CPLD的優(yōu)點(diǎn)FPGA/CPLD

的集成度越來越大；研制開發(fā)費(fèi)用相對較低；可以反復(fù)編程、擦除和使用；設(shè)計(jì)周期短；3.1.5

FPGA/CPLD設(shè)計(jì)的一般流程系統(tǒng)輸入源代碼文件邏輯綜合網(wǎng)表文件前仿真設(shè)計(jì)輸入優(yōu)化布局布線后仿真配置文件系統(tǒng)輸入前仿真設(shè)計(jì)輸入優(yōu)化后仿真邏輯綜合布局布線編譯中的功能合并3.2

Xilinx

FPGA

結(jié)構(gòu)簡介以Xilinx公司的XC3000系列產(chǎn)品為例XC3000

FPGA結(jié)構(gòu)圖IO

B C

L

BPI可配置

器XC3000的結(jié)構(gòu)主要包括四個部分:可編程邏輯塊CLB（Configurable

Logic

Block）可編程輸入輸出模塊IOB（Input/Output

Block）可編程

連線PI（Programmable

Interconnect）可配置

器（SRAM陣列）兩個創(chuàng)新概念：一、具有邏輯單元陣列結(jié)構(gòu)LCA（LogicCellArray），因此具有門陣列及可編程的雙重特性；二、邏輯功能的實(shí)現(xiàn)是通過對可配置器的配置來完成的?？删幊踢壿媺KCLBCLB組合邏輯的三種結(jié)合方式可編程輸入輸出模塊IOB可編程連線PI3.3

Altera

產(chǎn)品結(jié)構(gòu)簡介以Altera公司的FLEX10K系列產(chǎn)品為例FLEX

10K結(jié)構(gòu)圖IO

E IO

EIO

E IO

EIO

E IO

EIO

E IO

EIO

E IO

EIO

E IO

EIO

E IO

EIO

E IO

EIO

E IO

EIO

E IO

EIO

E…IO

E…IO

E…IO

E…I/

O

單元（

IO

E

）列連線帶行連線帶邏輯陣列陣列塊（

E

A

B

）局部連線邏輯單元邏輯陣列塊1 IO

E81 IO

E8IO

E

18IO

E

18FLEX

10K系列器件主要由四部分組成陣列：由

陣列塊（EAB:Embedded

Array

Block）構(gòu)成邏輯陣列：由一系列的邏輯陣列塊（LA