VLSI系統(tǒng)導(dǎo)論：第十章 設(shè)計(jì)系統(tǒng)

第十章設(shè)計(jì)系統(tǒng)設(shè)計(jì)系統(tǒng)的組織設(shè)計(jì)流程與軟件的應(yīng)用1VLSI系統(tǒng)設(shè)計(jì)VLSI系統(tǒng)設(shè)計(jì)通常包括了兩個(gè)主要的設(shè)計(jì)層次：系統(tǒng)的硬件結(jié)構(gòu)設(shè)計(jì)和系統(tǒng)的版圖設(shè)計(jì)。系統(tǒng)的硬件結(jié)構(gòu)設(shè)計(jì)的目標(biāo)是邏輯和電路，設(shè)計(jì)的結(jié)果是硬件邏輯、電路結(jié)構(gòu)。系統(tǒng)設(shè)計(jì)通常從行為描述開始，到門級(jí)硬件結(jié)構(gòu)結(jié)束。這個(gè)過程又被稱為邏輯設(shè)計(jì)。系統(tǒng)的版圖設(shè)計(jì)是針對(duì)具體的硬件結(jié)構(gòu)，將硬件結(jié)構(gòu)轉(zhuǎn)換為兩維平面上的幾何圖形的設(shè)計(jì)過程。這個(gè)過程又被稱為物理設(shè)計(jì)。2EDAdesignflow3VLSI設(shè)計(jì)系統(tǒng)設(shè)計(jì)系統(tǒng)是VLSI的設(shè)計(jì)工具，它為設(shè)計(jì)優(yōu)秀的VLSI系統(tǒng)提供了強(qiáng)有力的設(shè)計(jì)手段。離開了設(shè)計(jì)系統(tǒng)，VLSI系統(tǒng)設(shè)計(jì)不可能實(shí)現(xiàn)。設(shè)計(jì)系統(tǒng)除了提供硬件結(jié)構(gòu)設(shè)計(jì)和版圖設(shè)計(jì)的工具外，還提供了仿真和檢查工具，以及其它輔助工具。4設(shè)計(jì)系統(tǒng)的組織

管理和支持軟件模塊數(shù)據(jù)庫應(yīng)用軟件5管理和支持軟件模塊管理和支持軟件模塊是一個(gè)“主程序”，它負(fù)責(zé)組織各軟件的運(yùn)行，管理數(shù)據(jù)庫，協(xié)調(diào)軟件與軟件、軟件與數(shù)據(jù)庫的數(shù)據(jù)傳輸與交換，它甚至還要負(fù)責(zé)新軟件、新數(shù)據(jù)庫的添加、管理與協(xié)調(diào)?？傊?，它是一個(gè)軟件與數(shù)據(jù)庫的組織者與管理者。6數(shù)據(jù)庫數(shù)據(jù)庫是一切設(shè)計(jì)的基礎(chǔ)，沒有它，各軟件就失去了操作的對(duì)象，設(shè)計(jì)也就無從談起。數(shù)據(jù)庫包括兩個(gè)主要部分：基本數(shù)據(jù)庫和新建數(shù)據(jù)庫?；緮?shù)據(jù)庫通常是隨設(shè)計(jì)系統(tǒng)一起引入的，某些基本數(shù)據(jù)庫的內(nèi)容可以修改，例如描述工藝規(guī)則參數(shù)的數(shù)據(jù)庫。新建數(shù)據(jù)庫則是由使用者根據(jù)設(shè)計(jì)需要添加的數(shù)據(jù)庫，它不斷被積累擴(kuò)充，它是基本數(shù)據(jù)庫的一種擴(kuò)展。7數(shù)據(jù)庫邏輯單元庫邏輯單元庫的內(nèi)容是各種邏輯單元的行為、符號(hào)，內(nèi)部連接與外部端口的描述，是邏輯描述的基礎(chǔ)。當(dāng)我們?cè)O(shè)計(jì)了新的邏輯單元模塊，并將它作為進(jìn)一步設(shè)計(jì)的基本模塊時(shí)，我們就對(duì)邏輯單元庫進(jìn)行了擴(kuò)展。8數(shù)據(jù)庫2.工藝文件庫工藝文件庫通常包括了兩方面的內(nèi)容：幾何設(shè)計(jì)規(guī)則和電學(xué)設(shè)計(jì)規(guī)則。任何VLSI系統(tǒng)的最終實(shí)現(xiàn)都必須經(jīng)過工藝過程。在設(shè)計(jì)中，幾何設(shè)計(jì)規(guī)則是版圖設(shè)計(jì)與檢查的依據(jù)，電學(xué)規(guī)則則是仿真分析的依據(jù)。在設(shè)計(jì)中，人們往往忽視了工藝數(shù)據(jù)庫的作用，因?yàn)槲覀兂３！翱床坏健惫に噷?duì)設(shè)計(jì)的影響。實(shí)際上，工藝數(shù)據(jù)庫的內(nèi)容和加工工藝是否一致，將直接影響到我們的仿真結(jié)果的真實(shí)性，影響到設(shè)計(jì)是否能在工藝線上實(shí)現(xiàn)的問題。9數(shù)據(jù)庫3.標(biāo)準(zhǔn)單元庫和積木單元庫是可選庫，如果采用標(biāo)準(zhǔn)單元實(shí)現(xiàn)設(shè)計(jì)則必須具備標(biāo)準(zhǔn)單元庫。標(biāo)準(zhǔn)單元庫通常有兩種類型：框加庫和完備庫?？蚣訋熘幻枋隽藰?biāo)準(zhǔn)單元的拓?fù)浣Y(jié)構(gòu)，即外框描述，并不具備具體的標(biāo)準(zhǔn)單元版圖內(nèi)容。版圖設(shè)計(jì)進(jìn)行到布局、布線結(jié)束，最后的版圖由提供標(biāo)準(zhǔn)單元的廠家生成。完備庫則包含了具體的標(biāo)準(zhǔn)單元版圖，這些版圖以CIF、GDSII等格式描述。標(biāo)準(zhǔn)單元庫的來源有二：自建和選購。所謂自建就是由設(shè)計(jì)者針對(duì)某條工藝線的具體設(shè)計(jì)規(guī)則設(shè)計(jì)單元庫的版圖并驗(yàn)證，選購則是選定具體的廠家的具體工藝線，購買該工藝線對(duì)應(yīng)的標(biāo)準(zhǔn)單元庫。積木單元庫的情況與標(biāo)準(zhǔn)單元庫的情況相同。10StandardCell11數(shù)據(jù)庫4.輸入輸出（I/O）單元庫這是一個(gè)基本庫，它的庫單元通常是標(biāo)準(zhǔn)單元形式，但它是獨(dú)立于標(biāo)準(zhǔn)單元庫而存在的。這是因?yàn)榧词箾]有標(biāo)準(zhǔn)單元庫，輸入輸出單元庫也必須存在。同樣的，隨著設(shè)計(jì)系統(tǒng)的使用，輸入輸出單元庫也會(huì)不斷地得到擴(kuò)充。12倒相輸出I/OPAD13應(yīng)用軟件

1.邏輯設(shè)計(jì)類軟件邏輯設(shè)計(jì)入口主要有兩種：從行為級(jí)或寄存器傳輸級(jí)進(jìn)入設(shè)計(jì)；從原始邏輯進(jìn)入設(shè)計(jì)。前者是從待設(shè)計(jì)系統(tǒng)的行為或信號(hào)的傳輸形式（數(shù)據(jù)流、控制流）開始設(shè)計(jì)，采用邏輯綜合軟件實(shí)現(xiàn)門級(jí)邏輯結(jié)構(gòu)。系統(tǒng)的行為和信號(hào)的傳輸形式的描述采用HDL，根據(jù)設(shè)計(jì)要求或已有的設(shè)計(jì)基礎(chǔ)，系統(tǒng)中的一部分描述也可以采用結(jié)構(gòu)描述。即HDL的三種描述形式（行為、信號(hào)傳輸和結(jié)構(gòu)描述）都可以作為邏輯綜合的輸入信息描述。從原始邏輯進(jìn)入設(shè)計(jì)也是一種最常見的設(shè)計(jì)入口形式。所謂原始邏輯是指已有的邏輯結(jié)構(gòu)，它通常是由中小規(guī)模集成電路“搭制”的分立系統(tǒng)，或以往綜合（或設(shè)計(jì)）得到的一些有用的模塊，用它作為系統(tǒng)設(shè)計(jì)的藍(lán)本，根據(jù)集成系統(tǒng)的特點(diǎn)進(jìn)行邏輯再設(shè)計(jì)。邏輯輸入接口軟件采用人機(jī)交互圖形方式將邏輯輸入系統(tǒng)。實(shí)際上，以上兩種設(shè)計(jì)入口并不是絕對(duì)分離的，經(jīng)常是結(jié)合了兩種方法實(shí)現(xiàn)設(shè)計(jì)。因?yàn)橛袝r(shí)我們已具有了一些性能優(yōu)越的功能模塊，將這些模塊和其它的邏輯綜合的結(jié)果一起再進(jìn)行綜合，得到系統(tǒng)的邏輯結(jié)構(gòu)。14應(yīng)用軟件2.仿真工具類軟件仿真工具類軟件主要有三類：邏輯模擬器，電路模擬器和時(shí)域分析器。邏輯模擬器對(duì)所設(shè)計(jì)的邏輯進(jìn)行分析，模擬其在實(shí)際工作時(shí)的行為和狀態(tài)，用以驗(yàn)證設(shè)計(jì)的正確性和檢查系統(tǒng)性能的優(yōu)劣。邏輯模擬通常分為前模擬和后模擬，所謂前模擬是對(duì)初步完成的設(shè)計(jì)進(jìn)行分析，后模擬則是對(duì)已完成了版圖設(shè)計(jì)的系統(tǒng)進(jìn)行再模擬的過程，通過對(duì)加入了版圖分布參數(shù)的系統(tǒng)的再模擬，分析實(shí)際的集成系統(tǒng)的功能和性能。電路模擬軟件則是對(duì)電路細(xì)節(jié)進(jìn)行分析的一個(gè)有用的工具。借助電路模擬軟件我們可以掌握電路對(duì)信號(hào)響應(yīng)的詳細(xì)過程。對(duì)于含有模擬單元的VLSI系統(tǒng)，模擬單元的特性分析必須應(yīng)用電路模擬軟件。對(duì)于數(shù)字系統(tǒng)，電路模擬軟件將幫助我們分析關(guān)鍵電路單元，優(yōu)化系統(tǒng)的性能。當(dāng)我們需要了解信號(hào)在系統(tǒng)中傳輸中各節(jié)點(diǎn)的時(shí)間關(guān)系時(shí)，可以采用時(shí)域分析軟件。時(shí)域分析軟件檢查設(shè)計(jì)的延遲特性，可以用于定位具有延遲問題的信號(hào)通道。15應(yīng)用軟件3.版圖設(shè)計(jì)類軟件在設(shè)計(jì)系統(tǒng)中的版圖設(shè)計(jì)有三種主要的方法：采用全自動(dòng)的版圖生成方法，采用計(jì)算機(jī)輔助版圖設(shè)計(jì)方法，采用人工版圖設(shè)計(jì)方法。對(duì)應(yīng)了三個(gè)主要的版圖設(shè)計(jì)軟件：版圖自動(dòng)生成軟件，輔助版圖設(shè)計(jì)軟件和版圖編輯軟件。任何版圖的設(shè)計(jì)都必須遵循設(shè)計(jì)規(guī)則的規(guī)定。16應(yīng)用軟件版圖設(shè)計(jì)類軟件--版圖自動(dòng)生成技術(shù)根據(jù)系統(tǒng)邏輯直接由自動(dòng)設(shè)計(jì)軟件產(chǎn)生與系統(tǒng)和工藝對(duì)應(yīng)的版圖，幾乎不需要設(shè)計(jì)者介入，整個(gè)的版圖設(shè)計(jì)過程是全自動(dòng)的。版圖自動(dòng)生成軟件一旦被啟動(dòng)，它就會(huì)根據(jù)原始輸入（如邏輯、格式要求等）自動(dòng)地完成相關(guān)版圖的生成。每一個(gè)版圖自動(dòng)生成軟件都將對(duì)應(yīng)一種格式的版圖，如門陣列格式、標(biāo)準(zhǔn)單元格式等。版圖的布局布線完全自動(dòng)進(jìn)行，同時(shí)，也允許用戶進(jìn)行控制以設(shè)計(jì)復(fù)雜的電路。有的軟件能夠自動(dòng)地插入時(shí)鐘緩沖器，解決在芯片上時(shí)鐘的不對(duì)稱性?；蛘咴试S用戶對(duì)系統(tǒng)提出節(jié)點(diǎn)要求以滿足性能要求。版圖自動(dòng)生成軟件的設(shè)計(jì)依據(jù)除了軟件自身算法外，外部所提供的設(shè)計(jì)依據(jù)是用戶要求信息、幾何設(shè)計(jì)規(guī)則和電學(xué)設(shè)計(jì)規(guī)則，這里電學(xué)設(shè)計(jì)規(guī)則提供了器件的驅(qū)動(dòng)能力參數(shù)，以便于軟件分析是否需要插入驅(qū)動(dòng)單元。17應(yīng)用軟件版圖設(shè)計(jì)類軟件--計(jì)算機(jī)輔助版圖設(shè)計(jì)技術(shù)較高的自動(dòng)化程度，主要設(shè)計(jì)過程由軟件完成，但使設(shè)計(jì)者具有更多的干預(yù)入口。整個(gè)版圖設(shè)計(jì)過程大致分為四個(gè)主要的步驟：全局布局，全局布線，詳細(xì)布局和最終布線。對(duì)于每一步，設(shè)計(jì)者都可以提出具體的要求或?qū)υO(shè)計(jì)提出修改。全局布局采用先進(jìn)的布局算法對(duì)單元進(jìn)行自動(dòng)布局。全局布局的目標(biāo)是在滿足時(shí)延要求的情況下，使布線密度和芯片面積最小。全局布線器分析設(shè)計(jì)的連接度和布線資源，對(duì)每個(gè)線網(wǎng)建立布線拓?fù)?。全局布線器可以自動(dòng)運(yùn)行而不需要人工介入，但同時(shí)用戶也可以通過附加的設(shè)計(jì)要求控制布線。交互式預(yù)全局布線軟件允許用戶指定總線、電源、時(shí)鐘和其他關(guān)鍵信號(hào)。詳細(xì)布局是對(duì)原布局進(jìn)行優(yōu)化，這個(gè)過程通常是通過大量的迭代計(jì)算完成。最終布線由通道布線器完成，先進(jìn)的布線算法使得布線可以繞過積木塊和可變高度標(biāo)準(zhǔn)單元進(jìn)行。18應(yīng)用軟件版圖設(shè)計(jì)類軟件--版圖編輯技術(shù)版圖編輯軟件不是簡(jiǎn)單的畫圖工具，它支持多種操作，如建立單元、調(diào)用單元、單元操作等。版圖編輯軟件通常都支持層次化的設(shè)計(jì)。有的版圖編輯軟件除了支持幾何版圖編輯，還支持參數(shù)化的單元?；镜膸缀伟鎴D編輯是對(duì)幾何圖形的操作。版圖編輯軟件設(shè)置了一些基元，如矩形、多邊形、圓等。所謂畫圖就是在計(jì)算機(jī)上直接繪制幾何圖形，所謂編輯就是對(duì)圖形進(jìn)行操作，如圖形的拉伸、放大、縮小、切割，圖形的平移、對(duì)稱、旋轉(zhuǎn)，圖形的邏輯運(yùn)算（與、或、非、異或），圖形的刪除與復(fù)制。將一些已建立的圖形作為單元，可以在設(shè)計(jì)中進(jìn)行調(diào)用和操作，實(shí)現(xiàn)層次化的設(shè)計(jì)。版圖編輯對(duì)設(shè)計(jì)者提出了比較高的要求，設(shè)計(jì)者必須具有相關(guān)的版圖設(shè)計(jì)知識(shí)和經(jīng)驗(yàn)，對(duì)版圖有比較全面和較深刻的理解。同時(shí)還要求設(shè)計(jì)者具有相當(dāng)?shù)钠骷?、工藝與電路基礎(chǔ)。較之前兩種設(shè)計(jì)技術(shù)，采用版圖編輯軟件進(jìn)行VLSI系統(tǒng)設(shè)計(jì)可以獲得性價(jià)比較高的集成系統(tǒng)。19應(yīng)用軟件4.校驗(yàn)檢查類軟件在電路設(shè)計(jì)完成后，可以采用校驗(yàn)檢查軟件對(duì)版圖進(jìn)行檢查。這類軟件大致有四種：幾何設(shè)計(jì)規(guī)則檢查軟件，電學(xué)設(shè)計(jì)規(guī)則檢查軟件，版圖與電路圖一致性檢查軟件和分布參數(shù)提取軟件。20應(yīng)用軟件校驗(yàn)檢查類軟件--幾何設(shè)計(jì)規(guī)則檢查（DesignRuleCheck,DRC）幾何設(shè)計(jì)規(guī)則檢查是檢查版圖中各掩膜（MASK）相關(guān)層上圖形的各種尺寸，保證無一違反設(shè)計(jì)規(guī)則。幾何設(shè)計(jì)規(guī)則檢查對(duì)通過版圖編輯所得到的設(shè)計(jì)特別重要，因?yàn)樵诎鎴D編輯的過程中很難避免設(shè)計(jì)錯(cuò)誤。幾何設(shè)計(jì)規(guī)則檢查通過比對(duì)工藝文件中的幾何設(shè)計(jì)規(guī)則，查出版圖上的錯(cuò)誤并提示設(shè)計(jì)者進(jìn)行修改。21應(yīng)用軟件校驗(yàn)檢查類軟件--電學(xué)設(shè)計(jì)規(guī)則檢查（ElectricalRuleCheck,ERC）電學(xué)設(shè)計(jì)規(guī)則檢查用于檢查由版圖所形成的電路是否存在違反一般電學(xué)規(guī)則的錯(cuò)誤。常見的一般性錯(cuò)誤包括：開路錯(cuò)誤。短路錯(cuò)誤。接觸孔浮空。特定層上圖形連接錯(cuò)誤，如P型襯底未接地。器件電極連接錯(cuò)誤，如PMOS襯底未接電源。器件端口連接數(shù)錯(cuò)誤，如漏接或短接。器件扇出錯(cuò)誤。22應(yīng)用軟件校驗(yàn)檢查類軟件--版圖與電路圖一致性檢查（Layoutvs.Schematic,LVS）一致性檢查是把從版圖所提取的電路網(wǎng)表與原設(shè)計(jì)的電路網(wǎng)表進(jìn)行比對(duì)，檢查兩者在結(jié)構(gòu)上是否一致。需要指出的是一致性檢查所查出的錯(cuò)誤有時(shí)并不是錯(cuò)誤。例如，為保證驅(qū)動(dòng)能力，在版圖設(shè)計(jì)時(shí)添加了驅(qū)動(dòng)單元或進(jìn)行了驅(qū)動(dòng)分組，導(dǎo)致版圖提取的邏輯電路與原設(shè)計(jì)出現(xiàn)偏差，一致性檢查時(shí)將它們也標(biāo)識(shí)成錯(cuò)誤。針對(duì)這種情況，一些一致性檢查軟件已能夠識(shí)別這種差異而不將其作為錯(cuò)誤。23應(yīng)用軟件校驗(yàn)檢查類軟件--分布參數(shù)提?。↙ayoutParameterExtraction,LPE）所謂分布參數(shù)主要是指實(shí)際電路所存在的寄生電阻和寄生電容，它們是分布在整個(gè)芯片上的，對(duì)各個(gè)節(jié)點(diǎn)而言它們通常很小。但隨著器件尺寸的縮小和器件延遲特性的優(yōu)化，這些分布參數(shù)將不能被忽略。當(dāng)版圖設(shè)計(jì)完成后，相應(yīng)的分布參數(shù)也就可以算出。分布參數(shù)提取軟件就是用于實(shí)現(xiàn)對(duì)版圖分布參數(shù)的提取，通常將這些分布參數(shù)折算到各個(gè)相關(guān)節(jié)點(diǎn)。當(dāng)版圖設(shè)計(jì)完成后所進(jìn)行的所謂“后模擬”就是將這些分布參數(shù)引入到電路中，對(duì)引入了分布參數(shù)的實(shí)際的電路進(jìn)行模擬（仿真）。24舉例：LPEOutput25應(yīng)用軟件5.其它應(yīng)用軟件大致包括：測(cè)試分析和測(cè)試生成軟件，版圖相關(guān)數(shù)據(jù)庫維護(hù)和更新軟件，以及數(shù)據(jù)轉(zhuǎn)換軟件。測(cè)試分析和測(cè)試生成軟件是兩種比較重要的軟件。測(cè)試分析軟件將對(duì)VLSI系統(tǒng)進(jìn)行可測(cè)試性分析，提出各相關(guān)節(jié)點(diǎn)的測(cè)試難度。測(cè)試生成軟件則是對(duì)設(shè)計(jì)的結(jié)構(gòu)產(chǎn)生測(cè)試矢量，用于將來的測(cè)試。版圖相關(guān)數(shù)據(jù)庫的維護(hù)和更新類軟件主要實(shí)現(xiàn)單元版圖庫的管理和更新。隨著工藝技術(shù)水平的不斷提高，工藝的特征尺寸不斷縮小，不斷地有新的設(shè)計(jì)規(guī)則產(chǎn)生。當(dāng)引入了新的設(shè)計(jì)規(guī)則后，原有的單元版圖數(shù)據(jù)庫就不再適用，必須更新。但重新建一套新的單元版圖，其工作量非常龐大。單元版圖的更新（再生）軟件提供了單元版圖的再生方法，它對(duì)老的單元版圖進(jìn)行處理，根據(jù)新的設(shè)計(jì)規(guī)則產(chǎn)生新的單元版圖。數(shù)據(jù)轉(zhuǎn)換軟件的工作是將不同格式的數(shù)據(jù)根據(jù)需要進(jìn)行轉(zhuǎn)換。例如，描述版圖的數(shù)據(jù)格式并不能被直接用于掩膜版的制作，必須