數(shù)電填空題知識(shí)點(diǎn)總結(jié)

數(shù)電填空題知識(shí)點(diǎn)總結(jié)數(shù)電填空題知識(shí)點(diǎn)總結(jié)數(shù)電填空題知識(shí)點(diǎn)總結(jié)xxx公司數(shù)電填空題知識(shí)點(diǎn)總結(jié)文件編號(hào)：文件日期：修訂次數(shù)：第1.0次更改批準(zhǔn)審核制定方案設(shè)計(jì)，管理制度1、邏輯代數(shù)有與、或和非三種基本運(yùn)算。2、四個(gè)邏輯相鄰的最小項(xiàng)合并，可以消去__2________個(gè)因子；__2n_______個(gè)邏輯相鄰的最小項(xiàng)合并，可以消去n個(gè)因子。3、邏輯代數(shù)的三條重要規(guī)則是指反演規(guī)則、代入規(guī)則和對(duì)偶規(guī)則。4、n個(gè)變量的全部最小項(xiàng)相或值為1。6、在真值表、表達(dá)式和邏輯圖三種表示方法中，形式唯一的是真值表。8、真值表是一種以表格描述邏輯函數(shù)的方法。9、與最小項(xiàng)相鄰的最小項(xiàng)有AB’C’，ABC，A’BC’。10、一個(gè)邏輯函數(shù)，如果有個(gè)變量，則有2n個(gè)最小項(xiàng)。11、n個(gè)變量的卡諾圖是由2n個(gè)小方格構(gòu)成的。13、描述邏輯函數(shù)常有的方法是真值表、邏輯函數(shù)式和邏輯圖三種。14、相同變量構(gòu)成的兩個(gè)不同最小項(xiàng)相與結(jié)果為0。15、任意一個(gè)最小項(xiàng)，其相應(yīng)變量有且只有一種取值使這個(gè)最小項(xiàng)的值為1。1．在數(shù)字電路中，三極管主要工作在和兩種穩(wěn)定狀態(tài)。飽和、截止2．二極管電路中，電平接近于零時(shí)稱為，電平接近于VCC是稱為。低電平、高電平3．TTL集成電路中，多發(fā)射極晶體管完成邏輯功能。與運(yùn)算4．TTL與非門輸出高電平的典型值為，輸出低電平的典型值為。、5．與一般門電路相比，三態(tài)門電路中除了數(shù)據(jù)的輸入輸出端外，還增加了一個(gè)片選信號(hào)端，這個(gè)對(duì)芯片具有控制作用的端也常稱為。使能端6．或非門電路輸入都為邏輯1時(shí)，輸出為邏輯。07．電路如圖所示，其輸出端F的邏輯狀態(tài)為。18．與門的多余輸出端可，或門的多余輸出端可。與有用輸入端并聯(lián)或接高電平、與有用輸入端并聯(lián)或接低電平10．正邏輯的或非門電路等效于負(fù)邏輯的與非門電路。與非門11．三態(tài)門主要用于總線傳輸，既可用于單向傳輸，也可用于雙向傳輸。單向傳送、雙向傳送12．為保證TTL與非門輸出高電平，輸入電壓必須是低電平，規(guī)定其的最大值稱為開門電平。低電平、開門電平13．三態(tài)門中，除了高低電平兩種狀態(tài)外，還有第三種狀態(tài)，這第三種狀態(tài)稱為高阻態(tài)。高阻態(tài)14．作為邏輯取值的0和1，并不表示數(shù)值的大小，而是表示邏輯電路電平高與低兩個(gè)狀態(tài)。高、低15．?dāng)?shù)字電路中的邏輯狀態(tài)是由高、低電平來表示的。正邏輯規(guī)定用高電平表示邏輯1，用低電平1．消除或減弱組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)，常用的方法是發(fā)現(xiàn)并消掉互補(bǔ)變量，增加__________，并在輸出端并聯(lián)。冗余項(xiàng)、濾波電容2．要擴(kuò)展得到1個(gè)16-4線編碼器，需要片74LS148。23．在組合邏輯電路中，當(dāng)一個(gè)輸入信號(hào)經(jīng)過多條路徑傳遞后到達(dá)某一邏輯門的輸入端時(shí)，會(huì)有時(shí)間先后，這一現(xiàn)象稱為_________，由此而產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為。競(jìng)爭(zhēng)、冒險(xiǎn)4．所謂組合邏輯電路是指：在任何時(shí)刻，邏輯電路的輸出狀態(tài)只取決于電路各的組合，而與電路的無關(guān)。輸入狀態(tài)、原來的狀態(tài)5．組合邏輯電路由邏輯門電路組成，不包含任何，沒有能力。記憶元件、記憶6．常見的中規(guī)模組合邏輯器件有和等。編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器任選二個(gè)。7．加法器是一種最基本的算術(shù)運(yùn)算電路，其中的半加器是只考慮本位兩個(gè)二進(jìn)制數(shù)進(jìn)行相加不考慮的加法器。低位向本位的進(jìn)位8．全半加器既要考慮本位兩個(gè)二進(jìn)制數(shù)進(jìn)行相加，還要考慮的加法器。低位向本位的進(jìn)位9．用全加器組成多位二進(jìn)制數(shù)加法器時(shí)，加法器的進(jìn)位方式通常有、、2種。串行進(jìn)位、并行進(jìn)位10．基本譯碼器電路除了完成譯碼功能外，還能實(shí)現(xiàn)和功能。邏輯函數(shù)發(fā)生、多路分配11．多路分配器可以直接用來實(shí)現(xiàn)。譯碼器12．與4位串行進(jìn)位加法器比較，使用超前進(jìn)位全加器的目的是。提高運(yùn)算速度13．在分析門電路組成的組合邏輯電路時(shí)，一般需要先根據(jù)寫出邏輯表達(dá)式。邏輯電路圖14．?dāng)?shù)據(jù)選擇器的功能相當(dāng)于多個(gè)輸入的數(shù)據(jù)數(shù)據(jù)開關(guān)，是指經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。多個(gè)、唯一15．?dāng)?shù)據(jù)分配器的功能相當(dāng)于一個(gè)多輸出的數(shù)據(jù)開關(guān)，是將數(shù)據(jù)源來的數(shù)據(jù)根據(jù)需要，送到不同的通道上去。經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。一個(gè)、多個(gè)16．加法器的超前進(jìn)位級(jí)聯(lián)方式，高位的運(yùn)算不必等低位運(yùn)算的結(jié)果，故提高了，但結(jié)構(gòu)比較。運(yùn)算速度、復(fù)雜17．加法器串行進(jìn)位的級(jí)聯(lián)方式由于結(jié)構(gòu)，主要用在數(shù)字設(shè)備中。簡(jiǎn)單、低速來表示邏輯0。1，016．正邏輯的或門電路等效于負(fù)邏輯的與門電路。與門17．實(shí)現(xiàn)基本的邏輯運(yùn)算的門電路主要有與門、或門、非門三種。與門、或門、非門18．三極管作為開關(guān)元件，主要工作在截止區(qū)和飽和區(qū)兩個(gè)區(qū)。截止區(qū)、飽和區(qū)19．正邏輯電路中，電平接近于零時(shí)稱為低電平，用數(shù)字0表示，電平接近于VCC稱為高電平，用數(shù)字1表示。0,120．負(fù)邏輯電路中，電平接近于零時(shí)稱為低電平，用數(shù)字1表示，電平接近于VCC稱為高電平，用數(shù)字0表示。1,021．異或門電路中，當(dāng)兩個(gè)輸入端的輸入為01或10組合時(shí)，輸出為1。01、1022．同或門電路中，當(dāng)兩個(gè)輸入端的輸入為11或00組合時(shí)，輸出為1。00、1123．?dāng)?shù)字電路中的邏輯狀態(tài)是由高、低電平來表示的。負(fù)邏輯規(guī)定用高電平表示邏輯0，用低電平來表示邏輯1。0，11．消除或減弱組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)，常用的方法是發(fā)現(xiàn)并消掉互補(bǔ)變量，增加__________，并在輸出端并聯(lián)。冗余項(xiàng)、濾波電容2．要擴(kuò)展得到1個(gè)16-4線編碼器，需要片74LS148。23．在組合邏輯電路中，當(dāng)一個(gè)輸入信號(hào)經(jīng)過多條路徑傳遞后到達(dá)某一邏輯門的輸入端時(shí)，會(huì)有時(shí)間先后，這一現(xiàn)象稱為_________，由此而產(chǎn)生輸出干擾脈沖的現(xiàn)象稱為。競(jìng)爭(zhēng)、冒險(xiǎn)4．所謂組合邏輯電路是指：在任何時(shí)刻，邏輯電路的輸出狀態(tài)只取決于電路各的組合，而與電路的無關(guān)。輸入狀態(tài)、原來的狀態(tài)5．組合邏輯電路由邏輯門電路組成，不包含任何，沒有能力。記憶元件、記憶6．常見的中規(guī)模組合邏輯器件有和等。編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器任選二個(gè)。7．加法器是一種最基本的算術(shù)運(yùn)算電路，其中的半加器是只考慮本位兩個(gè)二進(jìn)制數(shù)進(jìn)行相加不考慮的加法器。低位向本位的進(jìn)位8．全半加器既要考慮本位兩個(gè)二進(jìn)制數(shù)進(jìn)行相加，還要考慮的加法器。低位向本位的進(jìn)位9．用全加器組成多位二進(jìn)制數(shù)加法器時(shí)，加法器的進(jìn)位方式通常有、、2種。串行進(jìn)位、并行進(jìn)位10．基本譯碼器電路除了完成譯碼功能外，還能實(shí)現(xiàn)和功能。邏輯函數(shù)發(fā)生、多路分配11．多路分配器可以直接用來實(shí)現(xiàn)。譯碼器12．與4位串行進(jìn)位加法器比較，使用超前進(jìn)位全加器的目的是。提高運(yùn)算速度13．在分析門電路組成的組合邏輯電路時(shí)，一般需要先根據(jù)寫出邏輯表達(dá)式。邏輯電路圖14．?dāng)?shù)據(jù)選擇器的功能相當(dāng)于多個(gè)輸入的數(shù)據(jù)數(shù)據(jù)開關(guān)，是指經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。多個(gè)、唯一15．?dāng)?shù)據(jù)分配器的功能相當(dāng)于一個(gè)多輸出的數(shù)據(jù)開關(guān)，是將數(shù)據(jù)源來的數(shù)據(jù)根據(jù)需要，送到不同的通道上去。經(jīng)過選擇，把通道的數(shù)據(jù)傳送到的公共數(shù)據(jù)通道上去。一個(gè)、多個(gè)16．加法器的超前進(jìn)位級(jí)聯(lián)方式，高位的運(yùn)算不必等低位運(yùn)算的結(jié)果，故提高了，但結(jié)構(gòu)比較。運(yùn)算速度、復(fù)雜17．加法器串行進(jìn)位的級(jí)聯(lián)方式由于結(jié)構(gòu)，主要用在數(shù)字設(shè)備中。簡(jiǎn)單、低速1、組合電路的基本單元是門電路，時(shí)序電路的基本單元是觸發(fā)器。//門電路，觸發(fā)器2、觸發(fā)器有2種穩(wěn)定狀態(tài)，在適當(dāng)時(shí)鐘的作用下，觸發(fā)器可從一種穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环N穩(wěn)定狀態(tài)。//觸發(fā)器有兩種穩(wěn)定狀態(tài)，在適當(dāng)?shù)臅r(shí)鐘的作用下，觸發(fā)器可從一種穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪环N穩(wěn)定狀態(tài)。3、同步RS觸發(fā)器的特性方程中約束條件R·S=0，所以它的輸入信號(hào)不能同時(shí)為0。//同步RS觸發(fā)器的特性方程中的約束條件為RS=0，所以它的輸入信號(hào)不能同時(shí)為0；同步觸發(fā)器一般可用狀態(tài)轉(zhuǎn)化表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖、時(shí)序圖等方法描述。//同步觸發(fā)器一般可用狀態(tài)轉(zhuǎn)化表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖、時(shí)序圖等方法描述觸發(fā)器按邏輯功能可分為SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器4種最常用的觸發(fā)器。、//觸發(fā)器按邏輯功能可分為RS觸發(fā)器，JK觸發(fā)器，T觸發(fā)器、D觸發(fā)器四種最常用的觸發(fā)器。JK觸發(fā)器的特性方程為：Q*=JQ’+K’Q。7、D觸發(fā)器的特性方程為：Q*=D。8、時(shí)序電路可分為：同步時(shí)序電路和異步時(shí)序電路。//時(shí)序電路可以分為同步時(shí)序電路，和異步時(shí)序電路9、T觸發(fā)器的特性方程為：Q*=TQ’+T’Q。10、時(shí)序電路的輸出不僅僅與當(dāng)前的輸入有關(guān)，還與以前的輸入有關(guān)。11、所謂同步時(shí)序電路，是指所有觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)的操作下同時(shí)發(fā)生的。//所謂同步時(shí)序電路，指所有的觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)的操作下同時(shí)發(fā)生的。12、RS觸發(fā)器的特性方程為：Q*=R+S’Q。13、既能進(jìn)行遞增計(jì)數(shù)又能進(jìn)行遞減計(jì)數(shù)的計(jì)數(shù)器稱為可逆計(jì)數(shù)器。14、從總體上看，時(shí)序電路由組合電路和存儲(chǔ)電路兩部分組成。15、若要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用3個(gè)觸發(fā)器，它有個(gè)1無效狀態(tài)。16、計(jì)數(shù)器電路中，有效循環(huán)中的狀態(tài)稱為有效狀態(tài)；若無效狀態(tài)經(jīng)若干個(gè)CP脈沖后能回到有效循環(huán)中，稱其具有自啟動(dòng)能力。17、4個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器，其最大計(jì)數(shù)長(zhǎng)度為24。18、所謂異步時(shí)序電路，是指觸發(fā)器狀態(tài)的改變不是同時(shí)發(fā)生的。19、寄存器可分為基本寄存器、移位寄存器。20、時(shí)序邏輯電路有狀態(tài)轉(zhuǎn)化表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖、時(shí)序圖四種描述方法。21、RS、JK、D和T觸發(fā)器中，只有RS觸發(fā)器存在輸入信號(hào)的約束條件。22、計(jì)數(shù)器按進(jìn)位體制的不同，可分為、、。23、計(jì)數(shù)器按數(shù)字增減趨勢(shì)的不同可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器、可逆計(jì)數(shù)器。24、構(gòu)成一個(gè)模6的同步計(jì)數(shù)器至少需要3個(gè)觸發(fā)器。25、具有直接置位端和復(fù)位端（、）的觸發(fā)器，當(dāng)觸發(fā)器處于受CP脈沖控制的情況下工作時(shí)，這兩端所加的信號(hào)為低電平。26、構(gòu)成一個(gè)模10的同步計(jì)數(shù)器至少需要4個(gè)觸發(fā)器。27、JK觸發(fā)器實(shí)現(xiàn)翻轉(zhuǎn)功能，其JK取值應(yīng)為11。28、JK觸發(fā)器實(shí)現(xiàn)保持功能，其JK取值應(yīng)為00。29、JK觸發(fā)器實(shí)現(xiàn)置0功能，其JK取值應(yīng)為01。30、JK觸發(fā)器實(shí)現(xiàn)置1功能，其JK取值應(yīng)為10。D/A轉(zhuǎn)換器的作用是將數(shù)字信號(hào)轉(zhuǎn)變?yōu)槟M信號(hào)。單穩(wěn)態(tài)觸發(fā)器有一個(gè)穩(wěn)態(tài)，還有一個(gè)暫穩(wěn)態(tài)。A/D轉(zhuǎn)換器的作用是將模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)。輸出占空比是指脈