數(shù)字系統(tǒng)設(shè)計(jì)：數(shù)字系統(tǒng)設(shè)計(jì)復(fù)習(xí)

數(shù)字系統(tǒng)設(shè)計(jì)復(fù)習(xí)第一章數(shù)字系統(tǒng)定義數(shù)字電路分類數(shù)字系統(tǒng)基本結(jié)構(gòu)常見數(shù)字系統(tǒng)設(shè)計(jì)方法數(shù)字系統(tǒng)發(fā)展歷程主要可編程邏輯器件FPGA發(fā)展趨勢(shì)常用關(guān)鍵字的具體含義EDA-ElectronicsDesignAutomation（電子設(shè)計(jì)自動(dòng)化）,SOC-SystemOnChip（片上系統(tǒng)設(shè)計(jì)）,ASIC-ApplicationSpecificIC（專用集成電路）,HLS-HighLevelSynthesis（高層綜合）,PLD-ProgrammableLogicDevice（可編程邏輯器件），CPLD-ComplexPLD（復(fù)雜可編程邏輯器件），F(xiàn)PGA-FieldProgrammableGateArray（現(xiàn)場(chǎng)可編程門陣列）HDL-HardwareDescriptionLanguage（硬件描述語(yǔ)言），VHDL-VeryHighSpeedIntegratedCircuitHDL（非常高速集成電路的硬件描述語(yǔ)言）LMC-LogicMacroCell（可編程邏輯宏單元），OLMC（輸出宏單元），IOC（可編程I/O單元），CLB-ConfigurableLogicBlock（可編程邏輯塊），IOB-I/OBlock（輸入/輸出模塊），LAB（邏輯陣列塊），PLL（時(shí)鐘自舉鎖相環(huán)），onthereconfiguation（動(dòng)態(tài)重配置），LUT-Look-UpTable（查找表），BST-BoundaryScanTesting（邊界掃描測(cè)試技術(shù)），JTAG-JointTestActionGroup（聯(lián)合測(cè)試行動(dòng)組），Bottom-Up（自底向上設(shè)計(jì)法），Top-Down（自頂向下設(shè)計(jì)法）Machine（狀態(tài)機(jī)）第二章VHDL語(yǔ)言基礎(chǔ)VHDL含義、歷史、特點(diǎn)VHDL程序的基本結(jié)構(gòu)（見課件）VHDL程序的主要構(gòu)件（庫(kù)、程序包、實(shí)體、結(jié)構(gòu)體，配置）VHDL數(shù)據(jù)類型及運(yùn)算符（書p12~p16）VHDL數(shù)據(jù)對(duì)象（常量、變量、信號(hào)）VHDL基本語(yǔ)句(課件，書p19)VHDL程序的其他組件結(jié)構(gòu)體的描述方法（書p42）測(cè)試基準(zhǔn)Testbench簡(jiǎn)介（編寫testbench目的和過(guò)程）Testbench基本結(jié)構(gòu)（課件）激勵(lì)信號(hào)的產(chǎn)生 時(shí)鐘信號(hào)復(fù)位信號(hào)復(fù)雜周期性信號(hào)典型錯(cuò)誤

第三章組合邏輯組合邏輯定義，特點(diǎn)數(shù)據(jù)流描述行為級(jí)描述結(jié)構(gòu)描述主要組合邏輯電路的描述第四章時(shí)序邏輯時(shí)序電路的定義和特點(diǎn)鎖存器和觸發(fā)器的特點(diǎn)主要時(shí)序電路的設(shè)計(jì)（鎖存器器，各種觸發(fā)器，計(jì)數(shù)器，課件和書本上）第五章狀態(tài)機(jī)的分類狀態(tài)機(jī)的基本描述方式（課件p31）掌握VHDL語(yǔ)言描述狀態(tài)機(jī)Moore型和mealy機(jī)的比較三種進(jìn)程描述狀態(tài)機(jī)方式對(duì)比掌握ASM圖法狀態(tài)機(jī)設(shè)計(jì)掌握關(guān)聯(lián)狀態(tài)機(jī)第六章仿真書本p98仿真的級(jí)別：了解不同層次的仿真級(jí)別邏輯仿真，邏輯仿真過(guò)程延時(shí)模型：固有延時(shí)和傳播延時(shí)第七章綜合的層次，定義（書p101）高層次綜合邏輯綜合HDL邏輯綜合軟件可編程器件的綜合數(shù)字系統(tǒng)設(shè)計(jì)方法數(shù)字系統(tǒng)層次化結(jié)構(gòu)（書p121）(四個(gè)層次，自頂向下的四種設(shè)計(jì))了解串行數(shù)據(jù)接收器設(shè)計(jì)設(shè)計(jì)與優(yōu)化哪些代碼引入鎖存器和觸發(fā)器建立時(shí)間、保持時(shí)間、電路的周期估計(jì)設(shè)計(jì)步驟StepsinDesign1.Workoutthehardwarealgorithmandoverallstrategy2.Identifyandnamealltheregisters(flip-flops)Determinesystemtimingwhiledoingthis3.Identifythebehaviorofeach“clo