移動智能終端上更適合的體系結(jié)構(gòu)

移動智能終端上更適合的體系結(jié)構(gòu)作者：作者均系同濟大學(xué)軟件學(xué)院2010級學(xué)生：楊清偉1029524班 942493728@李尚1029273班 lishang0036@163.com摘要：本文分析了移動終端的幾種體系結(jié)構(gòu)；詳細介紹了ARM體系結(jié)構(gòu)的特點，并簡要介紹了MIPS和X86兩種體系結(jié)構(gòu)的特點，同時對這三種體系在移動終端上的表現(xiàn)做了橫向比較。對更適合移動終端的體系結(jié)構(gòu)進行了討論。目錄一、引言 3二、 ARM體系結(jié)構(gòu)提出背景 4RISC指令集結(jié)構(gòu)的優(yōu)點 錯誤！未定義書簽。ARM的進化史 錯誤！未定義書簽。三、 ARM體系結(jié)構(gòu)介紹 錯誤！未定義書簽。ARM發(fā)展簡介 錯誤！未定義書簽。3.2ARM架構(gòu)及CPU模式 錯誤！未定義書簽。ARM編程特色 錯誤！未定義書簽。ARM指令集 錯誤！未定義書簽。ARM新特色 錯誤！未定義書簽。TOC\o"1-5"\h\z\o"CurrentDocument"四、 x86體系結(jié)構(gòu)介紹 11\o"CurrentDocument"x86架構(gòu)及CPU模式 11\o"CurrentDocument"x86的特點 11\o"CurrentDocument"五、 MIPS體系結(jié)構(gòu)介紹 12\o"CurrentDocument"MIPS架構(gòu)及CPU模式 12MIPS的特點 錯誤！未定義書簽。六、 移動終端的幾種體系結(jié)構(gòu)的比較 錯誤！未定義書簽。 錯誤！未定義書簽。 錯誤！未定義書簽。 錯誤！未定義書簽。七、 結(jié)束語 錯誤！未定義書簽。八、 參考文獻 錯誤！未定義書簽。、引言隨著通信產(chǎn)業(yè)的不斷發(fā)展，移動終端已經(jīng)由原來單一的通話功能向話音、數(shù)據(jù)、圖像、音樂和多媒體方向綜合演變。而對于移動終端，基本上可以分成兩種：一種是傳統(tǒng)手機(featurephone)；另一種是智能手機(smartphone)。智能手機具有傳統(tǒng)手機的基本功能，并有以下特點：開放的操作系統(tǒng)、硬件和軟件的可擴充性和支持第三方的二次開發(fā)。相對于傳統(tǒng)手機，智能手機以其強大的功能和便捷的操作等特點，越來越得到人們的青睞，將逐漸成為市場的一種潮流。然而，作為一種便攜式和移動性的終端，完全依靠電池來供電，隨著智能手機的功能越來越強大，其功率損耗也越來越大。因此，必須提高智能手機的使用時間和待機時間。對于這個問題，有兩種解決方案：一種是配備更大容量的手機電池；另一種是改進系統(tǒng)設(shè)計，采用先進技術(shù)，降低手機的功率損耗?，F(xiàn)階段，手機配備的電池以鋰離子電池為主，雖然鋰離子電池的能量密度比以往提升了近30％，但是仍不能滿足智能手機發(fā)展需求。就目前使用的鋰離子電池材料而言，能量密度只有20％左右的提升空間。而另一種被業(yè)界普遍看做是未來手機電池發(fā)展趨勢的燃料電池，能使智能手機的通話時間超過13h,待機時間長達1個月，但是這種電池技術(shù)仍不成熟，離商用還有一段時間。增大手機電池容量總的趨勢上將會增加整機的成本。因此，從智能手機的總體設(shè)計入手，應(yīng)用先進的技術(shù)和器件，進行降低功率損耗的方案設(shè)計，從而盡可能延長智能手機的使用時間和待機時間。事實上，低功耗設(shè)計已經(jīng)成為智能手機設(shè)計中一個越來越迫切的問題。本文從體系結(jié)構(gòu)設(shè)計入手，探討了ARM、X86、MIPS三種體系結(jié)構(gòu)在移動終端上的應(yīng)用情況，對其優(yōu)劣進行比較，試圖找出在移動終端上更適合的體系結(jié)構(gòu)。全文第一部分對三種體系結(jié)構(gòu)進行簡要介紹。第二部分進行比較，最后再提出我們的一些看法，僅作參考。?SDftAM'!*；】?SDftAM'!*；】srqm]汕LLJLT&^si)kam|SI)*；Hi-JlSI鶴能手機的療件架構(gòu)二、ARM體系結(jié)構(gòu)提出的背景簡介：ARM架構(gòu)，過去稱作高級精簡指令集機器（AdvancedRISCMachine，更早稱作：AcornRISCMachine），是一個32位精簡指令集（RISC）處理器架構(gòu)，其廣泛地使用在許多嵌入式系統(tǒng)設(shè)計。由于節(jié)能的特點，ARM處理器非常適用于移動通信領(lǐng)域，符合其主要設(shè)計目標(biāo)為低成本、高性能、低耗電的特性。2.1RISC指令集結(jié)構(gòu)的優(yōu)點RISC與CISC的主要特征對比比較內(nèi)容CISCRISC指令系統(tǒng)復(fù)雜，龐大簡單，精簡指令數(shù)目一般大于200一般小于100指令格式一般大于4一般小于4尋址方式一般大于4一般小于4指令字長不固定等長可訪存指令不加限制只有LOAD/STORE指令各種指令使用頻率相差很大相差不大各種指令執(zhí)行時間相差很大絕大多數(shù)在一個周期內(nèi)完成優(yōu)化編譯實現(xiàn)很難較容易程序源代碼長度較短較長控制器實現(xiàn)方式絕大多數(shù)為微程序控制絕大多數(shù)為硬布線控制軟件系統(tǒng)開發(fā)時間較短較長總的來說RISC優(yōu)點：在使用相同的晶片技術(shù)和相同運行時鐘下，RISC系統(tǒng)的運行速度將是CISC的2?4倍。由于RISC處理器的指令集是精簡的，它的記憶體管理單元、浮點單元等都能設(shè)計在同一塊晶片上。RISC處理器比相對應(yīng)的CISC處理器設(shè)計更簡單，所需要的時間將變得更短，并可以比CISC處理器應(yīng)用更多先進的技術(shù)，開發(fā)更快的下一代處理器。

900600IODCOE6希靄務(wù)官超矍呈藝扇盂當(dāng)雷1Q00丫需廣-*-35W(pre-HISCimprovemenl900600IODCOE6希靄務(wù)官超矍呈藝扇盂當(dāng)雷1Q00丫需廣-*-35W(pre-HISCimprovemenlrate)*RISG圖2.1在過去近20年RISC性能統(tǒng)計圖ARM的進化史現(xiàn)如今，ARM芯片的出貨量每年都比上一年多20億片以上。不像很多其它的半導(dǎo)體公司，ARM從不制造和銷售具體的處理器芯片。取而代之的，是ARM把處理器的設(shè)計授權(quán)給相關(guān)的商務(wù)合作伙伴,讓他們?nèi)ジ鶕?jù)自己的強項設(shè)計具體的芯片，這些伙伴可都是巨頭啊。基于ARM低成本和高效的處理器設(shè)計方案，得到授權(quán)的廠商生產(chǎn)了多種多樣的的處理器、單片機以及片上系統(tǒng)(SOC)。這種商業(yè)模式就是所謂的"知識產(chǎn)權(quán)授權(quán)"。除了設(shè)計處理器，ARM也設(shè)計系統(tǒng)級IP和軟件IP。為了挺它們，ARM開發(fā)了許多配套的基礎(chǔ)開發(fā)工具、硬件以及軟件產(chǎn)品。使用這些工具，合作伙伴可以更加舒心地開發(fā)他們自己的產(chǎn)品。ARM十幾年如一日地開發(fā)新的處理器內(nèi)核和系統(tǒng)功能塊。這些包括流行的ARM7TDMI處理器，還有更新的高檔產(chǎn)品ARM1176TZ(F)-S處理器，后者能拿去做高檔手機。功能的不斷進化，處理水平的持續(xù)提高，年深日久造就了一系列的ARM架構(gòu)。要說明的是，架構(gòu)版本號和名字中的數(shù)字并不是一碼事。比如，ARM7TDMI是基于ARMv4T架構(gòu)的(T表示支持"Thumb指令")；ARMv5TE架構(gòu)則是伴隨著ARM9E處理器家族亮相的。ARM9E家族成員包括ARM926E-S和ARM946E-S。ARMv5TE架構(gòu)添加了”服務(wù)于多媒體應(yīng)用增強的DSP指令"。后來又出了ARM11，ARM11是基于ARMv6架構(gòu)建成的?；贏RMv6架構(gòu)的處理器包括ARM1136J(F)-S，ARM1156T2(F)-S，以及ARM1176JZ(F)-S。ARMv6是ARM進化史上的一個重要里程碑：從那時候起，許多突破性的新技術(shù)被引進，存儲器系統(tǒng)加入了很多的嶄新的特性，單指令流多數(shù)據(jù)流(SIMD)指令也是從v6開始首次引入的。而最前衛(wèi)的新技術(shù)，就是經(jīng)過優(yōu)化的Thumb-2指令集，它專為低成本的單片機及汽車組件市場。ARMv6的設(shè)計中還有另一個重大的決定：雖然這個架構(gòu)要能上能下，從最低端的MCU到最高端的"應(yīng)用處理器"都通吃，但不能因此就這也會，那也會，但就是都不精。仍須定位準(zhǔn)確，使處理器的架構(gòu)能勝任每個應(yīng)用領(lǐng)域。結(jié)果就是，要使ARMv6能夠靈活地配置和剪裁。對于成本敏感市場，要設(shè)計一個低門數(shù)的架構(gòu)，讓她有極強的確定性；另一方面，在高端市場上，不管是要有豐富功能的還是要有高性能的，都要有拿得出手的好東西。最近的幾年，基于從ARMv6開始的新設(shè)計理念，ARM進一步擴展了它的CPU設(shè)計，成果就是ARMv7架構(gòu)的閃亮登場。在這個版本中，內(nèi)核架構(gòu)首次從單一款式變成3種款式。1） 款式A：設(shè)計用于高性能的"開放應(yīng)用平臺"--越來越接近電腦了。2） 款式R：用于高端的嵌入式系統(tǒng)，尤其是那些帶有實時要求的（又要快又要實時）。3） 款式M：用于深度嵌入的，單片機風(fēng)格的系統(tǒng)中。業(yè)理器名字架鞫版本號存儲器管理特性其它特性ARM7TDMIw4TARM7TDMI-Sv4TARW17EJ-SvSEDSPJazalle[Pft3]ARM920Tv4TMMUARM922Tv4TMMUv5EMMUDSPJazalleAilM946E-$v5EMPUDSPARM966E-Sv5EDSPARM968E-5v5EAR陽966HSv5EMPU(□選)DSPARM1020Ev5EMMUDSPARML022Fv5EMMUDSPARM1026EJ-Sv5EMMU或MP嚴(yán)唧DSP*Ja^elleARM1136J(F}-SMMUDSP,Js^elleARMlX7UZ|FhSv6MMU+TrustZoneDSPjGazelleARM11MPCorev6務(wù)處理器緩存支持DSPARM1156T2(F)-$我胡叫DSPCortex-MSv7-MMPU■町選〉NVJCCortex-R4v?-RMPUDSPCcrttw-H4Fv?-RMPUDSP+浮點運算Cartax-AEv?-AMMU+TruitZoneDSP,jaz^llq圖2.2ARM處理器名字三、ARM體系結(jié)構(gòu)介紹

3?1ARM發(fā)展簡介自2005年，每年超過一個億的手機銷售約98%至少使用了一個ARM處理器。［4］截至2009年，占大約90%的所有嵌入式32位RISC處理器⑸和ARM處理器被廣泛使用在消費性電子產(chǎn)品，包括個人數(shù)字助理（PDA）,平板電腦，移動電話，數(shù)字媒體和音樂播放器，手持式游戲游戲機，計算器和計算機外圍設(shè)備，如硬盤驅(qū)動器和路由器。2011年，ARM的客戶報告了79億ARM處理器出貨量，占有95%的智能手機，90%的硬盤驅(qū)動器，40%的數(shù)字電視和機頂盒，15%的單片機，和20%的移動電腦［2］。在2012年，微軟與ARM科技生產(chǎn)了新的Surface平板電腦，還有，AMD宣布它將于2014年開始生產(chǎn)基于ARM核心的64位服務(wù)器芯片?！鯝RMoffersaroadmapofprocessorsthat

meetfutureperformancerequirements200015001000500RTO&RTOSRTOS200015001000500RTO&RTOSRTOS2003 2004 2005 200& 2007 2008 2009圖3.1ARM近年發(fā)展和覆蓋領(lǐng)域ARM架構(gòu)及CPU模式架構(gòu):從1995年開始,《ARM體系結(jié)構(gòu)參考手冊》是ARM文檔的主要來源，提供了關(guān)于ARM處理器架構(gòu)和指令集，區(qū)分接口，所有的ARM處理器的支持（如指令語義）的實現(xiàn)細節(jié)可能會有所不同。該體系結(jié)構(gòu)隨著時間的演變，并與Cortex系列的核心開始，存在三個“配置”的定義如下："應(yīng)用"配置:Cortex-A系列"實時"配置:Cortex-R系列"微處理器"配置:Cortex-M系列.每個配置允許有其子集的架構(gòu)。例如，用于ARMv6-M配置（所使用的CortexM0/M0+/M1）的一個子集ARMv7-M架構(gòu)（支持較少的指令）。CPU模式CPUARM架構(gòu)指定了以下的CPU模式。在任何時刻，CPU可以在只有一種模式，但由于外部事件（中斷）或編程方式可以能夠切換模式。UsermodeTheonlynon-privilegedmode.SystemmodeTheonlyprivilegedmodethatisnotenteredbyanexception.ItcanonlybeenteredbyexecutinganinstructionthatexplicitlywritestothemodebitsoftheCPSR.Supervisor（svc）modeAprivilegedmodeenteredwhenevertheCPUisresetorwhenaSWIinstructionisexecuted.AbortmodeAprivilegedmodethatisenteredwheneveraprefetchabortordataabortexceptionoccurs.UndefinedmodeAprivilegedmodethatisenteredwheneveranundefinedinstructionexceptionoccurs.InterruptmodeAprivilegedmodethatisenteredwhenevertheprocessoracceptsanIRQinterrupt.FastInterruptmodeAprivilegedmodethatisenteredwhenevertheprocessoracceptsanFIQinterrupt.HypmodeAhypervisormodeintroducedinarmv-7aforcortex-A15processorforprovidinghardwarevirtualizationsupport.3.3ARM編程特色有個附加在ARM設(shè)計中好玩的東西，就是使用一個4-bit條件編碼在每個指令前頭，表示每支指令的運行是否為有條件式的這大大的減低了在存儲器訪問指令時用到的編碼位，換句話說，它避免在對小型敘述如if做分支指令。有個標(biāo)準(zhǔn)的示例引用歐幾里得的最大公因子算法：在C編程語言中，循環(huán)為：intgcd（inti,intj）while(i!=j)if(i>j)i-=j；elsej-=i；returni;}在ARM匯編語言中，循環(huán)為：loop:CMPRi,Rj ；設(shè)置條件為'NE"不等于)if(i!=j)；〃GT〃大于)if(i>j),;or〃LT〃小于)if(i<j)SUBGTRi,Ri,Rj；若〃GT〃大于)，i=i-j；SUBLTRj,Rj,Ri；若〃LT〃(小于)，j=j-i;BNEloop ；若〃NE〃不等于)，則繼續(xù)循環(huán)這避開了then和else子句之間的分支。另一項指令集的特色是，能將位移(shift)和回轉(zhuǎn)(rotate)等功能并成"數(shù)據(jù)處理"型的指令(算數(shù)、邏輯、和暫存器之間的搬移)，因此舉例來說，一個C語言的敘述a+=(j<<2)；在ARM之下，可簡化成只需一個word和一個cycle即可完成的指令A(yù)DDRa,Ra,Rj,LSL#2這結(jié)果可讓一般的ARM程序變得更加緊密，而不需經(jīng)常使用存儲器訪問，流水線也可以更有效地使用。即使在ARM以一般認(rèn)定為慢速的速度下運行，與更復(fù)雜的CPU設(shè)計相比它仍能運行得不錯。ARM處理器還有一些在其他RISC的架構(gòu)所不常見到的特色，例如程序計數(shù)器相對尋址(的確在ARM上程序計數(shù)器為16個暫存器的其中一個)以及前遞加或后遞加的尋址模式。另外值得注意的是ARM處理器會隨著時間不斷地增加它的指令集。譬如某些早期的ARM處理器(比ARM7TDMI更早)，可能并未具備指令可以讀取2Bytes的數(shù)量；因此嚴(yán)格來講，對這些處理器產(chǎn)生代碼時，就不可能處理如C語言對象中使用“volatileshO數(shù)”據(jù)型態(tài)。3.4ARM指令集講求精簡又快速的設(shè)計方式，整體電路化卻又不采用微碼，就像早期使用在艾康微電腦的8位6502處理器。ARM架構(gòu)包含了以下精簡指令集處理器的特性：讀取/存儲架構(gòu)不支持地址不對齊存儲器訪問(ARMv6內(nèi)核現(xiàn)已支持)正交指令集(任意訪問指令可以任意的尋址方式訪問數(shù)據(jù)Orthogonalinstructionset)大量的16x32-bit寄存器陣列(registerfile)固定的32bits操作碼（opcode）長度，降低編碼數(shù)量所產(chǎn)生的耗費，減輕解碼和流水線化的負(fù)擔(dān)。大多均為一個CPU周期運行。為了補強這種簡單的設(shè)計方式，相較于同時期的處理器如Intel80286和Motorola68020,還多加了一些特殊設(shè)計：大部分指令可以條件式地運行，降低在分支時產(chǎn)生的負(fù)重，彌補分支預(yù)測器（branchpredictor）的不足。算數(shù)指令只會在要求時更改條件編碼（conditioncode）32-bit筒型位移器（barrelshifter）可用來運行大部分的算數(shù)指令和尋址計算而不會損失性能強大的索引尋址模式（addressingmode）精簡但快速的雙優(yōu)先級中斷子系統(tǒng)，具有可切換的暫存器組3.5ARM新特色Thumb較新的ARM處理器有一種16-bit指令模式，叫做Thumb，也許跟每個條件式運行指令均耗用4位的情形有關(guān)。在Thumb模式下，較小的opcode有更少的功能性。例如，只有分支可以是條件式的，且許多opcode無法訪問所有CPU的暫存器。然而，較短的opcode提供整體更佳的編碼密度（注：意指代碼在存儲器中占的空間），即使有些運算需要更多的指令。特別在存儲器端口或總線寬度限制在32以下的情形時，更短的Thumbopcode能更有效地使用有限的存儲器帶寬，因而提供比32位代碼更佳的性能。典型的嵌入式硬件僅具有較小的32-bitdatapath尋址范圍以及其他更窄的16bits尋址（例如GameBoyAdvance））在這種情形下，通?？尚械姆桨甘蔷幾g成Thumb代碼，并自行優(yōu)化一些使用（非Thumb）32位指令集的CPU相關(guān)程序區(qū)，因而能將它們置入受限的32-bit總線寬度的存儲器中。首顆具備Thumb技術(shù)的處理器是ARM7TDMI。所有ARM9和后來的家族，包括XScale，都納入了Thumb技術(shù)。Thumb-2Thumb-2技術(shù)首見于“ARM1156核心”，并于2003年發(fā)表。Thumb-2擴充了受限的16位Thumb指令集，以額外的32位指令讓指令集的使用更廣泛。因此Thumb-2的預(yù)期目標(biāo)是要達到近乎Thumb的編碼密度，但能表現(xiàn)出近乎ARM指令集在32位存儲器下的性能。Thumb-2至今也從ARM和Thumb指令集中派生出多種指令，包含位欄操作、分支建表和條件運行等功能。ThumbExecutionEnvironment（ThumbEE）ThumbEE，也就是所謂的Thumb-2EE,業(yè)界稱為JazelleRCT技術(shù)，于2005年發(fā)表，首見于“Cortex-A8”處理器。ThumbEE提供從Thumb-2而來的一些擴充性，在所處的運行環(huán)境下，使得指令集能特別適用于運行階段的編碼產(chǎn)生（例如實時編譯）Thumb-2EE是專為一些語言如Limbo、Java、C#、Perl和Python，并能讓實時編譯器能夠輸出更小的編譯碼卻不會影響到性能。ThumbEE所提供的新功能，包括在每次訪問指令時自動檢查是否有無效指針，以及一種可以運行數(shù)組范圍檢查的指令，并能夠分支到分類器，其包含一小部份經(jīng)常調(diào)用的編碼,通常用于高級語言功能的實現(xiàn)，例如對一個新對象做存儲器配置。四、x86體系結(jié)構(gòu)介紹4.1x86架構(gòu)及CPU模式x86是由Intel推出的一種精簡指令集，用于控制芯片的運行的程序。x86架構(gòu)于1978年推出的Intel8086中央處理器中首度出現(xiàn)，它是從Intel8008處理器中發(fā)展而來的，之后x86便成為了個人計算機的標(biāo)準(zhǔn)平臺，成為了歷來最成功的CPU架構(gòu)。x86架構(gòu)是重要的可變指令長度的CISC，字組長度的存儲器訪問允許不對齊存儲器地址，字組是以低位字節(jié)在前的順序儲存在存儲器中。向前兼容性一直都是在x86架構(gòu)的發(fā)展背后一股驅(qū)動力量。但在較新的微架構(gòu)中，x86處理器會把x86指令轉(zhuǎn)換為更像RISC的微指令再予執(zhí)行，從而獲得可與RISC比擬的超標(biāo)量性能，而仍然保持向前兼容。x86架構(gòu)的處理器一共有四種執(zhí)行模式，分別是真實模式，保護模式，系統(tǒng)管理模式以及虛擬V86模式。4.2x86體系結(jié)構(gòu)的特點X86采用了CISC指令集。CISC指令集的各種指令中，在大約有20%的指令會被反復(fù)使用，占整個程序代碼的80%。而余下的80%的指令卻不經(jīng)常使用，在程序設(shè)計中只占20%?？偩€接口部件BIU總線接口部件由4個16位段寄存器(DS,ES,SS,CS)、一個16位指令指針寄存器(IP)、20位物理地址加法器、6字節(jié)指令隊列(8088為4字節(jié))及總線控制電路組成，負(fù)責(zé)與存儲器及I/O端口的數(shù)據(jù)傳送。執(zhí)行部件EU執(zhí)行部件由ALU、寄存器陣列(AX,BX,CX,DX,SI,DI,BP,SP)、標(biāo)志寄存器(PSW)等幾個部分組成，其任務(wù)就是從指令隊列流中取出指令，然后分析和執(zhí)行指令，還負(fù)責(zé)計算操作數(shù)的16位偏移地址。寄存器的結(jié)構(gòu)1）數(shù)據(jù)寄存器AX、BX、CX、DX均為16位的寄存器，它們中的每一個又可分為高字節(jié)H和低字節(jié)L。即AH、BH、CH、DH及AL、BL、CL、DL可作為單獨的8位寄存器使用。不論16位寄存器還是8位寄存器，它們均可寄存操作數(shù)及運算的中間結(jié)果。有少數(shù)指令指定某個寄存器專用，例如，串操作指令指定CX專門用作記錄串中元素個數(shù)的計數(shù)器。2）段寄存器組：CS、DS、SS、ES。8086/8088的20位物理地址在CPU內(nèi)部要由兩部分相加形成的°SP、BP、SI、DI是用以指明其偏移地址，即20位物理地址的低16位；而CS、DS、SS、ES是用以指明20位物理地址的高16位的，故稱作段寄存器。4個存儲器使用專一，不能互換，CS識別當(dāng)前代碼段,DS識別當(dāng)前數(shù)據(jù)段，SS識別當(dāng)前堆棧段；ES識別當(dāng)前附加段。一般情況下，DS和ES都須用戶在程序中設(shè)置初值。3）控制寄存器組：IP和FLAG。指令指針I(yè)P用以指明當(dāng)前要執(zhí)行指令的偏移地址（段地址由CS提供）。標(biāo)志寄存器FLAG有16位，用了其中的九位，分兩組：狀態(tài)標(biāo)志和控制標(biāo)志。前者用以記錄狀態(tài)信息，由6位組成，后者用以記錄控制信息由3位組成。6位狀態(tài)標(biāo)志，包括CF、AF、OF、SF、PF和ZF,它反映前一次涉及ALU操作的結(jié)果，對用戶它“只讀不寫”?？刂茦?biāo)志包括方向標(biāo)志DF，中斷允許標(biāo)志IF及陷阱標(biāo)志TF，中斷允許標(biāo)志IF及陷阱標(biāo)志TF，可通過指令設(shè)置。五、MIPS體系結(jié)構(gòu)簡介5.1MIPS架構(gòu)及CPU模式M尸言MIPS是一種RISC結(jié)構(gòu)的CPU，MIPS起源于一個學(xué)術(shù)研究項目，該項目的設(shè)計小組連同幾個半導(dǎo)體廠商合伙人希望能制造出芯片并拿到市場上去賣。結(jié)果是該結(jié)構(gòu)得到了工業(yè)領(lǐng)域內(nèi)最大范圍的具有影響力的制造商們的支持。從生產(chǎn)專用集成電路核心（ASICCores）的廠家（LSILogic,Toshiba,Philips,NEC）到生產(chǎn)低成本CPU的廠家（NEC,Toshiba，和IDT），從低端64位處理器生產(chǎn)廠家（IDT,NKK,NEC）到高端64位處理器生產(chǎn)廠家（NEC,Toshiba和IDT）。1984年，MIPS計算機公司成立。1992年，SGI收購了MIPS計算機公司。1998年，MIPS脫離SGI，成為MIPS技術(shù)公司。MIPS技術(shù)公司是一家設(shè)計制造高性能、高檔次及嵌入式32位和64位處理器的廠商，在RISC處理器方面占有重要地位。MIPS公司設(shè)計RISC處理器始于二十世紀(jì)八十年代初，1986年推出R2000處理器，1988年推R3000處理器，1991年推出第一款64位商用微處器R4000。之后又陸續(xù)推出R8000（于1994年）、R10000（于1996年）和R12000（于1997年）等型號。隨后，MIPS公司的戰(zhàn)略發(fā)生變化，把重點放在嵌入式系統(tǒng)。1999年，MIPS公司發(fā)布MIPS32和MIPS64架構(gòu)標(biāo)準(zhǔn)，為未來MIPS處理器的開發(fā)奠定了基礎(chǔ)。新的架構(gòu)集成了所有原來NIPS指令集，并且增加了許多更強大的功能。MIPS公司陸續(xù)開發(fā)了高性能、低功耗的32位處理器內(nèi)核（core）MIPS324Kc與高性能64位處理器內(nèi)核MIPS645Kc。2000年，MIPS公司發(fā)布了針對MIPS324Kc的版本以及64位MIPS6420Kc處理器內(nèi)核。MIPS架構(gòu)的CPU能夠用于手機、平板電腦、筆記本電腦、家用臺式機