工學(xué)PCA課件 第二章 Intel PCA開發(fā)系統(tǒng)

第二章IntelPCA開發(fā)系統(tǒng)

XScale系統(tǒng)結(jié)構(gòu)PXA255處理器結(jié)構(gòu)與特性基于XScale的PXA255開發(fā)系統(tǒng)

第二章IntelPCA開發(fā)系統(tǒng)XScale系統(tǒng)結(jié)2.1、XScale系統(tǒng)結(jié)構(gòu)2.1、XScale系統(tǒng)結(jié)構(gòu)2.1.1采用改進型哈佛結(jié)構(gòu)其結(jié)構(gòu)特點為：使用兩個獨立的存儲器模塊，分別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存，以便實現(xiàn)并行處理；

具有一條獨立的地址總線和一條獨立的數(shù)據(jù)總線，利用公用地址總線訪問兩個存儲模塊（程序存儲模塊和數(shù)據(jù)存儲模塊），公用數(shù)據(jù)總線則被用來完成程序存儲模塊或數(shù)據(jù)存儲模塊與CPU之間的數(shù)據(jù)傳輸；

兩條總線由程序存儲器和數(shù)據(jù)存儲器分時共用。2.1.1采用改進型哈佛結(jié)構(gòu)其結(jié)構(gòu)特點為：2.1.2采用7級超級流水線PXA255擁有7級超級流水線，主要由主流水線、MAC流水線和內(nèi)存訪問流水線組成。2.1.2采用7級超級流水線PXA255擁有7級超級流水五級流水線流水線技術(shù)五級流水線流水線技術(shù)流水線技術(shù)流水線是指在程序執(zhí)行時多條指令重疊進行操作的一種準(zhǔn)并行處理實現(xiàn)技術(shù)。統(tǒng)水線要求所有的流水級部件必須在相同的時間內(nèi)完成各自的子過程，在流水線中指令流動一步是一個機器周期。機器周期的長度必須由最慢的流水級部件處理子過程所需的時間決定。指令流水線是將指令執(zhí)行分成幾個子過程，每一個子過程對應(yīng)一個工位，我們稱為流水級或流水節(jié)拍。流水線技術(shù)流水線是指在程序執(zhí)行時多條指令重疊進行操作的一種指令流水執(zhí)行特點：1、一條指令分成幾個子過程，每個子過程為一個流水級。2、每個子過程由專門的硬件功能部件來完成。3、每個流水功能部件的工作時間是不相同的，流水節(jié)拍時間由最長的流水功能部件處理時間決定。4、流水線工作一般有三個階段，即建立、穩(wěn)態(tài)和排空階段。5、理想情況下，在流水線處于穩(wěn)態(tài)時，每一流水節(jié)拍時間都得到一條指令執(zhí)行的結(jié)果，流水加速比就等于流水線的級數(shù)，即流水深度。指令流水執(zhí)行特點：1、一條指令分成幾個子過程，每個子過程為一F1/F2指令讀取ID指令譯碼RF寄存器文件/移位級X1執(zhí)行級X2執(zhí)行級XWB寫回級PXA255主流水線F1/F2指令讀取PXA255主流水線MAC流水線執(zhí)行所有的乘/累加指令，它執(zhí)行40位累加寄存器acc0同時也能將指令值轉(zhuǎn)化成普通的ARM寄存器值。MAC不是真正的一條流水線，指令的類型和資源均定它所需的周期數(shù)。不會同時兩條指令出現(xiàn)在MAC流水線上。當(dāng)MAC在處理一條指令的時候其它指令不允許進出到M1中，除非原來的指令在下一個周期中處理完成。MAC單元執(zhí)行開始于M1，接受2個32位操作數(shù)，N個周期后完成并返回寄存器文件。MAC流水線執(zhí)行所有的乘/累加指令，它執(zhí)行40位累加寄存內(nèi)存訪問流水線內(nèi)存流水線有D1、D2和DWB3級構(gòu)成，獨立完成指令的裝載和存儲。在執(zhí)行完X1后開始執(zhí)行D1級，計算有效的存/取地址。在D2級數(shù)據(jù)Cache和小型數(shù)據(jù)cache返回目的數(shù)據(jù)，在DWB級進行填入緩沖器和寫入緩沖器操作。內(nèi)存訪問流水線內(nèi)存流水線有D1、D2和DWB3級構(gòu)成，獨立2.1.3XScale乘/累加MAC

MAC只需一個周期即完成乘/累加操作；MAC由32位乘法和一個CSA（CarrySaveAdder）華萊士加法樹（WT結(jié)構(gòu)）構(gòu)成，最后產(chǎn)生40位累加器CSA(CarrySaveAdder)將本級進位傳至下級,求和速度快,且速度與字長無關(guān)。在陣列乘法器中,CSA把PP陣列（被乘數(shù)與乘數(shù)中的某一位相乘,產(chǎn)生一組PP）縮減至Sum和Carry兩項,再用高速加法器求和得積。2.1.3XScale乘/累加MACMAC只需一個周期CSA加法器構(gòu)成的乘法器CSA加法器構(gòu)成的乘法器(a)普通串行結(jié)構(gòu)；(b)華萊士壓縮樹(a)普通串行結(jié)構(gòu)；(b)華萊士壓縮樹2.1.4內(nèi)存管理（MMU）提供內(nèi)存訪問保護和虛擬地址到物理地址的映射支持指令TLB和數(shù)據(jù)TLBTLB--TranslationLookasideBuffers,地址變換后備緩沖器）使用CP15協(xié)處理器來完成MMU2.1.4內(nèi)存管理（MMU）提供內(nèi)存訪問保護和虛擬地址一般從虛擬地址到物理地址需2次主存，為減少主存接入代價，就在虛擬地址和物理地址之間插入一個TLB。一般每個存儲器有一個TLB，所以Xscale中有DTLB和ITLB。為了減少TLB的開銷，TLB中只存放最近使用過的頁表項，其淘汰替代算法采用循環(huán)法。TLB增加了相應(yīng)的鎖操作。TLB--地址變換后備緩沖器一般從虛擬地址到物理地址需2次主存，為減少主存接入代價，2.1.5

Cache結(jié)構(gòu)XScale的Cache有32KBICache和DCache、2KB微小型ICache和DCache有128入口的直接映像Cache結(jié)構(gòu)的分支目標(biāo)緩沖器BTBXscale支持寫回和寫直通操作。寫回：命中Cache的存儲操作不產(chǎn)生一個到外部存儲器的寫操作。它緩解了外部存儲器壓力。寫直通：所有的存儲操作都要寫到外部存儲器，它保持了外部存儲器和Cache的一致性2.1.5Cache結(jié)構(gòu)XScale的Cache有3[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)分支目標(biāo)緩沖器（BTB）

分支目標(biāo)緩沖器（BTB）2.1.6Xscale性能檢測(使用CP14協(xié)處理器)XScale的性能監(jiān)測模塊可以通過CP14的寄存器0~3進行控制

2個32位性能計數(shù)器，它可以分別對2個獨立的事件同時進行計數(shù)；1個時鐘計數(shù)器，記錄內(nèi)核時鐘數(shù)，用來表示時間延遲。

2.1.6Xscale性能檢測(使用CP14協(xié)處理器)XS2.1.7Xscale調(diào)試Xscale的JTAG調(diào)試方式

2.1.7Xscale調(diào)試Xscale的JTAG調(diào)試方式接收/發(fā)送控制寄存器（TXRXCTRL）

RR位,為1時RX準(zhǔn)備好,為0時無數(shù)據(jù)或不可用。OV位,為1時RX溢出,為0時無溢出。D位，該位為高速下載標(biāo)志位。TR位,為1時TX準(zhǔn)備好,為0時無數(shù)據(jù)或不可用。接收/發(fā)送控制寄存器（TXRXCTRL）RR位,為1時R通用RX應(yīng)答協(xié)議通用RX應(yīng)答協(xié)議XScale系統(tǒng)結(jié)構(gòu)

PXA255處理器結(jié)構(gòu)與特性基于XScale的PXA255開發(fā)系統(tǒng)

XScale系統(tǒng)結(jié)構(gòu)IntelPXA255結(jié)構(gòu)IntelPXA255結(jié)構(gòu)PXA255結(jié)構(gòu)特點時鐘和電源控制器存儲器控制器：支持100MHzSDRAMDMA控制器：具有16個優(yōu)先級通道LCD控制器：支持被動和主動LCD顯示系統(tǒng)集成模塊：包括GPIO、中斷控制器、實時時鐘、PWM。支持各種接口：I2S,I2C,2路UART,IrDa,USBClient,MMC,NSSP等PXA255結(jié)構(gòu)特點時鐘和電源控制器2.2.1、時鐘管理2.2.1、時鐘管理2.2.2電源管理TurboMode:在短時間內(nèi)高速運行.快速方式的加速倍率有CCCR寄存器N值決定.RunMode:正常工作方式.IdleMode:停止CPU內(nèi)核時鐘，但仍繼續(xù)監(jiān)視片內(nèi)外中斷服務(wù)請求當(dāng)發(fā)生允許中斷時可喚醒CPU，重新啟動CPU時鐘.SleepMode:CPU內(nèi)核無電源，僅RTC核電源管理器繼續(xù)工作。SDRAM置為自我刷新方式。功耗最低2.2.2電源管理TurboMode:2.2.3、DMA控制器共有16各通道，每個通道有4各32位寄存器控制外設(shè)與存儲器及存儲器與存儲器之間的傳送提供了兩種操作模式：

非描述子接入方式：主要用于輪詢模式描述子接入方式：主要用于中斷模式（更有效）

16個信道被分為四組，其優(yōu)先級各不相同每個外設(shè)都有一個或多個專用DMA請求線2.2.3、DMA控制器共有16各通道，每個通道有4各322.2.4、存儲器控制器SDRAM最大100MHz存儲器總線接口可與DRAM、SDRAM、ROM、SMROM、SRAM以及其它潛在的I/O器件共享數(shù)據(jù)信號SDRAM支持4個塊，每塊最大可為64MB。4個塊又可分兩對，每對中兩個塊大小和管理必須一樣，不同對可以不一樣。靜態(tài)存儲器接口和潛在的可變速率I/O接口支持6個片選（CS[5..0]）,每個片選可獨立管理.支持16位PC卡/CompactFlash接口2.2.4、存儲器控制器SDRAM最大100MHz[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)2.2.5、LCD控制器最大支持1024×1024，16bits顏色的LCDSitsang開發(fā)板使用的LCD是640×480支持被動（DSTN）和主動（TFT）顯示模式DSTN：掃描屏幕被分為上下兩部分，CPU同時并行對這兩部分進行刷新（雙掃描），DSTN顯示屏上每個像素點的亮度和對比度因不能獨立控制，顯示效果不佳。每個像素點不能自身發(fā)光，是無源像點。TFT：每個液晶像素點是由集成在像素點后面的薄膜晶體管來驅(qū)動，是有源像素點。2.2.5、LCD控制器最大支持1024×1024，16bInterruptcontrollerGPIORealtimeclockOStimerPWM2.2.6、系統(tǒng)集成單元Interruptcontroller2.2.6、系統(tǒng)集成Interruptcontroller提供22個中斷源，各中斷可設(shè)置為IRQ或FIQ，F(xiàn)IQ優(yōu)先級高于IRQ中斷控制器分兩級：第一級包含中斷屏蔽寄存器(ICMR)和中斷狀態(tài)寄存器(ICPR)。第二級為該中斷的源器件的寄存器。通常情況下多個二級中斷可通過或操作產(chǎn)生一個一級中斷。Interruptcontroller提供22個中斷源[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)GPIOGPIO可產(chǎn)生和捕捉輸入和輸出信號；很多GPIO有第二功能，可通過GAFR設(shè)置；GPDR：設(shè)置GPIO腳的輸出還是輸入寫GPIO（設(shè)置為輸出腳）：GPSR(H),GPCR(L)讀GPIO（設(shè)置為輸入腳）：GPER和GFER用于設(shè)置上升/下降沿檢測；GEDR用于讀出GPIO跳變類型。GPIOGPIO可產(chǎn)生和捕捉輸入和輸出信號；實時時鐘（RTC）RTC可設(shè)置產(chǎn)生1Hz輸出的周期性信號?？捎蒖TC在預(yù)定時間產(chǎn)生中斷或喚醒事件。操作系統(tǒng)定時器時鐘由3.6864MHz振蕩器產(chǎn)生；OS計數(shù)寄存器OSCR，四個匹配寄存器OSMR[3:0]，狀態(tài)寄存器OSSR，中斷允許寄存器OIER當(dāng)OSCR與任一個OSMR值相同且允許中斷時，將置位OSSR中的標(biāo)志位。實時時鐘（RTC）RTC可設(shè)置產(chǎn)生1Hz輸出的周期性信號。PWM（脈沖寬度調(diào)制）可產(chǎn)生兩個獨立的輸出信號PWM0,PWM1可通過相應(yīng)的寄存器來控制每個輸出信號的周期及占空比在Sitsang板上PWM0被用于控制LCD顯示的亮度。一般要求周期大于4ms，占空比在20％～100％之間。PWM（脈沖寬度調(diào)制）可產(chǎn)生兩個獨立的輸出信號PWM0,7、其它接口與卡有關(guān)的接口MMC卡(多媒體存儲卡）SD卡CF卡串行接口USB1.1UART（fullfunctionUART,BTUART,STDUART）IrDA（FIR）SSP（增加了NetworkSSP功能）I2C7、其它接口與卡有關(guān)的接口CF卡CF卡采用閃存（flash）技術(shù)，CF卡使用3.3V到5V之間的任何電壓工作CF卡使用的連接器與PCMCIA卡所用的連接器相似一般CF卡的用電量僅為磁盤驅(qū)動器（4.6cm和6.4cm）的5%尺寸：43mmx36mx3.3mmCF卡CF卡采用閃存（flash）技術(shù)，CF卡使用3.3VSD卡

SecureDigitalMemoryCard

通過9針的接口界面與專門的驅(qū)動器相連接，不需要額外的電源來保持其上記憶的信息尺寸為32mmx24mmx2.1mmMMC可以被新的SD設(shè)備存取，兼容性則取決于應(yīng)用軟件，但SD卡卻不可以被MMC設(shè)備存取SD卡SecureDigitalMemoryCardMMC卡

MultiMediaCard尺寸32mmx24mmx1.4mm接口只有7針MMC的操作電壓為2.7伏到3.6伏，寫/讀電流只有27mA和23mA，功耗很低MMC卡MultiMediaCardUSB1.1接口電氣特性

圖5-10USB的電纜高速信號的比特率為12Mbps，低速信號為1.5Mbp

時鐘信號被轉(zhuǎn)換成NRZI(NoneReturnZeroInvert，即無回零反向碼)碼:遇0轉(zhuǎn)換點位，遇1不轉(zhuǎn)換USB1.1接口電氣特性圖5-10USB的電纜高速信總線的拓撲結(jié)構(gòu)

圖5－8總線的拓撲結(jié)構(gòu)總線的拓撲結(jié)構(gòu)圖5－8總線的拓撲結(jié)構(gòu)I2C公用雙總線結(jié)構(gòu)

I2C公用雙總線結(jié)構(gòu)[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)IrDA紅外線是波長在750nm至1mm之間的電磁波采用4PPM調(diào)制解調(diào)(PulsePositionModulation)，即通過分析脈沖的相位來辨別所傳輸?shù)臄?shù)據(jù)信息采用半雙工方式傳送數(shù)據(jù)IrDA紅外線是波長在750nm至1mm之間的電磁波4PPM調(diào)制方式四個時隙（timeslot）稱為一個時片（chip）一個時片編碼兩個位元，每個時片500ns4PPM調(diào)制方式四個時隙（timeslot）稱為一個時片（四個2-bitpairings，稱為nibbles位元組中先傳送最低兩個位元四個2-bitpairings，稱為nibblesIrDA（4Mbps）串行幀格式引導(dǎo)標(biāo)志/起始標(biāo)志地址控制（可選）數(shù)據(jù)CRC-32停止標(biāo)志引導(dǎo)標(biāo)志：1000000010100000重復(fù)16次起始標(biāo)志：00001100000011000110000001100000停止標(biāo)志：00001100000011000000011000000110IrDA（4Mbps）串行幀格式引導(dǎo)標(biāo)志/起始標(biāo)志地址控制（PXA270新增加的功能Intel的SpeedStep技術(shù)：根據(jù)需要動態(tài)調(diào)節(jié)CPU的性能，這樣可以降低電力消耗增加無線MMX技術(shù)附加外圍設(shè)備，比如USB接口和攝像機接口內(nèi)部256KSRAM減少電耗和延遲內(nèi)部有64M的32位包內(nèi)StrataFlash閃存PXA270新增加的功能Intel的SpeedStep技術(shù)XScale系統(tǒng)結(jié)構(gòu)PXA255處理器結(jié)構(gòu)與特性基于XScale的PXA255開發(fā)系統(tǒng)

--sitsang開發(fā)板

XScale系統(tǒng)結(jié)構(gòu)[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)64MbytesSDRAM32MbytesbootROM32Mbytesflashmemory一個compactflash插座觸摸屏控制器音頻辯解碼器ToshibaLTM04C380KLCD顯示一個USBclientport，兩個USBhostportsI2C總線通信LAN91C96*以太網(wǎng)控制器Sitsang開發(fā)板主要功能64MbytesSDRAMSitsang開發(fā)板主要功能Pulsewidthmodulationcontrol一個高速紅外線傳送器多個串口一個為SD卡或MMC卡的插槽一個為用戶使用的擴展槽Isolatableprocessorcorevoltageforprecisepowermeasurements用于應(yīng)用軟件調(diào)試使用的32個LEDs一個5-wayMini-Joystick和兩個軟按鈕重力加速度的傳感器Pulsewidthmodulationcontrol電源系統(tǒng)電源系統(tǒng)MemorymapMemorymapFlash64MBFlashmemory.2banksPressS2whenpowerontoswitchflashFlash64MBFlashmemory.2bankAccelerometerSensorMeasureaccelerationswithafull-scalerangeof±2g

Accelerations=(T1/T2–50%)/(12.5%)g

AccelerometerSensorMeasureacJTAGChainJTAGChainBLRs(板級寄存器)NameFunctionAccessAddressPCRPowercontrolregisterReadandwrite0x0800,0000BCRBoardcontrolregisterReadandwrite0x0800,0004BSRBoardstatusregisterReadonly0x0800,0008BIPRBoardinterruptpendingregisterReadandwrite0x0800,000CBIMRBoardinterruptmaskregisterReadandwrite0x0800,0010AXHRAccelerometerxdirectionlogichighcounterregisterReadonly,0x0800,0014AXLRReservedReadonly0x0800,0018AYHRAccelerometerYdirectionlogichighcounterregisterReadonly0x0800,001CJSSRHEXswitch,JoystickandsoftbuttonstatusregisterReadonly0x0800,0020LLEDRLow16-bitsLEDmatrixcontrolregisterReadandwrite0x0800,0024HLEDRHigh16-bitsLEDmatrixcontrolregisterReadandwrite0x0800,0028EX_BCRExpansioncardboardcontrolregisterReadandwrite0x0800,002CEX_BSRExpansioncardboardstatusregisterReadonly0x0800,0030EX_BIPRExpansioncardinterruptpendingregisterReadandwrite0x0800,0034EXPIMRExpansioncardinterruptmaskregisterReadandwrite0x0800,0038BLRs(板級寄存器)NameFunctionAccessABLRs----BIPRandBIMRBLRs----BIPRandBIMRBIPR和BIMPBIPR和BIMP

IRQ4<=(REG_BIPR_CF_IRQand REG_BIMR_CF_IRQ)or (REG_BIPR_USB_HC_IRQand REG_BIMR_USB_HC_IRQ);IRQ_Clr4<=not(Write_BIPR_Flagand( DATA_BIT_BIPR_CF_IRQor DATA_BIT_BIPR_USB_HC_IRQ));Sitsang板上IRQ4的處理：IRQ4<=(REG_BIPR_CF_IRQandSitsang開發(fā)板的層次安排第一層元件層第二層地層第三層走線層第四層地層第五層電源層第六層走線層第七層地層第八層底層Sitsang開發(fā)板的層次安排第一層元件層PCB布線要領(lǐng)電源、地線之間加上去耦電容，每個芯片至少一個0.01uF~0.1uF的電容盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號線用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用數(shù)字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，在板內(nèi)部數(shù)字地和模擬地處理，最后在一點連接信號線布線首先應(yīng)考慮用電源層，其次才是地層PCB布線要領(lǐng)電源、地線之間加上去耦電容，每個芯片至少一個0習(xí)題1、簡述XSCALE微內(nèi)核的特點2、簡述ARM，XSCALE和PXA255之間的關(guān)系3、查閱資料了解更多關(guān)于流水線技術(shù)的特點4、簡述馮.諾依曼結(jié)構(gòu)和哈佛兩種結(jié)構(gòu)的特點5、查閱資料了解STN和TFT兩類LCD屏的區(qū)別習(xí)題1、簡述XSCALE微內(nèi)核的特點第二章IntelPCA開發(fā)系統(tǒng)

XScale系統(tǒng)結(jié)構(gòu)PXA255處理器結(jié)構(gòu)與特性基于XScale的PXA255開發(fā)系統(tǒng)

第二章IntelPCA開發(fā)系統(tǒng)XScale系統(tǒng)結(jié)2.1、XScale系統(tǒng)結(jié)構(gòu)2.1、XScale系統(tǒng)結(jié)構(gòu)2.1.1采用改進型哈佛結(jié)構(gòu)其結(jié)構(gòu)特點為：使用兩個獨立的存儲器模塊，分別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存，以便實現(xiàn)并行處理；

具有一條獨立的地址總線和一條獨立的數(shù)據(jù)總線，利用公用地址總線訪問兩個存儲模塊（程序存儲模塊和數(shù)據(jù)存儲模塊），公用數(shù)據(jù)總線則被用來完成程序存儲模塊或數(shù)據(jù)存儲模塊與CPU之間的數(shù)據(jù)傳輸；

兩條總線由程序存儲器和數(shù)據(jù)存儲器分時共用。2.1.1采用改進型哈佛結(jié)構(gòu)其結(jié)構(gòu)特點為：2.1.2采用7級超級流水線PXA255擁有7級超級流水線，主要由主流水線、MAC流水線和內(nèi)存訪問流水線組成。2.1.2采用7級超級流水線PXA255擁有7級超級流水五級流水線流水線技術(shù)五級流水線流水線技術(shù)流水線技術(shù)流水線是指在程序執(zhí)行時多條指令重疊進行操作的一種準(zhǔn)并行處理實現(xiàn)技術(shù)。統(tǒng)水線要求所有的流水級部件必須在相同的時間內(nèi)完成各自的子過程，在流水線中指令流動一步是一個機器周期。機器周期的長度必須由最慢的流水級部件處理子過程所需的時間決定。指令流水線是將指令執(zhí)行分成幾個子過程，每一個子過程對應(yīng)一個工位，我們稱為流水級或流水節(jié)拍。流水線技術(shù)流水線是指在程序執(zhí)行時多條指令重疊進行操作的一種指令流水執(zhí)行特點：1、一條指令分成幾個子過程，每個子過程為一個流水級。2、每個子過程由專門的硬件功能部件來完成。3、每個流水功能部件的工作時間是不相同的，流水節(jié)拍時間由最長的流水功能部件處理時間決定。4、流水線工作一般有三個階段，即建立、穩(wěn)態(tài)和排空階段。5、理想情況下，在流水線處于穩(wěn)態(tài)時，每一流水節(jié)拍時間都得到一條指令執(zhí)行的結(jié)果，流水加速比就等于流水線的級數(shù)，即流水深度。指令流水執(zhí)行特點：1、一條指令分成幾個子過程，每個子過程為一F1/F2指令讀取ID指令譯碼RF寄存器文件/移位級X1執(zhí)行級X2執(zhí)行級XWB寫回級PXA255主流水線F1/F2指令讀取PXA255主流水線MAC流水線執(zhí)行所有的乘/累加指令，它執(zhí)行40位累加寄存器acc0同時也能將指令值轉(zhuǎn)化成普通的ARM寄存器值。MAC不是真正的一條流水線，指令的類型和資源均定它所需的周期數(shù)。不會同時兩條指令出現(xiàn)在MAC流水線上。當(dāng)MAC在處理一條指令的時候其它指令不允許進出到M1中，除非原來的指令在下一個周期中處理完成。MAC單元執(zhí)行開始于M1，接受2個32位操作數(shù)，N個周期后完成并返回寄存器文件。MAC流水線執(zhí)行所有的乘/累加指令，它執(zhí)行40位累加寄存內(nèi)存訪問流水線內(nèi)存流水線有D1、D2和DWB3級構(gòu)成，獨立完成指令的裝載和存儲。在執(zhí)行完X1后開始執(zhí)行D1級，計算有效的存/取地址。在D2級數(shù)據(jù)Cache和小型數(shù)據(jù)cache返回目的數(shù)據(jù)，在DWB級進行填入緩沖器和寫入緩沖器操作。內(nèi)存訪問流水線內(nèi)存流水線有D1、D2和DWB3級構(gòu)成，獨立2.1.3XScale乘/累加MAC

MAC只需一個周期即完成乘/累加操作；MAC由32位乘法和一個CSA（CarrySaveAdder）華萊士加法樹（WT結(jié)構(gòu)）構(gòu)成，最后產(chǎn)生40位累加器CSA(CarrySaveAdder)將本級進位傳至下級,求和速度快,且速度與字長無關(guān)。在陣列乘法器中,CSA把PP陣列（被乘數(shù)與乘數(shù)中的某一位相乘,產(chǎn)生一組PP）縮減至Sum和Carry兩項,再用高速加法器求和得積。2.1.3XScale乘/累加MACMAC只需一個周期CSA加法器構(gòu)成的乘法器CSA加法器構(gòu)成的乘法器(a)普通串行結(jié)構(gòu)；(b)華萊士壓縮樹(a)普通串行結(jié)構(gòu)；(b)華萊士壓縮樹2.1.4內(nèi)存管理（MMU）提供內(nèi)存訪問保護和虛擬地址到物理地址的映射支持指令TLB和數(shù)據(jù)TLBTLB--TranslationLookasideBuffers,地址變換后備緩沖器）使用CP15協(xié)處理器來完成MMU2.1.4內(nèi)存管理（MMU）提供內(nèi)存訪問保護和虛擬地址一般從虛擬地址到物理地址需2次主存，為減少主存接入代價，就在虛擬地址和物理地址之間插入一個TLB。一般每個存儲器有一個TLB，所以Xscale中有DTLB和ITLB。為了減少TLB的開銷，TLB中只存放最近使用過的頁表項，其淘汰替代算法采用循環(huán)法。TLB增加了相應(yīng)的鎖操作。TLB--地址變換后備緩沖器一般從虛擬地址到物理地址需2次主存，為減少主存接入代價，2.1.5

Cache結(jié)構(gòu)XScale的Cache有32KBICache和DCache、2KB微小型ICache和DCache有128入口的直接映像Cache結(jié)構(gòu)的分支目標(biāo)緩沖器BTBXscale支持寫回和寫直通操作。寫回：命中Cache的存儲操作不產(chǎn)生一個到外部存儲器的寫操作。它緩解了外部存儲器壓力。寫直通：所有的存儲操作都要寫到外部存儲器，它保持了外部存儲器和Cache的一致性2.1.5Cache結(jié)構(gòu)XScale的Cache有3[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)分支目標(biāo)緩沖器（BTB）

分支目標(biāo)緩沖器（BTB）2.1.6Xscale性能檢測(使用CP14協(xié)處理器)XScale的性能監(jiān)測模塊可以通過CP14的寄存器0~3進行控制

2個32位性能計數(shù)器，它可以分別對2個獨立的事件同時進行計數(shù)；1個時鐘計數(shù)器，記錄內(nèi)核時鐘數(shù)，用來表示時間延遲。

2.1.6Xscale性能檢測(使用CP14協(xié)處理器)XS2.1.7Xscale調(diào)試Xscale的JTAG調(diào)試方式

2.1.7Xscale調(diào)試Xscale的JTAG調(diào)試方式接收/發(fā)送控制寄存器（TXRXCTRL）

RR位,為1時RX準(zhǔn)備好,為0時無數(shù)據(jù)或不可用。OV位,為1時RX溢出,為0時無溢出。D位，該位為高速下載標(biāo)志位。TR位,為1時TX準(zhǔn)備好,為0時無數(shù)據(jù)或不可用。接收/發(fā)送控制寄存器（TXRXCTRL）RR位,為1時R通用RX應(yīng)答協(xié)議通用RX應(yīng)答協(xié)議XScale系統(tǒng)結(jié)構(gòu)

PXA255處理器結(jié)構(gòu)與特性基于XScale的PXA255開發(fā)系統(tǒng)

XScale系統(tǒng)結(jié)構(gòu)IntelPXA255結(jié)構(gòu)IntelPXA255結(jié)構(gòu)PXA255結(jié)構(gòu)特點時鐘和電源控制器存儲器控制器：支持100MHzSDRAMDMA控制器：具有16個優(yōu)先級通道LCD控制器：支持被動和主動LCD顯示系統(tǒng)集成模塊：包括GPIO、中斷控制器、實時時鐘、PWM。支持各種接口：I2S,I2C,2路UART,IrDa,USBClient,MMC,NSSP等PXA255結(jié)構(gòu)特點時鐘和電源控制器2.2.1、時鐘管理2.2.1、時鐘管理2.2.2電源管理TurboMode:在短時間內(nèi)高速運行.快速方式的加速倍率有CCCR寄存器N值決定.RunMode:正常工作方式.IdleMode:停止CPU內(nèi)核時鐘，但仍繼續(xù)監(jiān)視片內(nèi)外中斷服務(wù)請求當(dāng)發(fā)生允許中斷時可喚醒CPU，重新啟動CPU時鐘.SleepMode:CPU內(nèi)核無電源，僅RTC核電源管理器繼續(xù)工作。SDRAM置為自我刷新方式。功耗最低2.2.2電源管理TurboMode:2.2.3、DMA控制器共有16各通道，每個通道有4各32位寄存器控制外設(shè)與存儲器及存儲器與存儲器之間的傳送提供了兩種操作模式：

非描述子接入方式：主要用于輪詢模式描述子接入方式：主要用于中斷模式（更有效）

16個信道被分為四組，其優(yōu)先級各不相同每個外設(shè)都有一個或多個專用DMA請求線2.2.3、DMA控制器共有16各通道，每個通道有4各322.2.4、存儲器控制器SDRAM最大100MHz存儲器總線接口可與DRAM、SDRAM、ROM、SMROM、SRAM以及其它潛在的I/O器件共享數(shù)據(jù)信號SDRAM支持4個塊，每塊最大可為64MB。4個塊又可分兩對，每對中兩個塊大小和管理必須一樣，不同對可以不一樣。靜態(tài)存儲器接口和潛在的可變速率I/O接口支持6個片選（CS[5..0]）,每個片選可獨立管理.支持16位PC卡/CompactFlash接口2.2.4、存儲器控制器SDRAM最大100MHz[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)2.2.5、LCD控制器最大支持1024×1024，16bits顏色的LCDSitsang開發(fā)板使用的LCD是640×480支持被動（DSTN）和主動（TFT）顯示模式DSTN：掃描屏幕被分為上下兩部分，CPU同時并行對這兩部分進行刷新（雙掃描），DSTN顯示屏上每個像素點的亮度和對比度因不能獨立控制，顯示效果不佳。每個像素點不能自身發(fā)光，是無源像點。TFT：每個液晶像素點是由集成在像素點后面的薄膜晶體管來驅(qū)動，是有源像素點。2.2.5、LCD控制器最大支持1024×1024，16bInterruptcontrollerGPIORealtimeclockOStimerPWM2.2.6、系統(tǒng)集成單元Interruptcontroller2.2.6、系統(tǒng)集成Interruptcontroller提供22個中斷源，各中斷可設(shè)置為IRQ或FIQ，F(xiàn)IQ優(yōu)先級高于IRQ中斷控制器分兩級：第一級包含中斷屏蔽寄存器(ICMR)和中斷狀態(tài)寄存器(ICPR)。第二級為該中斷的源器件的寄存器。通常情況下多個二級中斷可通過或操作產(chǎn)生一個一級中斷。Interruptcontroller提供22個中斷源[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)GPIOGPIO可產(chǎn)生和捕捉輸入和輸出信號；很多GPIO有第二功能，可通過GAFR設(shè)置；GPDR：設(shè)置GPIO腳的輸出還是輸入寫GPIO（設(shè)置為輸出腳）：GPSR(H),GPCR(L)讀GPIO（設(shè)置為輸入腳）：GPER和GFER用于設(shè)置上升/下降沿檢測；GEDR用于讀出GPIO跳變類型。GPIOGPIO可產(chǎn)生和捕捉輸入和輸出信號；實時時鐘（RTC）RTC可設(shè)置產(chǎn)生1Hz輸出的周期性信號?？捎蒖TC在預(yù)定時間產(chǎn)生中斷或喚醒事件。操作系統(tǒng)定時器時鐘由3.6864MHz振蕩器產(chǎn)生；OS計數(shù)寄存器OSCR，四個匹配寄存器OSMR[3:0]，狀態(tài)寄存器OSSR，中斷允許寄存器OIER當(dāng)OSCR與任一個OSMR值相同且允許中斷時，將置位OSSR中的標(biāo)志位。實時時鐘（RTC）RTC可設(shè)置產(chǎn)生1Hz輸出的周期性信號。PWM（脈沖寬度調(diào)制）可產(chǎn)生兩個獨立的輸出信號PWM0,PWM1可通過相應(yīng)的寄存器來控制每個輸出信號的周期及占空比在Sitsang板上PWM0被用于控制LCD顯示的亮度。一般要求周期大于4ms，占空比在20％～100％之間。PWM（脈沖寬度調(diào)制）可產(chǎn)生兩個獨立的輸出信號PWM0,7、其它接口與卡有關(guān)的接口MMC卡(多媒體存儲卡）SD卡CF卡串行接口USB1.1UART（fullfunctionUART,BTUART,STDUART）IrDA（FIR）SSP（增加了NetworkSSP功能）I2C7、其它接口與卡有關(guān)的接口CF卡CF卡采用閃存（flash）技術(shù)，CF卡使用3.3V到5V之間的任何電壓工作CF卡使用的連接器與PCMCIA卡所用的連接器相似一般CF卡的用電量僅為磁盤驅(qū)動器（4.6cm和6.4cm）的5%尺寸：43mmx36mx3.3mmCF卡CF卡采用閃存（flash）技術(shù)，CF卡使用3.3VSD卡

SecureDigitalMemoryCard

通過9針的接口界面與專門的驅(qū)動器相連接，不需要額外的電源來保持其上記憶的信息尺寸為32mmx24mmx2.1mmMMC可以被新的SD設(shè)備存取，兼容性則取決于應(yīng)用軟件，但SD卡卻不可以被MMC設(shè)備存取SD卡SecureDigitalMemoryCardMMC卡

MultiMediaCard尺寸32mmx24mmx1.4mm接口只有7針MMC的操作電壓為2.7伏到3.6伏，寫/讀電流只有27mA和23mA，功耗很低MMC卡MultiMediaCardUSB1.1接口電氣特性

圖5-10USB的電纜高速信號的比特率為12Mbps，低速信號為1.5Mbp

時鐘信號被轉(zhuǎn)換成NRZI(NoneReturnZeroInvert，即無回零反向碼)碼:遇0轉(zhuǎn)換點位，遇1不轉(zhuǎn)換USB1.1接口電氣特性圖5-10USB的電纜高速信總線的拓撲結(jié)構(gòu)

圖5－8總線的拓撲結(jié)構(gòu)總線的拓撲結(jié)構(gòu)圖5－8總線的拓撲結(jié)構(gòu)I2C公用雙總線結(jié)構(gòu)

I2C公用雙總線結(jié)構(gòu)[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)IrDA紅外線是波長在750nm至1mm之間的電磁波采用4PPM調(diào)制解調(diào)(PulsePositionModulation)，即通過分析脈沖的相位來辨別所傳輸?shù)臄?shù)據(jù)信息采用半雙工方式傳送數(shù)據(jù)IrDA紅外線是波長在750nm至1mm之間的電磁波4PPM調(diào)制方式四個時隙（timeslot）稱為一個時片（chip）一個時片編碼兩個位元，每個時片500ns4PPM調(diào)制方式四個時隙（timeslot）稱為一個時片（四個2-bitpairings，稱為nibbles位元組中先傳送最低兩個位元四個2-bitpairings，稱為nibblesIrDA（4Mbps）串行幀格式引導(dǎo)標(biāo)志/起始標(biāo)志地址控制（可選）數(shù)據(jù)CRC-32停止標(biāo)志引導(dǎo)標(biāo)志：1000000010100000重復(fù)16次起始標(biāo)志：00001100000011000110000001100000停止標(biāo)志：00001100000011000000011000000110IrDA（4Mbps）串行幀格式引導(dǎo)標(biāo)志/起始標(biāo)志地址控制（PXA270新增加的功能Intel的SpeedStep技術(shù)：根據(jù)需要動態(tài)調(diào)節(jié)CPU的性能，這樣可以降低電力消耗增加無線MMX技術(shù)附加外圍設(shè)備，比如USB接口和攝像機接口內(nèi)部256KSRAM減少電耗和延遲內(nèi)部有64M的32位包內(nèi)StrataFlash閃存PXA270新增加的功能Intel的SpeedStep技術(shù)XScale系統(tǒng)結(jié)構(gòu)PXA255處理器結(jié)構(gòu)與特性基于XScale的PXA255開發(fā)系統(tǒng)

--sitsang開發(fā)板

XScale系統(tǒng)結(jié)構(gòu)[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)[工學(xué)]PCA課件第二章IntelPCA開發(fā)系統(tǒng)64MbytesSDRAM32MbytesbootROM32Mbytesflashmemory一個compactflash插座觸摸屏控制器音頻辯解碼器ToshibaLTM04C380KLCD顯示一個USBclientport，兩個USBhostportsI2C總線通信LAN91C96*以太網(wǎng)控制器Sitsang開發(fā)板主要功能64MbytesSDRAMSitsang開發(fā)板主要功能Pulsewidthmodulationcontrol一個高速紅外線傳送器多個串口一個為SD卡或MMC卡的插槽一個為用戶使用的擴展槽Isolatableprocessorcorevoltageforprecisepowermeasurements用于應(yīng)用軟件調(diào)試使用的32個LEDs一個5-wayMini-Joystick和兩個軟按鈕重力加速度的傳感器Pulsewidthmodulationcontrol電源系統(tǒng)電源系統(tǒng)MemorymapMemorymapFlash64MBFlashmemory.2banksPressS2whenpowerontoswitchflashFlash64MBFlashmemory.2bankAccelerometerSensorMeasureaccelerationswithafull-scalerangeof±2g

Accelerations=(T1/T2–50%)/(12.5%)g

AccelerometerSensorMeasureacJTAGChainJTAGChainBLRs(板級寄存器)NameFunctionAccessAddressPCRP