集成電路設(shè)計(jì)技術(shù)與工具Ch05MOS場效應(yīng)管的特性課件

第五章MOS場效應(yīng)管的特性5.1MOS場效應(yīng)管5.2MOS管的閾值電壓5.3體效應(yīng) 5.4

MOSFET的溫度特性

5.5MOSFET的噪聲5.6MOSFET尺寸按比例縮小5.7MOS器件的二階效應(yīng)

1第五章MOS場效應(yīng)管的特性5.1MOS場效應(yīng)管5.1MOS場效應(yīng)管

5.1.1MOS管伏安特性的推導(dǎo)兩個(gè)PN結(jié)：1）N型漏極與P型襯底；2）N型源極與P型襯底。同雙極型晶體管中的PN結(jié)一樣，在結(jié)周圍由于載流子的擴(kuò)散、漂移達(dá)到動態(tài)平衡，而產(chǎn)生了耗盡層。一個(gè)電容器結(jié)構(gòu)：柵極與柵極下面的區(qū)域形成一個(gè)電容器，是MOS管的核心。圖5.125.1MOS場效應(yīng)管

5.1.1MOS管伏安特性的推MOSFET的三個(gè)基本幾何參數(shù)柵長: L柵寬: W氧化層厚度: tox3MOSFET的三個(gè)基本幾何參數(shù)柵長: L3MOSFET的三個(gè)基本幾何參數(shù)Lmin、Wmin和tox

由工藝確定Lmin：MOS工藝的特征尺寸(featuresize)決定MOSFET的速度和功耗等眾多特性L和W由設(shè)計(jì)者選定通常選取L=

Lmin，由此，設(shè)計(jì)者只需選取WW影響MOSFET的速度，決定電路驅(qū)動能力和功耗4MOSFET的三個(gè)基本幾何參數(shù)Lmin、Wmin和toxMOSFET的伏安特性:電容結(jié)構(gòu)當(dāng)柵極不加電壓或加負(fù)電壓時(shí)，柵極下面的區(qū)域保持P型導(dǎo)電類型，漏和源之間等效于一對背靠背的二極管，當(dāng)漏源電極之間加上電壓時(shí)，除了PN結(jié)的漏電流之外，不會有更多電流形成。當(dāng)柵極上的正電壓不斷升高時(shí)，P型區(qū)內(nèi)的空穴被不斷地排斥到襯底方向。當(dāng)柵極上的電壓超過閾值電壓VT，在柵極下的P型區(qū)域內(nèi)就形成電子分布，建立起反型層，即N型層，把同為N型的源、漏擴(kuò)散區(qū)連成一體，形成從漏極到源極的導(dǎo)電溝道。這時(shí)，柵極電壓所感應(yīng)的電荷Q為，

Q=CVge式中Vge是柵極有效控制電壓。5MOSFET的伏安特性:電容結(jié)構(gòu)當(dāng)柵極不加電壓或加負(fù)電壓時(shí)，非飽和時(shí)，在漏源電壓Vds作用下，這些電荷Q將在時(shí)間內(nèi)通過溝道，因此有MOS的伏安特性

電荷在溝道中的渡越時(shí)間為載流子速度，Eds=Vds/L為漏到源方向電場強(qiáng)度，Vds為漏到源電壓。為載流子遷移率：μn

=650cm2/(V.s)

電子遷移率(nMOS)μp

=240cm2/(V.s)

空穴遷移率(pMOS)6非飽和時(shí)，在漏源電壓Vds作用下，這些電荷Q將在時(shí)間內(nèi)通過MOSFET的伏安特性—方程推導(dǎo)非飽和情況下，通過MOS管漏源間的電流Ids為：='.0柵極-溝道間氧化層介電常數(shù),'=4.5,0=0.88541851.10-11

C.V-1.m-1Vge是柵級對襯底的有效控制電壓其值為柵級到襯底表面的電壓減VT7MOSFET的伏安特性—方程推導(dǎo)非飽和情況下，通過MOS管漏當(dāng)Vgs-VT=Vds時(shí)，滿足:Ids達(dá)到最大值Idsmax，其值為Vgs-VT=Vds，意味著近漏端的柵極有效控制電壓Vge=Vgs-VT-Vds=Vgs-Vds-VT=

Vgd-VT=0感應(yīng)電荷為0，溝道夾斷，電流不會再增大，因而，這個(gè)Idsmax就是飽和電流。MOS的伏安特性—漏極飽和電流8當(dāng)Vgs-VT=Vds時(shí)，滿足:MOS的伏安特性—漏極飽和電MOSFET特性曲線在非飽和區(qū) 線性工作區(qū)在飽和區(qū)(Ids

與Vds無關(guān)).MOSFET是平方律器件!9MOSFET特性曲線在非飽和區(qū)5.1.2MOSFET電容的組成MOS電容是一個(gè)相當(dāng)復(fù)雜的電容，有多層介質(zhì)：首先，在柵極電極下面有一層SiO2介質(zhì)。SiO2下面是P型襯底，襯底是比較厚的。最后，是一個(gè)襯底電極，它同襯底之間必須是歐姆接觸。MOS電容還與外加電壓有關(guān)。1）當(dāng)Vgs<0時(shí)，柵極上的負(fù)電荷吸引了P型襯底中的多數(shù)載流子—空穴，使它們聚集在Si表面上。這些正電荷在數(shù)量上與柵極上的負(fù)電荷相等，于是在Si表面和柵極之間，形成了平板電容器，其容量為，

通常，ox=3.98.85410-4F/cm2；A是面積，單位是cm2；tox是厚度，單位是cm。105.1.2MOSFET電容的組成MOS電容是一個(gè)相當(dāng)復(fù)雜MOS電容—SiO2和耗盡層介質(zhì)電容2）當(dāng)Vgs>0時(shí)，柵極上的正電荷排斥了Si中的空穴，在柵極下面的Si表面上，形成了一個(gè)耗盡區(qū)。

耗盡區(qū)中沒有可以自由活動的載流子，只有空穴被趕走后剩下的固定的負(fù)電荷。這些束縛電荷是分布在厚度為Xp的整個(gè)耗盡區(qū)內(nèi)，而柵極上的正電荷則集中在柵極表面。這說明了MOS電容器可以看成兩個(gè)電容器的串聯(lián)。以SiO2為介質(zhì)的電容器——Cox以耗盡層為介質(zhì)的電容器——CSi總電容C為:

比原來的Cox要小些。11MOS電容—SiO2和耗盡層介質(zhì)電容2）當(dāng)Vgs>0時(shí)，柵極MOS電容—束縛電荷層厚度耗盡層電容的計(jì)算方法同PN結(jié)的耗盡層電容的計(jì)算方法相同:利用泊松公式式中NA是P型襯底中的摻雜濃度，將上式積分得耗盡區(qū)上的電位差：從而得出束縛電荷層厚度12MOS電容—束縛電荷層厚度耗盡層電容的計(jì)算方法同PN結(jié)的耗盡MOS電容—耗盡層電容這時(shí)，在耗盡層中束縛電荷的總量為，它是耗盡層兩側(cè)電位差的函數(shù)，因此，耗盡層電容為，是一個(gè)非線性電容，隨電位差的增大而減小。13MOS電容—耗盡層電容這時(shí)，在耗盡層中束縛電荷的總量為，1MOS電容—耗盡層電容特性隨著Vgs的增大，排斥掉更多的空穴，耗盡層厚度Xp增大，耗盡層上的電壓降就增大，因而耗盡層電容CSi就減小。耗盡層上的電壓降的增大，實(shí)際上就意味著Si表面電位勢壘的下降，意味著Si表面能級的下降。一旦Si表面能級下降到P型襯底的費(fèi)米能級，Si表面的半導(dǎo)體呈中性。這時(shí)，在Si表面，電子濃度與空穴濃度相等，成為本征半導(dǎo)體。14MOS電容—耗盡層電容特性隨著Vgs的增大，排斥掉更多的空穴MOS電容—耗盡層電容特性(續(xù))3）若Vgs再增大，排斥掉更多的空穴，吸引了更多的電子，使得Si表面電位下降，能級下降，達(dá)到低于P型襯底的費(fèi)米能級。這時(shí)，Si表面的電子濃度超過了空穴的濃度，半導(dǎo)體呈N型，這就是反型層。不過，它只是一種弱反型層。因?yàn)檫@時(shí)電子的濃度還低于原來空穴的濃度。隨著反型層的形成，來自柵極正電荷發(fā)出的電力線，已部分地落在這些電子上，耗盡層厚度的增加就減慢了，相應(yīng)的MOS電容CSi的減小也減慢了。15MOS電容—耗盡層電容特性(續(xù))3）若Vgs再增大，排斥掉更4）當(dāng)Vgs增加，達(dá)到VT值，Si表面電位的下降，能級下降已達(dá)到P型襯底的費(fèi)米能級與本征半導(dǎo)體能級差的二倍。它不僅抵消了空穴，成為本征半導(dǎo)體，而且在形成的反型層中，電子濃度已達(dá)到原先的空穴濃度這樣的反型層就是強(qiáng)反型層。顯然，耗盡層厚度不再增加，CSi也不再減小。這樣，就達(dá)到最小值Cmin。最小的CSi是由最大的耗盡層厚度Xpmax計(jì)算出來的。MOS電容—耗盡層電容特性(續(xù))164）當(dāng)Vgs增加，達(dá)到VT值，Si表面電位的下降，能級下降MOS電容—凹谷特性5）當(dāng)Vgs繼續(xù)增大，反型層中電子的濃度增加，來自柵極正電荷的電力線，部分落在這些電子上，落在耗盡層束縛電子上的電力線數(shù)目就有所減少。耗盡層電容將增大。兩個(gè)電容串聯(lián)后，C將增加。當(dāng)Vgs足夠大時(shí)，反型層中的電子濃度已大到能起到屏蔽作用，全部的電力線落在電子上。這時(shí)，反型層中的電子將成為一種鏡面反射，感應(yīng)全部負(fù)電荷，于是，C=Cox。電容曲線出現(xiàn)了凹谷形，如圖6.2

。必須指出，上述討論未考慮到反型層中的電子是哪里來的。若該MOS電容是一個(gè)孤立的電容，這些電子只能依靠共價(jià)鍵的分解來提供，它是一個(gè)慢過程，ms級。17MOS電容—凹谷特性5）當(dāng)Vgs繼續(xù)增大，反型層中電子的濃度MOS電容—測量若測量電容的方法是逐點(diǎn)測量法—一種慢進(jìn)程，那么將測量到這種凹谷曲線。

圖5.2①②③④⑤18MOS電容—測量若測量電容的方法是逐點(diǎn)測量法—一種慢進(jìn)程，那MOS電容凹谷特性測量若測量電容采用高頻方法，譬如，掃頻方法，電壓變化很快。共價(jià)鍵就來不及瓦解，反型層就無法及時(shí)形成，于是，電容曲線就回到Cox值。然而，在大部分場合，MOS電容與n+區(qū)接在一起，有大量的電子來源，反型層可以很快形成，故不論測量頻率多高，電壓變化多快，電容曲線都呈凹谷形。19MOS電容凹谷特性測量若測量電容采用高頻方法，譬如，掃頻方5.1.3MOS電容的計(jì)算MOS電容C僅僅是柵極對襯底的電容，不是外電路中可以觀察的電容Cg，Cs

和Cd。MOS電容C對Cg，Cd有所貢獻(xiàn)。在源極和襯底之間有結(jié)電容Csb，在漏極和襯底之間也有結(jié)電容Cdb。

另外，源極耗盡區(qū)、漏極耗盡區(qū)都滲進(jìn)到柵極下面的區(qū)域。又，柵極與漏極擴(kuò)散區(qū)，柵極與源極擴(kuò)散區(qū)都存在著某些交迭，故客觀上存在著Cgs和Cgd。當(dāng)然，引出線之間還有雜散電容，可以計(jì)入Cgs和Cgd。圖5.3205.1.3MOS電容的計(jì)算MOS電容C僅僅是柵極對襯底的Cg、Cd的值還與所加的電壓有關(guān):1）若Vgs<VT，溝道未建立，MOS管漏源溝道不通。

MOS電容C=Cox，但C對Cd無貢獻(xiàn)。

Cg=Cgs+CoxCd=Cdb2）若Vgs>VT，溝道建立，MOS管導(dǎo)通。MOS電容是變化的，呈凹谷狀，從Cox下降到最低點(diǎn)，又回到Cox。這時(shí)，MOS電容C對Cg，Cd都有貢獻(xiàn)，它們的分配取決于MOS管的工作狀態(tài)。MOS電容的計(jì)算21Cg、Cd的值還與所加的電壓有關(guān):MOS電容的計(jì)算21MOS電容的計(jì)算若處于非飽和狀態(tài)，則按1/3與2/3分配，即Cg=Cgs+2/3CCd=Cdb+1/3C那是因?yàn)樵诜秋柡蜖顟B(tài)下，與柵極電荷成比例的溝道電流為由Vgs和Vds的系數(shù)可知柵極電壓Vgs對柵極電荷的影響力，與漏極電壓Vds對柵極電荷的影響力為2:1的關(guān)系，故貢獻(xiàn)將分別為2/3與1/3。22MOS電容的計(jì)算若處于非飽和狀態(tài)，則按1/3與2/3分配，即MOS電容的計(jì)算(續(xù))若處于飽和狀態(tài)，則表明溝道電荷已與Vds無關(guān)，溝道已夾斷。那么，Cg=Cgs+2/3C，Cd=Cdb+0在飽和狀態(tài)下，溝道長度受到Vds的調(diào)制，L變小23MOS電容的計(jì)算(續(xù))若處于飽和狀態(tài)，則23MOS電容的計(jì)算(續(xù))當(dāng)Vds增加時(shí)，L增大，Ids增加，那是因?yàn)檩d流子速度增加了，它與C的分配無關(guān)。然而，L的增大使得漏極耗盡層寬度有所增加，增大了結(jié)電容。故，

Cg=Cgs+2/3CCd=Cdb+0+Cdb24MOS電容的計(jì)算(續(xù))當(dāng)Vds增加時(shí)，L增深亞微米CMOSIC工藝的寄生電容(數(shù)據(jù))

Cap. N+Act. P+Act. Poly M1 M2 M3 UnitsArea(sub.) 526 937 83 25 10 8 aF/um2Area(poly) 54 18 11 aF/um2Area(M1) 46 17 aF/um2Area(M2) 49 aF/um2Area(N+act.) 3599 aF/um2Area(P+act.) 3415 aF/um2Fringe(sub.) 249 261 aF/um25深亞微米CMOSIC工藝的寄生電容(數(shù)據(jù)) Cap. N+深亞微米CMOSIC工藝的寄生電容(圖示)CrossviewofparasiticcapacitorofTSMC_0.35umCMOStechnology26深亞微米CMOSIC工藝的寄生電容(圖示)Crossvi5.2MOSFET的閾值電壓VT閾值電壓是MOS器件的一個(gè)重要參數(shù)。按MOS溝道隨柵壓正向和負(fù)向增加而形成或消失的機(jī)理，存在著兩種類型的MOS器件：耗盡型(Depletion)：溝道在Vgs=0時(shí)已經(jīng)存在。當(dāng)Vgs“負(fù)”到一定程度時(shí)截止。一般情況，這類器件用作負(fù)載。增強(qiáng)型(Enhancement)：在正常情況下它是截止的，只有當(dāng)Vgs“正”到一定程度，才會導(dǎo)通，故用作開關(guān)。275.2MOSFET的閾值電壓VT閾值電壓是MOS器件的一VT的組成概念上講,VT就是將柵極下面的Si表面從P型Si變?yōu)镹型Si所必要的電壓。

它由兩個(gè)分量組成,即:

VT=Us+VoxUs:Si表面電位;

Vox:SiO2層上的壓降。圖5.528VT的組成概念上講,VT就是將柵極下面的Si表面從P型Si1.Us的計(jì)算將柵極下面的Si表面從P/N型Si變?yōu)镹/P型Si所必要的電壓Us與襯底濃度Na有關(guān)。在半導(dǎo)體理論中，P型半導(dǎo)體的費(fèi)米能級是靠近滿帶的，而N型半導(dǎo)體的費(fèi)米能級則是靠近導(dǎo)帶的。要想把P型變?yōu)镹型，外加電壓必須補(bǔ)償這兩個(gè)費(fèi)米能級之差。所以有:圖5.4291.Us的計(jì)算將柵極下面的Si表面從P/N型Si變?yōu)镹2.Vox的計(jì)算Vox根據(jù)右圖從金屬到氧化物到Si襯底Xm處的電場分布曲線導(dǎo)出:302.Vox的計(jì)算Vox根據(jù)右圖從金屬到氧化物到Si襯底XVT的理想計(jì)算公式在工藝環(huán)境確定后，MOS管的閾值電壓VT主要決定于：1.襯底的摻雜濃度Na。2.Cox31VT的理想計(jì)算公式在工藝環(huán)境確定后，MOS管5.3MOSFET的體效應(yīng)前面的推導(dǎo)都假設(shè)源極和襯底都接地，認(rèn)為Vgs是加在柵極與襯底之間的。實(shí)際上，在許多場合，源極與襯底并不連接在一起。通常，襯底是接地的，但源極未必接地,源極不接地時(shí)對VT值的影響稱為體效應(yīng)(BodyEffect)。圖5.6325.3MOSFET的體效應(yīng)前面的推導(dǎo)都假設(shè)源極和襯底都接圖5.7某一CMOS工藝條件下，NMOS閾值

電壓隨源極-襯底電壓的變化曲線33圖5.7某一CMOS工藝條件下，NMOS閾值

電壓隨源極5.4MOSFET的溫度特性MOSFET的溫度特性主要來源于溝道中載流子的遷移率μ和閾值電壓VT隨溫度的變化。載流子的遷移率隨溫度變化的基本特征是：T

μ

由于所以，T

gm閾值電壓VT的絕對值同樣是隨溫度的升高而減小：T

VTVT(T)(24)mV/°CVT的變化與襯底的雜質(zhì)濃度Ni和氧化層的厚度tox有關(guān)：(Ni

,tox)

VT(T)

345.4MOSFET的溫度特性MOSFET的溫度特性主要來5.5MOSFET的噪聲MOSFET的噪聲來源主要由兩部分：熱噪聲 (thermalnoise)

閃爍噪聲(flickernoise，1/f-noise)355.5MOSFET的噪聲MOSFET的噪聲來源主要由兩部MOSFET的噪聲(續(xù))熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運(yùn)動造成的，通過溝道電阻生成熱噪聲電壓veg(T，t)，其等效電壓值可近似表達(dá)為

Df為所研究的頻帶寬度,T是絕對溫度.設(shè)MOS模擬電路工作在飽和區(qū),gm可寫為所以，結(jié)論：增加MOS的柵寬和偏置電流，可減小器件的熱噪聲。36MOSFET的噪聲(續(xù))熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運(yùn)動閃爍噪聲(flickernoise，1/f-noise)的形成機(jī)理：溝道處SiO2與Si界面上電子的充放電而引起。閃爍噪聲的等效電壓值可表達(dá)為K2是一個(gè)系數(shù)，典型值為31024V2F/Hz。因?yàn)?/p>

1，所以閃爍噪聲被稱之為1/f噪聲。電路設(shè)計(jì)時(shí)，增加?xùn)砰LW，可降低閃爍噪聲。

MOSFET的噪聲(續(xù))37閃爍噪聲(flickernoise，1/f-noise)兩點(diǎn)重要說明：1.有源器件的噪聲特性對于小信號放大器和振蕩器等模擬電路的設(shè)計(jì)是至關(guān)重要的；2.所有FET(MOSFET,MESFET等)的1/f噪聲都高出相應(yīng)的BJT的1/f

噪聲約10倍。這一特征在考慮振蕩器電路方案時(shí)必須要給予重視。MOSFET的噪聲(續(xù))38兩點(diǎn)重要說明：MOSFET的噪聲(續(xù))385.6MOSFET尺寸按比例縮小(Scaling-down)395.6MOSFET尺寸按比例縮小(Scaling-doMOSFET尺寸縮小對器件性能的影響MOSFET特性：非飽和區(qū)

飽和區(qū)40MOSFET尺寸縮小對器件性能的影響MOSFET特性：40結(jié)論1：L

Ids

tox

Ids

L+tox

Ids減小L和tox引起MOSFET的電流控制能力提高結(jié)論2：W

Ids

P

減小W引起MOSFET的電流控制能力和輸出功率減小結(jié)論3：(

L+tox+W)Ids=C

AMOS同時(shí)減小L，tox和W，可保持Ids不變，但導(dǎo)致器件占用面積減小，電路集成度提高?？偨Y(jié)論：縮小MOSFET尺寸是VLSI發(fā)展的總趨勢！MOSFET尺寸縮小對器件性能的影響41結(jié)論1：L IdsMOSFET尺寸縮小減小L引起的問題：LVds=C

(Ech，Vdsmax)即在VdsVdsmax=VDD不變的情況下，減小L將導(dǎo)致?lián)舸╇妷航档?。解決方案：減小L的同時(shí)降低電源電壓VDD。降低電源電壓的關(guān)鍵：降低開啟電壓VT

MOSFET尺寸縮小對器件性能的影響圖5.842減小L引起的問題：LVds=C(Ech，Vds柵長、閾值電壓、與電源電壓L(m) 10 2 0.5 0.35 0.18VT(V)7-9 4 1 0.6 0.4VDD(V) 20 12 5 3.3 1.843柵長、閾值電壓、與電源電壓43VT的功能與降低VT的措施VT的功能：1)在柵極下面的Si區(qū)域中形成反型層；2)克服SiO2介質(zhì)上的壓降。降低VT的措施：1)降低襯底中的雜質(zhì)濃度，采用高電阻率的襯底;2)減小SiO2介質(zhì)的厚度tox。(兩項(xiàng)措施都是工藝方面的問題)44VT的功能與降低VMOSFET的跨導(dǎo)gm和輸出電導(dǎo)gds根據(jù)MOSFET的跨導(dǎo)gm的定義為：MOSFETI-V特性求得：MOSFET的優(yōu)值:L045MOSFET的跨導(dǎo)gm和輸出電導(dǎo)gds根據(jù)MOSFET的跨導(dǎo)

MOSFET的動態(tài)特性和尺寸縮小的影響MOSFET電路等效于一個(gè)含有受控源Ids的RC網(wǎng)絡(luò)。Ids： Ids(Vgs)R： Ids(Vds)，Rmetal，Rpoly-Si，RdiffC： Cgs，Cgd，Cds，Cgb，Csb，Cdb，Cmm，CmbCg=Cgs+Cgd+Cgb,關(guān)鍵電容值46MOSFET的動態(tài)特性和尺寸縮小的影響MOSFET電路等MOSFET的動態(tài)特性，亦即速度，取決于RC網(wǎng)絡(luò)的充放電的快慢，進(jìn)而取決于電流源Ids的驅(qū)動能力，跨導(dǎo)的大小，RC時(shí)間常數(shù)的大小，充放電的電壓范圍，即電源電壓的高低。MOSFET的動態(tài)特性和尺寸縮小的影響47MOSFET的動態(tài)特性，亦即速度，取決于RC網(wǎng)絡(luò)的充放電的快MOSFET的速度可以用單級非門(反相器)的時(shí)延D來表征。Scaling-down(L,W,tox,VDD)對MOSFET速度的影響：(L，W，tox)Ids

D

基本不變,但是

VDD 結(jié)論：器件尺寸連同VDD同步縮小，器件的速度提高。MOSFET的動態(tài)特性和尺寸縮小的影響}48MOSFET的速度可以用單級非門(反相器)的時(shí)延D來表MOSFET尺寸按比例縮小的三種方案1)

恒電場(constantelectricalfield)2)

恒電壓(constantvoltage)3)

準(zhǔn)恒電壓(Quasi-constantvoltage)49MOSFET尺寸按比例縮小的三種方案1) 恒電場(consScaling-down的三種方案(續(xù))采用恒電場CE縮減方案,縮減因子為(>1)時(shí),電路指標(biāo)變化。50Scaling-down的三種方案(續(xù))采用恒電場CE縮減方Scaling-down的三種方案(續(xù))MOSFET特征尺寸按(>1)縮減的眾多優(yōu)點(diǎn)：電路密度增加2倍

VLSI,ULSI功耗降低2倍

器件時(shí)延降低倍器件速率提高倍線路上的延遲不變優(yōu)值增加2倍

這就是為什么人們把MOS工藝的特征尺寸做得一小再小，使得MOS電路規(guī)模越來越大，MOS電路速率越來越高的重要原因。51Scaling-down的三種方案(續(xù))MOSFET特征尺寸5.7MOS器件的二階效應(yīng)隨著MOS工藝向著亞微米、深亞微米的方向發(fā)展，采用簡化的、只考慮一階效應(yīng)的MOS器件模型來進(jìn)行電路模擬，已經(jīng)不能滿足精度要求。此時(shí)必須考慮二階效應(yīng)。二階效應(yīng)出于兩種原因：1)當(dāng)器件尺寸縮小時(shí)，電源電壓還得保持為5V，于是，平均電場強(qiáng)度增加了，引起了許多二次效應(yīng)。2)當(dāng)管子尺寸很小時(shí)，這些小管子的邊緣相互靠在一起，產(chǎn)生了非理想電場，也嚴(yán)重地影響了它們的特性。下面具體討論二階效應(yīng)在各方面的表現(xiàn)。525.7MOS器件的二階效應(yīng)隨著5.7.1

L和W的變化在一階理論的設(shè)計(jì)方法中，總認(rèn)為L、W是同步縮減的，是可以嚴(yán)格控制的。事實(shí)并非如此，真正器件中的L、W并不是原先版圖上所定義的L、W。原因之一在于制造誤差，如右圖所示；原因之二是L、W定義本身就不確切，不符合實(shí)際情況。圖5.9535.7.1L和W的變化在一階理論的設(shè)計(jì)方法中，總認(rèn)為L、

L和W的變化(續(xù))通常，在IC中各晶體管之間是由場氧化區(qū)（fieldoxide）來隔離的。在版圖中，凡是沒有管子的地方，一般都是場區(qū)。場是由一層很厚的SiO2形成的。多晶硅或鋁線在場氧化區(qū)上面穿過，會不會產(chǎn)生寄生MOS管呢？不會的。因?yàn)镸OS管的開啟電壓為，

對于IC中的MOS管，SiO2層很薄，Cox較大，VT較小。對于場區(qū)，SiO2層很厚，Cox很小，電容上的壓降很大，使得這個(gè)場區(qū)的寄生MOS管的開啟電壓遠(yuǎn)遠(yuǎn)大于電源電壓，即VTF>>VDD。這里寄生的MOS管永遠(yuǎn)不會打開，不能形成MOS管(如圖5.9b)。54L和W的變化(續(xù))通常，在IC中各晶體管之間是由場氧化另外，人們又在氧化區(qū)的下面注入稱為場注入?yún)^(qū)（fieldimplant）的P+區(qū)，如下圖所示。這樣，在氧化區(qū)下面襯底的Na值

較大，也提高了寄生MOS管的開啟電壓。同時(shí)，這個(gè)注入?yún)^(qū)也用來控制表面的漏電流。如果沒有這個(gè)P+注入?yún)^(qū)，那么，兩個(gè)MOS管的耗盡區(qū)很靠近，漏電增大。由于P+是聯(lián)在襯底上的，處于最低電位，于是，反向結(jié)隔離性能良好，漏電流大大減小。

結(jié)論:所以，在實(shí)際情況中，需要一個(gè)很厚的氧化區(qū)和一個(gè)注入?yún)^(qū)，給工藝制造帶來了新的問題。圖5.10場注入55另外，人們又在氧化區(qū)的下面注入稱為場注入?yún)^(qū)（fieldimL和W的變化(續(xù))

制造步驟：先用有源區(qū)的mask，在場區(qū)外生成一個(gè)氮化硅的斑區(qū)。然后，再以這個(gè)斑區(qū)作為implantmask，注入P+區(qū)。最后，以這個(gè)斑區(qū)為掩膜生成氧化區(qū)。然而，在氧化過程中，氧氣會從斑區(qū)的邊沿處滲入，造成了氧化區(qū)具有鳥嘴形（birdbeak）。Birdbeak的形狀和大小與氧化工藝中的參數(shù)有關(guān)，但是有一點(diǎn)是肯定的，器件尺寸，有源區(qū)的邊沿更動了。器件的寬度不再是版圖上所畫的Wdrawn，而是W，

W=Wdrawn2W式中W就是birdbeak侵入部分，其大小差不多等于氧化區(qū)厚度的數(shù)量級。當(dāng)器件尺寸還不是很小時(shí)，這個(gè)W影響不大；當(dāng)器件縮小后，這個(gè)W是可觀的，它影響了開啟電壓。56L和W的變化(續(xù))制造步驟：先用有源區(qū)的mask，在場區(qū)外L和W的變化(續(xù))另一方面，那個(gè)注入?yún)^(qū)也有影響。由于P+區(qū)是先做好的，后來在高溫氧化時(shí)，這個(gè)P+區(qū)中的雜質(zhì)也擴(kuò)散了，侵入到管子區(qū)域，改變了襯底的濃度Na，影響了開啟電壓。同時(shí)，擴(kuò)散電容也增大了，N+區(qū)與P+區(qū)的擊穿電壓降低。另外，柵極長度L不等于原先版圖上所繪制的Ldrawn，也減小了，如圖所示。Ldrawn是圖上繪制的柵極長度。Lfinal是加工完后的實(shí)際柵極長度。Lfinal=Ldrawn2Lpoly57L和W的變化(續(xù))另一方面，那個(gè)注入?yún)^(qū)也有影響。由于P+區(qū)是L和W的變化(續(xù))尺寸縮小的原因是在蝕刻（etching）過程中，多晶硅（Ploy）被腐蝕掉了。另一方面，擴(kuò)散區(qū)又延伸進(jìn)去了，兩邊合起來延伸了2Ldiff，故溝道長度僅僅是，

L=Ldrawn2Lpoly2Ldiff這2Ldiff是重疊區(qū)，也增加了結(jié)電容。

Cgs=WLdiffCox

Cgd=WLdiffCox式中Cox是單位面積電容。58L和W的變化(續(xù))尺寸縮小的原因是在蝕刻（etching）過5.7.2遷移率的退化眾所周知，MOS管的電流與遷移率成正比。在設(shè)計(jì)器件或者計(jì)算MOS管參數(shù)時(shí)，常常假定是常數(shù)。而實(shí)際上，并不是常數(shù)。從器件的外特性來看，至少有三個(gè)因素影響值，它們是：溫度T，垂直電場Ev，水平電場Eh。1）特征遷移率0

0與制造工藝密切相關(guān)。它取決于表面電荷密度，襯底摻雜和晶片趨向。0還與溫度T有關(guān)，溫度升高時(shí)，0就降低。如果從25℃增加到100℃，0將下降一半。因而，在MOS管正常工作溫度范圍內(nèi)，要考慮0是變化的。595.7.2遷移率的退化眾所周知，MO遷移率的退化（續(xù)）2）遷移率的退化的第二個(gè)原因：還有電場強(qiáng)度通常，電場強(qiáng)度E增加時(shí)，是減小的。然而，電場E有水平分量和垂直分量，因而將隨Ev，Eh而退化。通常，可以表示為，

=0(T)fv(Vg,Vs,Vd)fh(Vg,Vs,Vd)其中，0(T)是溫度的函數(shù)，0(T)=kTM于是，

在半導(dǎo)體Si內(nèi)，M=1.5，這是Spice中所用的參數(shù)。但在反型層內(nèi)（NMOS管），M=2，所以，一般認(rèn)為，M值是處在1.52之間。0的典型值為，N溝道MOS管，0=600cm2/VS；P溝道MOS管，0=250cm2/VS。式中fv是垂直電場的退化函數(shù)；fh是水平電場的退化函數(shù)。60遷移率的退化（續(xù)）2）遷移率的退化的第二個(gè)原因：還有電場遷移率的退化（續(xù)）通常，fv采用如下公式，

式中，Vc是臨界電壓，Vc=ctox，c是臨界電場，c=2105V/cm。垂直值退化大約為25%50%。水平電場對的影響，比垂直電場大得多。因?yàn)樗诫妶鰧⒓铀佥d流子運(yùn)動。當(dāng)載流子速度被加速到一個(gè)大的數(shù)值，水平速度會飽和。一般來講，N型Si的0遠(yuǎn)大于P型Si的0。然而，這兩種載流子的飽和速度是相同的。對于一個(gè)高性能器件來說，載流子是以最高速度，即飽和速度通過溝道的。這時(shí)，P溝道管子的性能與N溝道管子差不多相等。這并不是P型器件得到改進(jìn)，而是N型器件有所退化。61遷移率的退化（續(xù)）通常，fv采用如下公式，61遷移率的退化（續(xù)）經(jīng)過長期研究，已經(jīng)確定，在電場不強(qiáng)時(shí)，N溝道的確實(shí)比P溝道的大得多，約2.5倍。但當(dāng)電場增強(qiáng)時(shí)，這個(gè)差距就縮小，當(dāng)電場強(qiáng)到一定程度，N管與P管達(dá)到同一飽和速度，得到同一個(gè)值。它與摻雜幾乎無關(guān)。62遷移率的退化（續(xù)）經(jīng)過長期研究，已經(jīng)確定，在電場不強(qiáng)5.7.3溝道長度調(diào)制簡化的MOS原理中，認(rèn)為飽和后，電流不再增加。事實(shí)上，飽和區(qū)中，當(dāng)Vds增加時(shí)，Ids仍然增加的。這是因?yàn)闇系纼啥说暮谋M區(qū)的寬度增加了，而反型層上的飽和電壓不變，溝道距離減小了，于是溝道中水平電場增強(qiáng)了，增加了電流。故器件的有效溝道長度為，

L'=L式中是漏極區(qū)的耗盡區(qū)的寬度，如右圖所示，且有

其中VdsVDsat是耗盡區(qū)上的電壓。如果襯底摻雜高，那么這種調(diào)制效應(yīng)就減小了。635.7.3溝道長度調(diào)制簡化的MOS原理中，認(rèn)5.7.4短溝道效應(yīng)引起門限電壓變化迄今，我們對MOS管的分析全是一維的。無論是垂直方向，還是水平方向，都是一維計(jì)算的。我們隱含地假定，所有的電場效應(yīng)都是正交的。然而，這種假定在溝道區(qū)的邊沿上是不成立的。因?yàn)闇系篮芏?，很窄，邊沿效?yīng)對器件特性有重大影響。（最重要的短溝道效應(yīng)是VT的減小。）加在柵極上的正電壓首先是用來趕走P型襯底中的多數(shù)載流子——空穴，使柵極下面的區(qū)域形成耗盡層，從而降低了Si表面的電位。當(dāng)這個(gè)電位低到P型襯底的費(fèi)米能級時(shí)，半導(dǎo)體出現(xiàn)中性。這時(shí)，電子濃度和空穴濃度相等。若再增加?xùn)艠O電壓，就形成反型層。645.7.4短溝道效應(yīng)引起門限電壓變化迄今，我們對MOS管短溝道效應(yīng)引起門限電壓變化(續(xù))柵極感應(yīng)所生成的耗盡區(qū)，與源、漏耗盡區(qū)是連接在一起的。顯然，有部分區(qū)域是重疊的。那里的耗盡區(qū)是由柵極感應(yīng)與擴(kuò)散平衡共同形成的。差不多一半由感應(yīng)產(chǎn)生，另一半由擴(kuò)散形成。這樣，柵極電壓只要稍加一點(diǎn)，就可以在柵極下面形成耗盡區(qū)，如下圖所示。

QB'=QBQL故門限電壓VT必然降低。圖5.1365短溝道效應(yīng)引起門限電壓變化(續(xù))柵極感應(yīng)所生成的耗盡區(qū)，與源短溝道效應(yīng)引起門限電壓變化(續(xù))對于長溝道MOS管，影響不大。但是當(dāng)溝道長度L<5后，VT降低是極其明顯的，如圖所示。圖5.1466短溝道效應(yīng)引起門限電壓變化(續(xù))對于長溝道MOS管，影響不大5.7.5狹溝道引起的門限電壓VT的變化如果溝道太窄，即W太小，那么柵極的邊緣電場會引起Si襯底中的電離化，產(chǎn)生了附加的耗盡區(qū)，因而，增加了門限電壓，如圖所示。由此可見，這些短溝道、狹溝道效應(yīng)，對于工藝控制是比較敏感的。圖5.15675.7.5狹溝道引起的門限電壓VT的變化如果溝道太窄，即第五章MOS場效應(yīng)管的特性5.1MOS場效應(yīng)管5.2MOS管的閾值電壓5.3體效應(yīng) 5.4

MOSFET的溫度特性

5.5MOSFET的噪聲5.6MOSFET尺寸按比例縮小5.7MOS器件的二階效應(yīng)

68第五章MOS場效應(yīng)管的特性5.1MOS場效應(yīng)管5.1MOS場效應(yīng)管

5.1.1MOS管伏安特性的推導(dǎo)兩個(gè)PN結(jié)：1）N型漏極與P型襯底；2）N型源極與P型襯底。同雙極型晶體管中的PN結(jié)一樣，在結(jié)周圍由于載流子的擴(kuò)散、漂移達(dá)到動態(tài)平衡，而產(chǎn)生了耗盡層。一個(gè)電容器結(jié)構(gòu)：柵極與柵極下面的區(qū)域形成一個(gè)電容器，是MOS管的核心。圖5.1695.1MOS場效應(yīng)管

5.1.1MOS管伏安特性的推MOSFET的三個(gè)基本幾何參數(shù)柵長: L柵寬: W氧化層厚度: tox70MOSFET的三個(gè)基本幾何參數(shù)柵長: L3MOSFET的三個(gè)基本幾何參數(shù)Lmin、Wmin和tox

由工藝確定Lmin：MOS工藝的特征尺寸(featuresize)決定MOSFET的速度和功耗等眾多特性L和W由設(shè)計(jì)者選定通常選取L=

Lmin，由此，設(shè)計(jì)者只需選取WW影響MOSFET的速度，決定電路驅(qū)動能力和功耗71MOSFET的三個(gè)基本幾何參數(shù)Lmin、Wmin和toxMOSFET的伏安特性:電容結(jié)構(gòu)當(dāng)柵極不加電壓或加負(fù)電壓時(shí)，柵極下面的區(qū)域保持P型導(dǎo)電類型，漏和源之間等效于一對背靠背的二極管，當(dāng)漏源電極之間加上電壓時(shí)，除了PN結(jié)的漏電流之外，不會有更多電流形成。當(dāng)柵極上的正電壓不斷升高時(shí)，P型區(qū)內(nèi)的空穴被不斷地排斥到襯底方向。當(dāng)柵極上的電壓超過閾值電壓VT，在柵極下的P型區(qū)域內(nèi)就形成電子分布，建立起反型層，即N型層，把同為N型的源、漏擴(kuò)散區(qū)連成一體，形成從漏極到源極的導(dǎo)電溝道。這時(shí)，柵極電壓所感應(yīng)的電荷Q為，

Q=CVge式中Vge是柵極有效控制電壓。72MOSFET的伏安特性:電容結(jié)構(gòu)當(dāng)柵極不加電壓或加負(fù)電壓時(shí)，非飽和時(shí)，在漏源電壓Vds作用下，這些電荷Q將在時(shí)間內(nèi)通過溝道，因此有MOS的伏安特性

電荷在溝道中的渡越時(shí)間為載流子速度，Eds=Vds/L為漏到源方向電場強(qiáng)度，Vds為漏到源電壓。為載流子遷移率：μn

=650cm2/(V.s)

電子遷移率(nMOS)μp

=240cm2/(V.s)

空穴遷移率(pMOS)73非飽和時(shí)，在漏源電壓Vds作用下，這些電荷Q將在時(shí)間內(nèi)通過MOSFET的伏安特性—方程推導(dǎo)非飽和情況下，通過MOS管漏源間的電流Ids為：='.0柵極-溝道間氧化層介電常數(shù),'=4.5,0=0.88541851.10-11

C.V-1.m-1Vge是柵級對襯底的有效控制電壓其值為柵級到襯底表面的電壓減VT74MOSFET的伏安特性—方程推導(dǎo)非飽和情況下，通過MOS管漏當(dāng)Vgs-VT=Vds時(shí)，滿足:Ids達(dá)到最大值Idsmax，其值為Vgs-VT=Vds，意味著近漏端的柵極有效控制電壓Vge=Vgs-VT-Vds=Vgs-Vds-VT=

Vgd-VT=0感應(yīng)電荷為0，溝道夾斷，電流不會再增大，因而，這個(gè)Idsmax就是飽和電流。MOS的伏安特性—漏極飽和電流75當(dāng)Vgs-VT=Vds時(shí)，滿足:MOS的伏安特性—漏極飽和電MOSFET特性曲線在非飽和區(qū) 線性工作區(qū)在飽和區(qū)(Ids

與Vds無關(guān)).MOSFET是平方律器件!76MOSFET特性曲線在非飽和區(qū)5.1.2MOSFET電容的組成MOS電容是一個(gè)相當(dāng)復(fù)雜的電容，有多層介質(zhì)：首先，在柵極電極下面有一層SiO2介質(zhì)。SiO2下面是P型襯底，襯底是比較厚的。最后，是一個(gè)襯底電極，它同襯底之間必須是歐姆接觸。MOS電容還與外加電壓有關(guān)。1）當(dāng)Vgs<0時(shí)，柵極上的負(fù)電荷吸引了P型襯底中的多數(shù)載流子—空穴，使它們聚集在Si表面上。這些正電荷在數(shù)量上與柵極上的負(fù)電荷相等，于是在Si表面和柵極之間，形成了平板電容器，其容量為，

通常，ox=3.98.85410-4F/cm2；A是面積，單位是cm2；tox是厚度，單位是cm。775.1.2MOSFET電容的組成MOS電容是一個(gè)相當(dāng)復(fù)雜MOS電容—SiO2和耗盡層介質(zhì)電容2）當(dāng)Vgs>0時(shí)，柵極上的正電荷排斥了Si中的空穴，在柵極下面的Si表面上，形成了一個(gè)耗盡區(qū)。

耗盡區(qū)中沒有可以自由活動的載流子，只有空穴被趕走后剩下的固定的負(fù)電荷。這些束縛電荷是分布在厚度為Xp的整個(gè)耗盡區(qū)內(nèi)，而柵極上的正電荷則集中在柵極表面。這說明了MOS電容器可以看成兩個(gè)電容器的串聯(lián)。以SiO2為介質(zhì)的電容器——Cox以耗盡層為介質(zhì)的電容器——CSi總電容C為:

比原來的Cox要小些。78MOS電容—SiO2和耗盡層介質(zhì)電容2）當(dāng)Vgs>0時(shí)，柵極MOS電容—束縛電荷層厚度耗盡層電容的計(jì)算方法同PN結(jié)的耗盡層電容的計(jì)算方法相同:利用泊松公式式中NA是P型襯底中的摻雜濃度，將上式積分得耗盡區(qū)上的電位差：從而得出束縛電荷層厚度79MOS電容—束縛電荷層厚度耗盡層電容的計(jì)算方法同PN結(jié)的耗盡MOS電容—耗盡層電容這時(shí)，在耗盡層中束縛電荷的總量為，它是耗盡層兩側(cè)電位差的函數(shù)，因此，耗盡層電容為，是一個(gè)非線性電容，隨電位差的增大而減小。80MOS電容—耗盡層電容這時(shí)，在耗盡層中束縛電荷的總量為，1MOS電容—耗盡層電容特性隨著Vgs的增大，排斥掉更多的空穴，耗盡層厚度Xp增大，耗盡層上的電壓降就增大，因而耗盡層電容CSi就減小。耗盡層上的電壓降的增大，實(shí)際上就意味著Si表面電位勢壘的下降，意味著Si表面能級的下降。一旦Si表面能級下降到P型襯底的費(fèi)米能級，Si表面的半導(dǎo)體呈中性。這時(shí)，在Si表面，電子濃度與空穴濃度相等，成為本征半導(dǎo)體。81MOS電容—耗盡層電容特性隨著Vgs的增大，排斥掉更多的空穴MOS電容—耗盡層電容特性(續(xù))3）若Vgs再增大，排斥掉更多的空穴，吸引了更多的電子，使得Si表面電位下降，能級下降，達(dá)到低于P型襯底的費(fèi)米能級。這時(shí)，Si表面的電子濃度超過了空穴的濃度，半導(dǎo)體呈N型，這就是反型層。不過，它只是一種弱反型層。因?yàn)檫@時(shí)電子的濃度還低于原來空穴的濃度。隨著反型層的形成，來自柵極正電荷發(fā)出的電力線，已部分地落在這些電子上，耗盡層厚度的增加就減慢了，相應(yīng)的MOS電容CSi的減小也減慢了。82MOS電容—耗盡層電容特性(續(xù))3）若Vgs再增大，排斥掉更4）當(dāng)Vgs增加，達(dá)到VT值，Si表面電位的下降，能級下降已達(dá)到P型襯底的費(fèi)米能級與本征半導(dǎo)體能級差的二倍。它不僅抵消了空穴，成為本征半導(dǎo)體，而且在形成的反型層中，電子濃度已達(dá)到原先的空穴濃度這樣的反型層就是強(qiáng)反型層。顯然，耗盡層厚度不再增加，CSi也不再減小。這樣，就達(dá)到最小值Cmin。最小的CSi是由最大的耗盡層厚度Xpmax計(jì)算出來的。MOS電容—耗盡層電容特性(續(xù))834）當(dāng)Vgs增加，達(dá)到VT值，Si表面電位的下降，能級下降MOS電容—凹谷特性5）當(dāng)Vgs繼續(xù)增大，反型層中電子的濃度增加，來自柵極正電荷的電力線，部分落在這些電子上，落在耗盡層束縛電子上的電力線數(shù)目就有所減少。耗盡層電容將增大。兩個(gè)電容串聯(lián)后，C將增加。當(dāng)Vgs足夠大時(shí)，反型層中的電子濃度已大到能起到屏蔽作用，全部的電力線落在電子上。這時(shí)，反型層中的電子將成為一種鏡面反射，感應(yīng)全部負(fù)電荷，于是，C=Cox。電容曲線出現(xiàn)了凹谷形，如圖6.2

。必須指出，上述討論未考慮到反型層中的電子是哪里來的。若該MOS電容是一個(gè)孤立的電容，這些電子只能依靠共價(jià)鍵的分解來提供，它是一個(gè)慢過程，ms級。84MOS電容—凹谷特性5）當(dāng)Vgs繼續(xù)增大，反型層中電子的濃度MOS電容—測量若測量電容的方法是逐點(diǎn)測量法—一種慢進(jìn)程，那么將測量到這種凹谷曲線。

圖5.2①②③④⑤85MOS電容—測量若測量電容的方法是逐點(diǎn)測量法—一種慢進(jìn)程，那MOS電容凹谷特性測量若測量電容采用高頻方法，譬如，掃頻方法，電壓變化很快。共價(jià)鍵就來不及瓦解，反型層就無法及時(shí)形成，于是，電容曲線就回到Cox值。然而，在大部分場合，MOS電容與n+區(qū)接在一起，有大量的電子來源，反型層可以很快形成，故不論測量頻率多高，電壓變化多快，電容曲線都呈凹谷形。86MOS電容凹谷特性測量若測量電容采用高頻方法，譬如，掃頻方5.1.3MOS電容的計(jì)算MOS電容C僅僅是柵極對襯底的電容，不是外電路中可以觀察的電容Cg，Cs

和Cd。MOS電容C對Cg，Cd有所貢獻(xiàn)。在源極和襯底之間有結(jié)電容Csb，在漏極和襯底之間也有結(jié)電容Cdb。

另外，源極耗盡區(qū)、漏極耗盡區(qū)都滲進(jìn)到柵極下面的區(qū)域。又，柵極與漏極擴(kuò)散區(qū)，柵極與源極擴(kuò)散區(qū)都存在著某些交迭，故客觀上存在著Cgs和Cgd。當(dāng)然，引出線之間還有雜散電容，可以計(jì)入Cgs和Cgd。圖5.3875.1.3MOS電容的計(jì)算MOS電容C僅僅是柵極對襯底的Cg、Cd的值還與所加的電壓有關(guān):1）若Vgs<VT，溝道未建立，MOS管漏源溝道不通。

MOS電容C=Cox，但C對Cd無貢獻(xiàn)。

Cg=Cgs+CoxCd=Cdb2）若Vgs>VT，溝道建立，MOS管導(dǎo)通。MOS電容是變化的，呈凹谷狀，從Cox下降到最低點(diǎn)，又回到Cox。這時(shí)，MOS電容C對Cg，Cd都有貢獻(xiàn)，它們的分配取決于MOS管的工作狀態(tài)。MOS電容的計(jì)算88Cg、Cd的值還與所加的電壓有關(guān):MOS電容的計(jì)算21MOS電容的計(jì)算若處于非飽和狀態(tài)，則按1/3與2/3分配，即Cg=Cgs+2/3CCd=Cdb+1/3C那是因?yàn)樵诜秋柡蜖顟B(tài)下，與柵極電荷成比例的溝道電流為由Vgs和Vds的系數(shù)可知柵極電壓Vgs對柵極電荷的影響力，與漏極電壓Vds對柵極電荷的影響力為2:1的關(guān)系，故貢獻(xiàn)將分別為2/3與1/3。89MOS電容的計(jì)算若處于非飽和狀態(tài)，則按1/3與2/3分配，即MOS電容的計(jì)算(續(xù))若處于飽和狀態(tài)，則表明溝道電荷已與Vds無關(guān)，溝道已夾斷。那么，Cg=Cgs+2/3C，Cd=Cdb+0在飽和狀態(tài)下，溝道長度受到Vds的調(diào)制，L變小90MOS電容的計(jì)算(續(xù))若處于飽和狀態(tài)，則23MOS電容的計(jì)算(續(xù))當(dāng)Vds增加時(shí)，L增大，Ids增加，那是因?yàn)檩d流子速度增加了，它與C的分配無關(guān)。然而，L的增大使得漏極耗盡層寬度有所增加，增大了結(jié)電容。故，

Cg=Cgs+2/3CCd=Cdb+0+Cdb91MOS電容的計(jì)算(續(xù))當(dāng)Vds增加時(shí)，L增深亞微米CMOSIC工藝的寄生電容(數(shù)據(jù))

Cap. N+Act. P+Act. Poly M1 M2 M3 UnitsArea(sub.) 526 937 83 25 10 8 aF/um2Area(poly) 54 18 11 aF/um2Area(M1) 46 17 aF/um2Area(M2) 49 aF/um2Area(N+act.) 3599 aF/um2Area(P+act.) 3415 aF/um2Fringe(sub.) 249 261 aF/um92深亞微米CMOSIC工藝的寄生電容(數(shù)據(jù)) Cap. N+深亞微米CMOSIC工藝的寄生電容(圖示)CrossviewofparasiticcapacitorofTSMC_0.35umCMOStechnology93深亞微米CMOSIC工藝的寄生電容(圖示)Crossvi5.2MOSFET的閾值電壓VT閾值電壓是MOS器件的一個(gè)重要參數(shù)。按MOS溝道隨柵壓正向和負(fù)向增加而形成或消失的機(jī)理，存在著兩種類型的MOS器件：耗盡型(Depletion)：溝道在Vgs=0時(shí)已經(jīng)存在。當(dāng)Vgs“負(fù)”到一定程度時(shí)截止。一般情況，這類器件用作負(fù)載。增強(qiáng)型(Enhancement)：在正常情況下它是截止的，只有當(dāng)Vgs“正”到一定程度，才會導(dǎo)通，故用作開關(guān)。945.2MOSFET的閾值電壓VT閾值電壓是MOS器件的一VT的組成概念上講,VT就是將柵極下面的Si表面從P型Si變?yōu)镹型Si所必要的電壓。

它由兩個(gè)分量組成,即:

VT=Us+VoxUs:Si表面電位;

Vox:SiO2層上的壓降。圖5.595VT的組成概念上講,VT就是將柵極下面的Si表面從P型Si1.Us的計(jì)算將柵極下面的Si表面從P/N型Si變?yōu)镹/P型Si所必要的電壓Us與襯底濃度Na有關(guān)。在半導(dǎo)體理論中，P型半導(dǎo)體的費(fèi)米能級是靠近滿帶的，而N型半導(dǎo)體的費(fèi)米能級則是靠近導(dǎo)帶的。要想把P型變?yōu)镹型，外加電壓必須補(bǔ)償這兩個(gè)費(fèi)米能級之差。所以有:圖5.4961.Us的計(jì)算將柵極下面的Si表面從P/N型Si變?yōu)镹2.Vox的計(jì)算Vox根據(jù)右圖從金屬到氧化物到Si襯底Xm處的電場分布曲線導(dǎo)出:972.Vox的計(jì)算Vox根據(jù)右圖從金屬到氧化物到Si襯底XVT的理想計(jì)算公式在工藝環(huán)境確定后，MOS管的閾值電壓VT主要決定于：1.襯底的摻雜濃度Na。2.Cox98VT的理想計(jì)算公式在工藝環(huán)境確定后，MOS管5.3MOSFET的體效應(yīng)前面的推導(dǎo)都假設(shè)源極和襯底都接地，認(rèn)為Vgs是加在柵極與襯底之間的。實(shí)際上，在許多場合，源極與襯底并不連接在一起。通常，襯底是接地的，但源極未必接地,源極不接地時(shí)對VT值的影響稱為體效應(yīng)(BodyEffect)。圖5.6995.3MOSFET的體效應(yīng)前面的推導(dǎo)都假設(shè)源極和襯底都接圖5.7某一CMOS工藝條件下，NMOS閾值

電壓隨源極-襯底電壓的變化曲線100圖5.7某一CMOS工藝條件下，NMOS閾值

電壓隨源極5.4MOSFET的溫度特性MOSFET的溫度特性主要來源于溝道中載流子的遷移率μ和閾值電壓VT隨溫度的變化。載流子的遷移率隨溫度變化的基本特征是：T

μ

由于所以，T

gm閾值電壓VT的絕對值同樣是隨溫度的升高而減小：T

VTVT(T)(24)mV/°CVT的變化與襯底的雜質(zhì)濃度Ni和氧化層的厚度tox有關(guān)：(Ni

,tox)

VT(T)

1015.4MOSFET的溫度特性MOSFET的溫度特性主要來5.5MOSFET的噪聲MOSFET的噪聲來源主要由兩部分：熱噪聲 (thermalnoise)

閃爍噪聲(flickernoise，1/f-noise)1025.5MOSFET的噪聲MOSFET的噪聲來源主要由兩部MOSFET的噪聲(續(xù))熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運(yùn)動造成的，通過溝道電阻生成熱噪聲電壓veg(T，t)，其等效電壓值可近似表達(dá)為

Df為所研究的頻帶寬度,T是絕對溫度.設(shè)MOS模擬電路工作在飽和區(qū),gm可寫為所以，結(jié)論：增加MOS的柵寬和偏置電流，可減小器件的熱噪聲。103MOSFET的噪聲(續(xù))熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運(yùn)動閃爍噪聲(flickernoise，1/f-noise)的形成機(jī)理：溝道處SiO2與Si界面上電子的充放電而引起。閃爍噪聲的等效電壓值可表達(dá)為K2是一個(gè)系數(shù)，典型值為31024V2F/Hz。因?yàn)?/p>

1，所以閃爍噪聲被稱之為1/f噪聲。電路設(shè)計(jì)時(shí)，增加?xùn)砰LW，可降低閃爍噪聲。

MOSFET的噪聲(續(xù))104閃爍噪聲(flickernoise，1/f-noise)兩點(diǎn)重要說明：1.有源器件的噪聲特性對于小信號放大器和振蕩器等模擬電路的設(shè)計(jì)是至關(guān)重要的；2.所有FET(MOSFET,MESFET等)的1/f噪聲都高出相應(yīng)的BJT的1/f

噪聲約10倍。這一特征在考慮振蕩器電路方案時(shí)必須要給予重視。MOSFET的噪聲(續(xù))105兩點(diǎn)重要說明：MOSFET的噪聲(續(xù))385.6MOSFET尺寸按比例縮小(Scaling-down)1065.6MOSFET尺寸按比例縮小(Scaling-doMOSFET尺寸縮小對器件性能的影響MOSFET特性：非飽和區(qū)

飽和區(qū)107MOSFET尺寸縮小對器件性能的影響MOSFET特性：40結(jié)論1：L

Ids

tox

Ids

L+tox

Ids減小L和tox引起MOSFET的電流控制能力提高結(jié)論2：W

Ids

P

減小W引起MOSFET的電流控制能力和輸出功率減小結(jié)論3：(

L+tox+W)Ids=C

AMOS同時(shí)減小L，tox和W，可保持Ids不變，但導(dǎo)致器件占用面積減小，電路集成度提高?？偨Y(jié)論：縮小MOSFET尺寸是VLSI發(fā)展的總趨勢！MOSFET尺寸縮小對器件性能的影響108結(jié)論1：L IdsMOSFET尺寸縮小減小L引起的問題：LVds=C

(Ech，Vdsmax)即在VdsVdsmax=VDD不變的情況下，減小L將導(dǎo)致?lián)舸╇妷航档?。解決方案：減小L的同時(shí)降低電源電壓VDD。降低電源電壓的關(guān)鍵：降低開啟電壓VT

MOSFET尺寸縮小對器件性能的影響圖5.8109減小L引起的問題：LVds=C(Ech，Vds柵長、閾值電壓、與電源電壓L(m) 10 2 0.5 0.35 0.18VT(V)7-9 4 1 0.6 0.4VDD(V) 20 12 5 3.3 1.8110柵長、閾值電壓、與電源電壓43VT的功能與降低VT的措施VT的功能：1)在柵極下面的Si區(qū)域中形成反型層；2)克服SiO2介質(zhì)上的壓降。降低VT的措施：1)降低襯底中的雜質(zhì)濃度，采用高電阻率的襯底;2)減小SiO2介質(zhì)的厚度tox。(兩項(xiàng)措施都是工藝方面的問題)111VT的功能與降低VMOSFET的跨導(dǎo)gm和輸出電導(dǎo)gds根據(jù)MOSFET的跨導(dǎo)gm的定義為：MOSFETI-V特性求得：MOSFET的優(yōu)值:L0112MOSFET的跨導(dǎo)gm和輸出電導(dǎo)gds根據(jù)MOSFET的跨導(dǎo)

MOSFET的動態(tài)特性和尺寸縮小的影響MOSFET電路等效于一個(gè)含有受控源Ids的RC網(wǎng)絡(luò)。Ids： Ids(Vgs)R： Ids(Vds)，Rmetal，Rpoly-Si，RdiffC： Cgs，Cgd，Cds，Cgb，Csb，Cdb，Cmm，CmbCg=Cgs+Cgd+Cgb,關(guān)鍵電容值113MOSFET的動態(tài)特性和尺寸縮小的影響MOSFET電路等MOSFET的動態(tài)特性，亦即速度，取決于RC網(wǎng)絡(luò)的充放電的快慢，進(jìn)而取決于電流源Ids的驅(qū)動能力，跨導(dǎo)的大小，RC時(shí)間常數(shù)的大小，充放電的電壓范圍，即電源電壓的高低。MOSFET的動態(tài)特性和尺寸縮小的影響114MOSFET的動態(tài)特性，亦即速度，取決于RC網(wǎng)絡(luò)的充放電的快MOSFET的速度可以用單級非門(反相器)的時(shí)延D來表征。Scaling-down(L,W,tox,VDD)對MOSFET速度的影響：(L，W，tox)Ids

D

基本不變,但是

VDD 結(jié)論：器件尺寸連同VDD同步縮小，器件的速度提高。MOSFET的動態(tài)特性和尺寸縮小的影響}115MOSFET的速度可以用單級非門(反相器)的時(shí)延D來表MOSFET尺寸按比例縮小的三種方案1)

恒電場(constantelectricalfield)2)

恒電壓(constantvoltage)3)

準(zhǔn)恒電壓(Quasi-constantvoltage)116MOSFET尺寸按比例縮小的三種方案1) 恒電場(consScaling-down的三種方案(續(xù))采用恒電場CE縮減方案,縮減因子為(>1)時(shí),電路指標(biāo)變化。117Scaling-down的三種方案(續(xù))采用恒電場CE縮減方Scaling-down的三種方案(續(xù))MOSFET特征尺寸按(>1)縮減的眾多優(yōu)點(diǎn)：電路密度增加2倍

VLSI,ULSI功耗降低2倍

器件時(shí)延降低倍器件速率提高倍線路上的延遲不變優(yōu)值增加2倍

這就是為什么人們把MOS工藝的特征尺寸做得一小再小，使得MOS電路規(guī)模越來越大，MOS電路速率越來越高的重要原因。118Scaling-down的三種方案(續(xù))MOSFET特征尺寸5.7MOS器件的二階效應(yīng)隨著MOS工藝向著亞微米、深亞微米的方向發(fā)展，采用簡化的、只考慮一階效應(yīng)的MOS器件模型來進(jìn)行電路模擬，已經(jīng)不能滿足精度要求。此時(shí)必須考慮二階效應(yīng)。二階效應(yīng)出于兩種原因：1)當(dāng)器件尺寸縮小時(shí)，電源電壓還得保持為5V，于是，平均電場強(qiáng)度增加了，引起了許多二次效應(yīng)。2)當(dāng)管子尺寸很小時(shí)，這些小管子的邊緣相互靠在一起，產(chǎn)生了非理想電場，也嚴(yán)重地影響了它們的特性。下面具體討論二階效應(yīng)在各方面的表現(xiàn)。1195.7MOS器件的二階效應(yīng)隨著5.7.1

L和W的變化在一階理論的設(shè)計(jì)方法中，總認(rèn)為L、W是同步縮減的，是可以嚴(yán)格控制的。事實(shí)并非如此，真正器件中的L、W并不是原先版圖上所定義的L、W。原因之一在于制造誤差，如右圖所示；原因之二是L、W定義本身就不確切，不符合實(shí)際情況。圖5.91205.7.1L和W的變化在一階理論的設(shè)計(jì)方法中，總認(rèn)為L、

L和W的變化(續(xù))通常，在IC中各晶體管之間是由場氧化區(qū)（fieldoxide）來隔離的。在版圖中，凡是沒有管子的地方，一般都是場區(qū)。場是由一層很厚的SiO2形成的。多晶硅或鋁線在場氧化區(qū)上面穿過，會不會產(chǎn)生寄生MOS管呢？不會的。因?yàn)镸OS管的開啟電壓為，

對于IC中的MOS管，SiO2層很薄，Cox較大，VT較小。對于場區(qū)，SiO2層很厚，Cox很小，電容上的壓降很大，使得這個(gè)場區(qū)的寄生MOS管的開啟電壓遠(yuǎn)遠(yuǎn)大于電源電壓，即VTF>>VDD。這里寄生的MOS管永遠(yuǎn)不會打開，不能形成MOS管(如圖5.9b)。121L和W的變化(續(xù))通常，在IC中各晶體管之間是由場氧化另外，人們又在氧化區(qū)的下面注入稱為場注入?yún)^(qū)（fieldimplant）的P+區(qū)，如下圖所示。這樣，在氧化區(qū)下面襯底的Na值

較大，也提高了寄生MOS管的開啟電壓。同時(shí)，這個(gè)注入?yún)^(qū)也用來控制表面的漏電流。如果沒有這個(gè)P+注入?yún)^(qū)，那么，兩個(gè)MOS管的耗盡區(qū)很靠近，漏電增大。由于P+是聯(lián)在襯底上的，處于最低電位，于是，反向結(jié)隔離性能良好，漏電流大大減小。

結(jié)論:所以，在實(shí)際情況中，需要一個(gè)很厚的氧化區(qū)和一個(gè)注入?yún)^(qū)，給工藝制造帶來了新的問題。圖5.10場