現(xiàn)代CMOS工藝基本流程課件

知識回顧1半導(dǎo)體襯底摻雜氧化光刻技術(shù)刻蝕技術(shù)薄膜技術(shù)知識回顧1半導(dǎo)體襯底工藝集成2集成電路的工藝集成：

運(yùn)用各類單項(xiàng)工藝技術(shù)（外延、氧化、氣相沉積、光刻、擴(kuò)散、離子注入、刻蝕以及金屬化等工藝）形成電路結(jié)構(gòu)的制造過程。

薄膜形成光刻摻雜、刻蝕工藝集成2集成電路的工藝集成：薄膜形成光工藝集成3形成薄膜：化學(xué)反應(yīng)，PVD，CVD，旋涂，電鍍；光刻：實(shí)現(xiàn)圖形的過渡轉(zhuǎn)移；改變薄膜：注入，擴(kuò)散，退火；刻蝕：最后圖形的轉(zhuǎn)移；器件的制備：各種工藝的集成

MOS，CMOS，工藝目的：工藝集成3形成薄膜：化學(xué)反應(yīng)，PVD，CVD，旋涂，電鍍；刻工藝的選擇4工藝條件：溫度,壓強(qiáng),時間,功率,劑量,氣體流量,…工藝參數(shù)：厚度,介電常數(shù),應(yīng)力,濃度,速度,…器件參數(shù)：閾值電壓,擊穿電壓,漏電流,增益,…工藝的選擇4工藝條件：工藝參數(shù)：器件參數(shù)：一、集成電路中器件的隔離5由于MOSFET的源、漏與襯底的導(dǎo)電類型不同，所以本身就是被PN結(jié)所隔離，即自隔離(self-isolated)；MOSFET晶體管是自隔離，可有較高的密度，但鄰近的器件會有寄生效應(yīng)；一、集成電路中器件的隔離5由于MOSFET的源、漏與襯底的導(dǎo)LOCOS隔離6希望場區(qū)的VT大,保證寄生MOSFET的電流小于1pA；增加場區(qū)VT的方法:

場氧化層增厚:柵氧化層的7-10倍；增加場氧化區(qū)下面摻雜濃度(Channel-StopImplant，溝道阻斷注入)；LOCOS隔離6希望場區(qū)的VT大,保證寄生MOSFET的電LOCOS隔離工藝7氮化硅P型襯底p+p+P型襯底氮化硅p+p+SiO2LOCOS隔離工藝7氮化硅P型襯底p+p+P型襯底氮化硅p+LOCOS隔離工藝8Bird’sBeakLOCOS隔離工藝8Bird’sBeak9二、金屬化與多層互連

金屬及金屬性材料在集成電路技術(shù)中的應(yīng)用被稱為金屬化。按其在集成電路中的功能劃分，金屬材料可分為三大類：

MOSFET柵電極材料：早期nMOS集成電路工藝中使用較多的是鋁柵，目前CMOS集成電路工藝技術(shù)中最常用的是多晶硅柵。

互連材料：將芯片內(nèi)的各獨(dú)立元器件連接成具有一定功能的電路模塊。鋁是廣泛使用的互連金屬材料，目前在ULSI中，銅互連金屬材料得到了越來越廣泛的運(yùn)用。9二、金屬化與多層互連

金屬及金屬性材料在集成電路10接觸材料：直接與半導(dǎo)體接觸，并提供與外部相連的連接點(diǎn)。鋁是一種常用的接觸材料，但目前應(yīng)用較廣泛的接觸材料是硅化物，如鉑硅(PtSi)和鈷硅(CoSi2)等。集成電路中使用的金屬材料，除了常用的金屬如Al，Cu，Pt，W等以外，還包括重?fù)诫s多晶硅、金屬硅化物、金屬合金等金屬性材料。10接觸材料：直接與半導(dǎo)體接觸，并提供與外部相連的連接點(diǎn)。2.1、集成電路對金屬化材料特性的要求

11與n+，p+硅或多晶硅能夠形成歐姆接觸，接觸電阻??；長時期在較高電流密度負(fù)荷下，抗電遷移性能要好；與絕緣體（如SiO2）有良好的附著性；

耐腐蝕；

易于淀積和刻蝕；

易于鍵合，而且鍵合點(diǎn)能經(jīng)受長期工作；多層互連要求層與層之間絕緣性好，不互相滲透和擴(kuò)散。2.1、集成電路對金屬化材料特性的要求

1112

1.1鋁是一種經(jīng)常被采用的金屬互連材料，主要優(yōu)點(diǎn)是:在室溫下的電阻率僅為2.7μΩ·cm；與n+、p+硅或多晶硅的歐姆接觸電阻可低至10-6Ω/cm2；與硅和磷硅玻璃的附著性很好；經(jīng)過短時間熱處理后，與SiO2、Si3N4等絕緣層的黏附性很好；易于淀積和刻蝕。金屬鋁膜的制備方法鋁應(yīng)用于集成電路中的互連引線，主要是采用濺射方法制備，淀積速率快、厚度均勻、臺階覆蓋能力強(qiáng)。

2.1.1鋁121.1鋁是一種經(jīng)常被采用的金屬互連材料，主要優(yōu)Al/Si接觸中的幾個物理現(xiàn)象

(1)

Si在Al中的擴(kuò)散Si在Al中的溶解度比較高，在Al與Si接觸處，在退火過程中，會有大量的Si原子溶到Al中。溶解量不僅與退火溫度下的溶解度有關(guān)，還與Si在Al中的擴(kuò)散情況有關(guān)。在400-500℃退火溫度范圍內(nèi)，Si在Al薄膜中的擴(kuò)散系數(shù)比在晶體Al中大40倍。這是因?yàn)锳l薄膜通常為多晶，雜質(zhì)在晶界的擴(kuò)散系數(shù)遠(yuǎn)大于在晶粒內(nèi)的擴(kuò)散系數(shù)。

Al/Si接觸中的幾個物理現(xiàn)象(1)Si在Al中的(2)Al與SiO2的反應(yīng)Al與SiO2反應(yīng)對于Al在集成電路中的應(yīng)用十分重要：Al與Si接觸時，可以“吃”掉Si表面的自然氧化層，使Al/Si的歐姆接觸電阻降低；Al與SiO2的作用改善了集成電路中Al引線與下面SiO2的黏附性。(2)Al與SiO2的反應(yīng)SiliconEpiLayerP-SiliconSubstrateP+九十年代初ADI的氣囊加速度計(jì)實(shí)現(xiàn)產(chǎn)業(yè)化SiliconSubstrateP+SiliconEpiLayerP?臺階還可能導(dǎo)致薄膜淀積生長過程中形成空洞。PolysiliconPhotoresistWContactPlugSiliconSubstrateP+在BPSG層上獲得一個光滑的表面SiliconSubstrateP+2、鋁-摻雜多晶硅雙層金屬化結(jié)構(gòu)MEMS在軍事領(lǐng)域的應(yīng)用PolysiliconAl/Si接觸中的尖楔現(xiàn)象寬度為w，厚度為d的鋁引線，與硅接觸的接觸孔面積為A，如圖所示。尖楔現(xiàn)象：由于硅在鋁中的溶解度較大，在Al/Si接觸中，Si在Al膜的晶粒間界中快速擴(kuò)散離開接觸孔的同時，Al也會向接觸孔內(nèi)運(yùn)動、填充因Si離開而留下的空間。如果Si在接觸孔內(nèi)不是均勻消耗，Al就會在某些接觸點(diǎn)，像尖釘一樣楔進(jìn)Si襯底中去，如果尖楔深度大于結(jié)深，就會使pn結(jié)失效，這種現(xiàn)象就是Al/Si接觸中的尖楔現(xiàn)象。SiliconEpiLayerP-Al/Si接觸中的

1、Al-Si合金金屬化引線

為了解決Al的尖楔問題，在純Al中加入硅至飽和，形成Al-Si合金，代替純Al作為接觸和互連材料。但是，在較高合金退火溫度時溶解在Al中的硅，冷卻過程中又從Al中析出。硅從Al-Si合金薄膜中析出是Al-Si合金在集成電路中應(yīng)用的主要限制:2、鋁-摻雜多晶硅雙層金屬化結(jié)構(gòu)

淀積鋁薄膜之前，先淀積一層重磷或重砷摻雜的多晶硅薄膜，構(gòu)成Al-重磷(砷)摻雜多晶硅雙層金屬化結(jié)構(gòu)。

Al-摻雜多晶硅雙層金屬化結(jié)構(gòu)已成功地應(yīng)用于nMOS工藝中。3、鋁-阻擋層結(jié)構(gòu)在鋁與硅之間淀積一個薄金屬層，替代重磷摻雜多晶硅層，阻止鋁與硅之間的作用，從而抑制Al尖楔現(xiàn)象。這層金屬稱為阻擋層。為了形成好的歐姆接觸，一般采用雙層結(jié)構(gòu)，硅化物作為歐姆接觸，TiN、TaN或WN作為阻擋層。Al/Si接觸中的改進(jìn)1、Al-Si合金金屬化引線Al/Si接觸中的改進(jìn)作為互連材料Cu的性質(zhì)與鋁不同，不能采用傳統(tǒng)的以鋁作為互連材料的布線工藝。以Cu作為互連的集成技術(shù)是IC制造技術(shù)進(jìn)入到0.18μm及其以下時代必須面對的挑戰(zhàn)之一。

對以Cu作為互連的工藝來說，目前被人們看好并被普遍采用的技術(shù)方案是雙大馬士革(DualDamascene)

(雙鑲嵌)工藝。主要特點(diǎn)：對任何一層進(jìn)行互連材料淀積的同時，也對該層與下層之間的通孔(Via)進(jìn)行填充，而CMP平整化工藝只對導(dǎo)電金屬層材料進(jìn)行。與傳統(tǒng)的互連工藝相比，工藝步驟得到簡化，工藝成本也相應(yīng)降低。

作為互連材料Cu的性質(zhì)與鋁不同，不能采用傳統(tǒng)的以鋁作利用濺射和CVD方法對溝槽和通孔進(jìn)行金屬Cu的填充淀積時，容易形成孔洞，抗電遷移能力差。因此在Cu互連集成工藝中，向通孔和溝槽中填充Cu的工藝，目前普遍采用的是具有良好臺階覆蓋性、高淀積速率的電鍍或化學(xué)鍍的方法。電鍍法在電鍍法填充Cu的工藝中，一般是采用CuSO4與H2SiO4的混合溶液作為電鍍液，硅片與外電源的負(fù)極相接，通電后電鍍液中的Cu2+由于受到負(fù)電極的作用被Cu籽晶層吸引，從而實(shí)現(xiàn)了Cu在籽晶層上的淀積。為了保證高可靠性、高產(chǎn)率及低電阻的通孔淀積，通孔的預(yù)清潔工藝、勢壘層和籽晶層的淀積工藝，通常需要在不中斷真空的條件下、在同一個淀積系統(tǒng)中完成。利用濺射和CVD方法對溝槽和通孔進(jìn)行金屬Cu的填充淀化學(xué)鍍與電鍍工藝不同的是無需外接電源，它是通過金屬離子、還原劑、復(fù)合劑、pH調(diào)節(jié)劑等在需要淀積的表面進(jìn)行電化學(xué)反應(yīng)實(shí)現(xiàn)Cu的淀積。Cu-CVD工藝

盡管利用CVD方法向通孔和溝槽中填充Cu，可靠性比較差，但與電鍍或化學(xué)鍍工藝相比，采用CVD方法與CMOS工藝有更好的工藝兼容性。因此，優(yōu)化Cu-CVD工藝，發(fā)展無空洞的厚膜淀積工藝，是Cu-CVD工藝的一個重要研究內(nèi)容?；瘜W(xué)鍍與電鍍工藝不同的是無需外接電源，它是通過金屬離現(xiàn)代CMOS工藝基本流程課件三、平坦化21在集成電路制造過程中，經(jīng)過多步加工工藝以后，硅片表面已經(jīng)很不平整，特別是在金屬化引線孔邊緣處會形成很高的臺階。臺階的存在將會影響淀積薄膜的覆蓋效果，在底角處，薄膜有可能淀積不到，使金屬化引線發(fā)生斷路，從而引起整個集成電路失效。臺階還可能導(dǎo)致薄膜淀積生長過程中形成空洞。隨著互連層數(shù)的增加和工藝特征尺寸的縮小，對硅片表面平整度的要求也越來超高，金屬層和介質(zhì)層都需要進(jìn)行平坦化處理，以減小或消除臺階的影響，改善臺階覆蓋的效果。三、平坦化21在集成電路制造過程中，經(jīng)過多步加工工22可以采用一些簡單的方法改善硅片表面的平整度。例如，對真空蒸發(fā)來說，改善臺階覆蓋的方法，是使用行星旋轉(zhuǎn)式真空淀積裝置，通過蒸發(fā)源和襯底相對方向的連續(xù)改變，有效地消除蒸發(fā)死角，從而增加淀積率的均勻性。也可采用磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)回流，使銳利的臺階變得平滑，大大改善臺階覆蓋狀況。22可以采用一些簡單的方法改善硅片表面的平整度。圖(a)是沒有平坦化圖形；圖(b)是第一類平坦化技術(shù)，只是使銳利的臺階改變?yōu)槠交?，臺階高度沒有減??；圖(c)是第二類平坦化技術(shù)，可以使銳利的臺階變?yōu)槠交瑫r臺階高度減小。通過再淀積一層半平坦化的介質(zhì)層作為覆蓋層，即可達(dá)到這種效果，如在多晶硅上淀積BPSG；平坦化技術(shù)圖(a)是沒有平坦化圖形；平坦化技術(shù)圖(d)是第三類平坦化技術(shù)，是使局域達(dá)到完全平坦化，使用犧牲層技術(shù)可以實(shí)現(xiàn)局域完全平坦化；圖(e)是第四類平坦化技術(shù)，是整個硅片表面平坦化，化學(xué)機(jī)械拋光(CMP)方法就是可實(shí)現(xiàn)整個硅片平坦化的方法。圖(d)是第三類平坦化技術(shù)，是使局域達(dá)到完全平坦化，使用犧為了解決Al的尖楔問題，在純Al中加入硅至飽和，形成Al-Si合金，代替純Al作為接觸和互連材料。SiliconSubstrateP+SiliconSubstrateP+SiliconSubstrateP+Photoresist基于氟的RIE，獲得垂直的側(cè)墻90年代中：ICP的出現(xiàn)促進(jìn)體硅工藝的快速發(fā)展Ti淀積在整個晶圓表面Al/Si接觸中的改進(jìn)PhotoresistSiliconEpiLayerP-侵徹點(diǎn)控制填充在金屬線之間，提供金屬層之間的絕緣隔離N+Source/Drain實(shí)驗(yàn)一離子注入（4學(xué)時）四、CMOS工藝25CMOS，全稱ComplementaryMetalOxideSemiconductor，即互補(bǔ)金屬氧化物半導(dǎo)體，是一種大規(guī)模應(yīng)用于集成電路芯片制造的原料。采用CMOS技術(shù)可以將成對的金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）集成在一塊硅片上。為了解決Al的尖楔問題，在純Al中加入硅至飽和，形成Al-S26SiliconSubstrateP+~2um~725umSiliconEpiLayerP?選擇襯底晶圓的選擇摻雜類型（N或P）電阻率（摻雜濃度）晶向高摻雜(P+)的Si晶圓低摻雜(P?)的Si外延層26SiliconSubstrateP+~2um~7227SiliconSubstrateP+SiliconEpiLayerP?PadOxide熱氧化熱氧化形成一個SiO2薄層，厚度約20nm高溫，H2O或O2氣氛緩解后續(xù)步驟形成的Si3N4對Si襯底造成的應(yīng)力27SiliconSubstrateP+Silicon28SiliconSubstrateP+SiliconEpiLayerP-SiliconNitrideSi3N4淀積Si3N4淀積厚度約250nm化學(xué)氣相淀積(CVD)作為后續(xù)CMP的停止層28SiliconSubstrateP+Silicon29SiliconSubstrateP+SiliconEpiLayerP-SiliconNitridePhotoresist光刻膠成形光刻膠成形厚度約0.5~1.0um光刻膠涂敷、曝光和顯影用于隔離淺槽的定義29SiliconSubstrateP+Silicon30SiliconSubstrateP+SiliconEpiLayerP-SiliconNitridePhotoresistSi3N4和SiO2刻蝕Si3N4和SiO2刻蝕基于氟的反應(yīng)離子刻蝕(RIE)30SiliconSubstrateP+Silicon31SiliconSubstrateP+SiliconEpiLayerP-SiliconNitridePhotoresistTransistorActiveAreasIsolationTrenches隔離淺槽刻蝕隔離淺槽刻蝕基于氟的反應(yīng)離子刻蝕(RIE)定義晶體管有源區(qū)31SiliconSubstrateP+Silicon32SiliconSubstrateP+SiliconEpiLayerP-SiliconNitrideTransistorActiveAreasIsolationTrenches除去光刻膠除去光刻膠氧等離子體去膠，把光刻膠成分氧化為氣體32SiliconSubstrateP+Silicon33SiliconSubstrateP+SiliconEpiLayerP-SiliconNitrideFuturePMOSTransistorSiliconDioxideFutureNMOSTransistorNocurrentcanflowthroughhere!SiO2淀積SiO2淀積用氧化物填充隔離淺槽厚度約為0.5~1.0um，和淺槽深度和幾何形狀有關(guān)化學(xué)氣相淀積(CVD)33SiliconSubstrateP+Silicon34SiliconSubstrateP+SiliconEpiLayerP-SiliconNitrideFuturePMOSTransistorFutureNMOSTransistorNocurrentcanflowthroughhere!化學(xué)機(jī)械拋光化學(xué)機(jī)械拋光(CMP)CMP除去表面的氧化層到Si3N4層為止34SiliconSubstrateP+Silicon用于緩沖隔離多晶硅和后續(xù)步驟形成的Si3N4FutureNMOSTransistorBF2(+)IonsP+Source/Drain硅從Al-Si合金薄膜中析出是Al-Si合金在集成電路中應(yīng)用的主要限制:WContactPlugPhotoresist因此，優(yōu)化Cu-CVD工藝，發(fā)展無空洞的厚膜淀積工藝，是Cu-CVD工藝的一個重要研究內(nèi)容。SiliconSubstrateP+因此，優(yōu)化Cu-CVD工藝，發(fā)展無空洞的厚膜淀積工藝，是Cu-CVD工藝的一個重要研究內(nèi)容。SiliconSubstrateP+厚度比較厚，用于阻擋離子注入盡管利用CVD方法向通孔和溝槽中填充Cu，可靠性比較差，但與電鍍或化學(xué)鍍工藝相比，采用CVD方法與CMOS工藝有更好的工藝兼容性。連續(xù)的CVD和刻蝕工藝，厚度約1um用于敵友識別系統(tǒng)、顯示和光纖開關(guān)的集成微光學(xué)機(jī)械器件35SiliconSubstrateP+SiliconEpiLayerP-FuturePMOSTransistorFutureNMOSTransistor除去Si3N4除去Si3N4熱磷酸(H3PO4)濕法刻蝕，約180℃用于緩沖隔離多晶硅和后續(xù)步驟形成的Si3N435Silico36TrenchOxideCrossSectionBareSilicon平面視圖完成淺槽隔離(STI)36TrenchOxideCrossSectionBar37SiliconSubstrateP+SiliconEpiLayerP-FuturePMOSTransistorFutureNMOSTransistorPhotoresist光刻膠成形光刻膠成形厚度比較厚，用于阻擋離子注入用于N-阱的定義37SiliconSubstrateP+Silicon38SiliconSubstrateP+SiliconEpiLayerP-FutureNMOSTransistorPhotoresistN-WellPhosphorous(-)Ions磷離子注入磷離子注入高能磷離子注入形成局部N型區(qū)域，用于制造PMOS管38SiliconSubstrateP+Silicon39SiliconSubstrateP+SiliconEpiLayerP-FutureNMOSTransistorN-Well除去光刻膠39SiliconSubstrateP+Silicon40PhotoresistSiliconSubstrateP+SiliconEpiLayerP-FutureNMOSTransistorN-Well光刻膠成形光刻膠成形厚度比較厚，用于阻擋離子注入用于P-阱的定義40PhotoresistSiliconSubstrate41SiliconSubstrateP+SiliconEpiLayerP-PhotoresistN-WellBoron(+)IonsP-Well硼離子注入高能硼離子注入形成局部P型區(qū)域，用于制造NMOS管硼離子注入41SiliconSubstrateP+Silicon42SiliconSubstrateP+SiliconEpiLayerP-N-WellP-Well除去光刻膠42SiliconSubstrateP+Silicon43SiliconSubstrateP+SiliconEpiLayerP-P-WellN-Well退火退火在600~1000℃的H2環(huán)境中加熱修復(fù)離子注入造成的Si表面晶體損傷注入雜質(zhì)的電激活同時會造成雜質(zhì)的進(jìn)一步擴(kuò)散快速加熱工藝(RTP)可以減少雜質(zhì)的擴(kuò)散43SiliconSubstrateP+Silicon44TrenchOxideN-WellP-WellCrossSection完成N-阱和P-阱平面視圖44TrenchOxideN-WellP-WellCr45SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellSacrificialOxide犧牲氧化層生長犧牲氧化層生長厚度約25nm用來捕獲Si表面的缺陷45SiliconSubstrateP+SiliconWViaPlugPhotoresist九十年代末Sandia實(shí)驗(yàn)室5層多晶硅技術(shù)代表最高水平PolysiliconMOSFET柵電極材料：早期nMOS集成電路工藝中使用較多的是鋁柵，目前CMOS集成電路工藝技術(shù)中最常用的是多晶硅柵。用于超小型、超低功率無線通訊（RF微米/納米和微系統(tǒng)）的機(jī)電信號處理由于MOSFET的源、漏與襯底的導(dǎo)電類型不同，SiliconSubstrateP+利用濺射和CVD方法對溝槽和通孔進(jìn)行金屬Cu的填充淀積時，容易形成孔洞，抗電遷移能力差。SiliconEpiLayerP-SiliconEpiLayerP-SiliconNitrideWContactPlugSiliconSubstrateP+90年代中：ICP的出現(xiàn)促進(jìn)體硅工藝的快速發(fā)展46SiliconSubstrateP+SiliconEpiLayerP-P-WellN-Well除去犧牲氧化層除去犧牲氧化層HF溶液濕法刻蝕剩下潔凈的Si表面WViaPlug46SiliconSubstrate47SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellGateOxide柵氧化層生長柵氧化層生長工藝中最關(guān)鍵的一步厚度2~10nm要求非常潔凈，厚度精確(±1?)用作晶體管的柵絕緣層47SiliconSubstrateP+Silicon48SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellPolysilicon多晶硅淀積多晶硅淀積厚度150~300nm化學(xué)氣相淀積(CVD)48SiliconSubstrateP+Silicon49SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellPhotoresistChannelLengthPolysilicon光刻膠成形光刻膠成形工藝中最關(guān)鍵的圖形轉(zhuǎn)移步驟柵長的精確性是晶體管開關(guān)速度的首要決定因素使用最先進(jìn)的曝光技術(shù)——深紫外光(DUV)光刻膠厚度比其他步驟薄49SiliconSubstrateP+Silicon50SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellPhotoresistChannelLength多晶硅刻蝕多晶硅刻蝕基于氟的反應(yīng)離子刻蝕(RIE)必須精確的從光刻膠得到多晶硅的形狀50SiliconSubstrateP+Silicon51SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellGateOxidePolyGateElectrode除去光刻膠51SiliconSubstrateP+Silicon52TrenchOxideN-WellP-WellCrossSectionPolysilicon平面視圖完成柵極52TrenchOxideN-WellP-WellCr53SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellGateOxidePolyGateElectrodePolyRe-oxidation多晶硅氧化多晶硅氧化在多晶硅表面生長薄氧化層用于緩沖隔離多晶硅和后續(xù)步驟形成的Si3N453SiliconSubstrateP+Silicon54SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellPhotoresist光刻膠成形光刻膠成形用于控制NMOS管的銜接注入54SiliconSubstrateP+Silicon55SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellPhotoresistArsenic(-)IonsNTipNMOS管銜接注入NMOS管銜接注入低能量、淺深度、低摻雜的砷離子注入銜接注入用于削弱柵區(qū)的熱載流子效應(yīng)55SiliconSubstrateP+Silicon56SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellNTip除去光刻膠56SiliconSubstrateP+Silicon57SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellPhotoresistNTip光刻膠成形光刻膠成形用于控制PMOS管的銜接注入57SiliconSubstrateP+Silicon58SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellPhotoresistBF2(+)IonsNTipPTipPMOS管銜接注入低能量、淺深度、低摻雜的BF2+離子注入銜接注入用于削弱柵區(qū)的熱載流子效應(yīng)PMOS管銜接注入58SiliconSubstrateP+Silicon59SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellNTipPTip除去光刻膠59SiliconSubstrateP+Silicon60SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellSiliconNitrideThinnerHereThickerHereNTipPTipPTipSi3N4淀積Si3N4淀積厚度120～180nmCVD60SiliconSubstrateP+Silicon61SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellSpacerSidewallNTipPTipPTipSi3N4刻蝕Si3N4刻蝕水平表面的薄層Si3N4被刻蝕，留下隔離側(cè)墻側(cè)墻精確定位晶體管源區(qū)和漏區(qū)的離子注入RIE61SiliconSubstrateP+Silicon62SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellPhotoresistNTipPTip光刻膠成形光刻膠成形用于控制NMOS管的源/漏區(qū)注入62SiliconSubstrateP+Silicon63SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellPhotoresistArsenic(-)IonsN+DrainN+SourcePTipNMOS管源/漏注入NMOS管源/漏注入淺深度、重?fù)诫s的砷離子注入，形成了重?fù)诫s的源/漏區(qū)隔離側(cè)墻阻擋了柵區(qū)附近的注入63SiliconSubstrateP+Silicon64SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourcePTip除去光刻膠64SiliconSubstrateP+Silicon65SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourcePhotoresistPTip光刻膠成形光刻膠成形用于控制PMOS管的源/漏區(qū)注入65SiliconSubstrateP+Silicon66SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellBF2(+)IonsPhotoresistN+DrainN+SourceP+SourceP+DrainPMOS管源/漏注入PMOS管源/漏注入淺深度、重?fù)诫s的BF2+離子注入，形成了重?fù)诫s的源/漏區(qū)隔離側(cè)墻阻擋了柵區(qū)附近的注入66SiliconSubstrateP+Silicon67SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+SourceP+DrainLightlyDoped“Tips”除去光刻膠和退火除去光刻膠和退火用RTP工藝，消除雜質(zhì)在源/漏區(qū)的遷移67SiliconSubstrateP+Silicon68TrenchOxidePolysiliconCrossSectionN-WellP-WellN+Source/DrainP+Source/DrainSpacer平面視圖完成晶體管源/漏極，電子器件形成68TrenchOxidePolysiliconCross69SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+Source除去表面氧化物除去表面氧化物在HF溶液中快速浸泡，使柵、源、漏區(qū)的Si暴露出來69SiliconSubstrateP+Silicon70SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceTitaniumTi淀積Ti淀積厚度20~40nm濺射工藝Ti淀積在整個晶圓表面70SiliconSubstrateP+Silicon71SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceTitaniumSilicideUnreactedTitaniumTiSi2形成TiSi2形成RTP工藝，N2氣氛，800℃在Ti和Si接觸的區(qū)域，形成TiSi2其他區(qū)域的Ti沒有變化稱為自對準(zhǔn)硅化物工藝(Salicide)71SiliconSubstrateP+Silicon72SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceTitaniumSilicideTi刻蝕Ti刻蝕NH4OH+H2O2濕法刻蝕未參加反應(yīng)的Ti被刻蝕TiSi2保留下來，形成Si和金屬之間的歐姆接觸72SiliconSubstrateP+Silicon73SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGBPSG淀積硼磷硅玻璃(BPSG)淀積CVD，厚度約1umSiO2并摻雜少量硼和磷改善薄膜的流動性和禁錮污染物的性能這一層絕緣隔離器件和第一層金屬73SiliconSubstrateP+Silicon74SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGBPSG拋光硼磷硅玻璃(BPSG)拋光CMP在BPSG層上獲得一個光滑的表面74SiliconSubstrateP+Silicon75SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGPhotoresist光刻膠成形光刻膠成形用于定義接觸孔(Contacts)這是一個關(guān)鍵的光刻步驟75SiliconSubstrateP+Silicon76SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGPhotoresist接觸孔刻蝕接觸孔刻蝕基于氟的RIE獲得垂直的側(cè)墻提供金屬和底層器件的連接76SiliconSubstrateP+Silicon77SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSG除去光刻膠77SiliconSubstrateP+Silicon78SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGTitaniumNitrideTiN淀積TiN淀積厚度約20nm濺射工藝有助于后續(xù)的鎢層附著在氧化層上78SiliconSubstrateP+Silicon79SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGTitaniumNitrideTungsten鎢淀積鎢淀積CVD厚度不少于接觸孔直徑的一半填充接觸孔79SiliconSubstrateP+Silicon80SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlug鎢拋光鎢拋光CMP除去表面的鎢和TiN留下鎢塞填充接觸孔80SiliconSubstrateP+Silicon81TrenchOxidePolysiliconCrossSectionN-WellP-WellN+Source/DrainP+Source/DrainSpacerContact平面視圖完成接觸孔，多晶硅上的接觸孔沒有出現(xiàn)在剖面圖上81TrenchOxidePolysiliconCross82SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1Ti(200?)-electromigrationshuntTiN(500?)-diffusionbarrierAl-Cu(5000?)-mainconductorTiN(500?)-antireflectivecoatingMetal1淀積第一層金屬淀積(Metal1)實(shí)際上由多個不同的層組成濺射工藝82SiliconSubstrateP+Silicon83SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1Photoresist光刻膠成形光刻膠成形用于定義Metal1互連83SiliconSubstrateP+Silicon84SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1PhotoresistMetal1刻蝕Metal1刻蝕基于氯的RIE由于Metal1由多層金屬組成，所以需要多個刻蝕步驟84SiliconSubstrateP+Silicon85SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1除去光刻膠85SiliconSubstrateP+Silicon86TrenchOxidePolysiliconCrossSectionN-WellP-WellN+Source/DrainP+Source/DrainSpacerContactMetal1平面視圖完成第一層互連86TrenchOxidePolysiliconCross87SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1IMD淀積金屬間絕緣體(IMD)淀積未摻雜的SiO2連續(xù)的CVD和刻蝕工藝，厚度約1um填充在金屬線之間，提供金屬層之間的絕緣隔離87SiliconSubstrateP+Silicon88SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1IMD拋光IMD拋光CMP88SiliconSubstrateP+Silicon89SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1Photoresist光刻膠成形光刻膠成形用于定義通孔(Vias)89SiliconSubstrateP+Silicon90SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1PhotoresistIMD1通孔刻蝕通孔刻蝕基于氟的RIE，獲得垂直的側(cè)墻提供金屬層之間的連接90SiliconSubstrateP+Silicon91SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1除去光刻膠91SiliconSubstrateP+Silicon92TungstenSiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1WViaPlugTiN和鎢淀積TiN和鎢淀積同第一層互連92TungstenSiliconSubstrateP93SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1WViaPlug鎢和TiN拋光鎢和TiN拋光同第一層互連93SiliconSubstrateP+Silicon94TrenchOxidePolysiliconCrossSectionN-WellP-WellN+Source/DrainP+Source/DrainSpacerContactMetal1Via1平面視圖完成通孔94TrenchOxidePolysiliconCross95SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1WViaPlugMetal2Metal2淀積Metal2淀積類似于Metal1厚度和寬度增加，連接更長的距離，承載更大的電流95SiliconSubstrateP+Silicon96SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1PhotoresistIMD1WViaPlugMetal2光刻膠成形光刻膠成形相鄰的金屬層連線方向垂直，減小層間的感應(yīng)耦合96SiliconSubstrateP+Silicon97SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1PhotoresistIMD1WViaPlugMetal2Metal2刻蝕Metal2刻蝕類似于Metal197SiliconSubstrateP+Silicon98SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1WViaPlugMetal2除去光刻膠98SiliconSubstrateP+Silicon99TrenchOxidePolysiliconCrossSectionN-WellP-WellN+Source/DrainP+Source/DrainSpacerContactMetal1Via1Metal2平面視圖完成第二層互連，后面的剖面圖將包括右上角的壓焊點(diǎn)99TrenchOxidePolysiliconCross100SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1WViaPlugPassivationMetal2鈍化層淀積鈍化層淀積多種可選的鈍化層，Si3N4、SiO2和聚酰亞胺等保護(hù)電路免受刮擦、污染和受潮等100SiliconSubstrateP+Silico101SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1WViaPlugPassivationBondPadPolyGateGateOxideSilicideSpacerMetal2鈍化層成形鈍化層成形壓焊點(diǎn)打開，提供外界對芯片的電接觸101SiliconSubstrateP+Silico102CrossSectionTrenchOxideN+Source/DrainP+Source/DrainSpacerContactMetal1PolysiliconVia1+5VSupplyVOUTN-WellP-WellMetal2GroundBondPadVIN平面視圖完成，顯示了電氣連接和部分壓焊點(diǎn)102CrossSectionTrenchOxideN+103完成103完成104略有不同的另一個工藝流程Vth校正注入場氧化層TiN104略有不同的另一個工藝流程Vth校正注入場氧化層TiN實(shí)驗(yàn)一實(shí)驗(yàn)一離子注入（4學(xué)時）內(nèi)容：包括擴(kuò)散和離子注入仿真實(shí)驗(yàn)過程?；疽螅?、學(xué)習(xí)MACI軟件離子注入軟件。2、熟悉參數(shù)的設(shè)置。105實(shí)驗(yàn)一實(shí)驗(yàn)一離子注入（4學(xué)時）105實(shí)驗(yàn)二光刻工藝（4學(xué)時）

內(nèi)容：包括基底的選擇，圖形的設(shè)計(jì)、掩膜板的設(shè)計(jì)、光刻膠的選擇和使用、光刻設(shè)備的使用、顯影液的使用和刻蝕液的選取和使用?；疽螅簩W(xué)習(xí)CAD軟件，進(jìn)行簡單圖形的設(shè)計(jì)。進(jìn)行圖形轉(zhuǎn)移工藝流程的設(shè)計(jì)，了解工藝過程用到的材料和設(shè)備。掌握工藝過程中材料的配比和設(shè)備的操作流程。

106實(shí)驗(yàn)二光刻工藝（4學(xué)時）

內(nèi)容：包括基底的選擇，圖形的設(shè)計(jì)什么是MEMS微機(jī)電系統(tǒng)（MEMS）是指用微機(jī)械加工技術(shù)制作的包括微傳感器、微致動器、微能源等微機(jī)械基本部分以及高性能的電子集成線路組成的微機(jī)電器件與裝置。什么是MEMS微機(jī)電系統(tǒng)（MEMS）是指用微機(jī)械加工技術(shù)制作各個國家不同的定義美國：微型機(jī)電系統(tǒng)MEMS:Microelectromechanicalsystem日本：微機(jī)械Micromachine歐洲：微系統(tǒng)Microsystem各個國家不同的定義美國：微型機(jī)電系統(tǒng)什么是微型機(jī)電系統(tǒng)例如：1、汽車安全氣囊2、煤氣報(bào)警器3、聲光控開關(guān)什么是微型機(jī)電系統(tǒng)例如：MEMS中的核心元件一般包含兩類：一個傳感或致動元件和一個信號傳輸單元。下圖說明了在傳感器中兩類元件的功能關(guān)系。MEMS中的核心元件一般包含兩類：一個傳感或致動元件和一個信為什么要學(xué)習(xí)MEMS？——主要特點(diǎn)器件微型化、集成化、尺寸達(dá)到微米數(shù)量級功能多樣化、智能化功能特殊性能耗低、靈敏度高、工作效率高為什么要學(xué)習(xí)MEMS？——主要特點(diǎn)器件微型化、集成化、尺寸達(dá)MEMS與傳統(tǒng)機(jī)械有什么區(qū)別？微尺寸效應(yīng)表面與界面效應(yīng)量子尺寸效應(yīng)加工方式MEMS與傳統(tǒng)機(jī)械有什么區(qū)別？微尺寸效應(yīng)MEMS的國內(nèi)外概況MEMS發(fā)展歷史回顧1947年：發(fā)明晶體管--技術(shù)基礎(chǔ)壓力傳感器：54年：Si、Ge壓阻效應(yīng)66年：機(jī)械研磨做硅腔70年：各向同性腐蝕硅腔76年：KOH腐蝕，MEMS加工手段80年代：集成式壓力傳感器目前：新機(jī)理壓力傳感器MEMS的國內(nèi)外概況MEMS發(fā)展歷史回顧1947年：發(fā)明晶體82年：美國U.C.Bekeley，表面犧牲層技術(shù)

微型靜電馬達(dá)成功

MEMS進(jìn)入新紀(jì)元82年：美國U.C.Bekeley，表面犧牲層技術(shù)

九十年代初ADI的氣囊加速度計(jì)實(shí)現(xiàn)產(chǎn)業(yè)化

九十年代初ADI的氣囊加速度計(jì)實(shí)現(xiàn)產(chǎn)業(yè)化

90年代中：ICP的出現(xiàn)促進(jìn)體硅工藝的快速發(fā)展90年代中：ICP的出現(xiàn)促進(jìn)體硅工藝的快速發(fā)展九十年代末Sandia實(shí)驗(yàn)室5層多晶硅技術(shù)代表最高水平

九十年代末Sandia實(shí)驗(yàn)室5層多晶硅技術(shù)代表最高水平

MEMS在軍事領(lǐng)域的應(yīng)用軍事領(lǐng)域是MEMS技術(shù)的最早應(yīng)用點(diǎn)，對推動MEMS技術(shù)的進(jìn)步起到了很大作用引信安全、炮彈彈道修正、子母彈開倉控制、侵徹點(diǎn)控制單兵攜帶雷達(dá)戰(zhàn)場毒氣檢測和救護(hù)偵察：小飛機(jī)后勤保障MEMS在軍事領(lǐng)域的應(yīng)用軍事領(lǐng)域是MEMS技術(shù)的最早應(yīng)用點(diǎn)，用于武器制導(dǎo)和個人導(dǎo)航的慣性導(dǎo)航組合用于超小型、超低功率無線通訊（RF微米/納米和微系統(tǒng)）的機(jī)電信號處理用于軍需跟蹤、環(huán)境監(jiān)控、安全勘察和無人值守分布式傳感器用于小型分析儀器、推進(jìn)和燃燒控制的集成流量系統(tǒng)武器安全、保險和引信用于有條件保養(yǎng)的嵌入式傳感器和執(zhí)行器用于高密度、低功耗的大量數(shù)據(jù)存儲器件用于敵友識別系統(tǒng)、顯示和光纖開關(guān)的集成微光學(xué)機(jī)械器件用于飛機(jī)分布式空氣動力學(xué)控制和自適應(yīng)光學(xué)的主動的、共型表面。用于武器制導(dǎo)和個人導(dǎo)航的慣性導(dǎo)航組合慣性MEMS慣性MEMS現(xiàn)代CMOS工藝基本流程課件現(xiàn)代CMOS工藝基本流程課件航空、航天航空：改進(jìn)飛機(jī)性能、保證飛機(jī)安全舒適、減少躁聲航天：天際信息網(wǎng)、微重力測量航空、航天航空：改進(jìn)飛機(jī)性能、保證飛機(jī)安全舒適、減少躁聲現(xiàn)代CMOS工藝基本流程課件FLUDICMEMSFLUDICMEMS現(xiàn)代CMOS工藝基本流程課件現(xiàn)代CMOS工藝基本流程課件信息領(lǐng)域全光通信網(wǎng)：光開關(guān)和開關(guān)陣列、光可變衰減器、光無源互連耦合器、可調(diào)濾波器、光相干探測器、光功率限幅器、微透鏡、光交叉連接器OXC、光分插復(fù)用器OADM和波分復(fù)用器無線電話；MEMS電容、電感、傳輸線、RFMEMS濾波器、RFMEMS振蕩器、MEMS移相器、微波收發(fā)機(jī)MEMS集成化射頻前端計(jì)算機(jī)；攝像頭、鼠標(biāo)投影儀、噴墨打印機(jī)數(shù)據(jù)存儲信息領(lǐng)域全光通信網(wǎng)：光開關(guān)和開關(guān)陣列、光可變衰減器、光無源互現(xiàn)代CMOS工藝基本流程課件現(xiàn)代CMOS工藝基本流程課件現(xiàn)代CMOS工藝基本流程課件PolysiliconSiliconSubstrateP+實(shí)際上由多個不同的層組成SiliconSubstrateP+SiliconEpiLayerP-Cu的性質(zhì)與鋁不同，不能采用傳統(tǒng)的以鋁作為互連材料的布線工藝。Bekeley，表面犧牲層技術(shù)

微型靜電馬達(dá)成功

MEMS進(jìn)入新紀(jì)元PadOxideSiliconSubstrateP+Al/Si接觸中的改進(jìn)PolysiliconFuturePMOSTransistor用于控制NMOS管的源/漏區(qū)注入CrossSectionPhotoresist汽車工業(yè)每部汽車內(nèi)可安裝30余個傳感器：氣囊，壓力、溫度、濕度、氣體等微噴嘴智能汽車控制系統(tǒng)工業(yè)控制化工廠自動化控制中的探測器等Polysilicon汽車工業(yè)每部汽車內(nèi)可安裝30余個傳感器MEMS的應(yīng)用MEMS的應(yīng)用現(xiàn)代CMOS工藝基本流程課件現(xiàn)代CMOS工藝基本流程課件136136137137138138139139LOCOS隔離工藝140Bird’sBeakLOCOS隔離工藝140Bird’sBeak作為互連材料Cu的性質(zhì)與鋁不同，不能采用傳統(tǒng)的以鋁作為互連材料的布線工藝。以Cu作為互連的集成技術(shù)是IC制造技術(shù)進(jìn)入到0.18μm及其以下時代必須面對的挑戰(zhàn)之一。

對以Cu作為互連的工藝來說，目前被人們看好并被普遍采用的技術(shù)方案是雙大馬士革(DualDamascene)

(雙鑲嵌)工藝。主要特點(diǎn)：對任何一層進(jìn)行互連材料淀積的同時，也對該層與下層之間的通孔(Via)進(jìn)行填充，而CMP平整化工藝只對導(dǎo)電金屬層材料進(jìn)行。與傳統(tǒng)的互連工藝相比，工藝步驟得到簡化，工藝成本也相應(yīng)降低。

作為互連材料Cu的性質(zhì)與鋁不同，不能采用傳統(tǒng)的以鋁作三、平坦化142在集成電路制造過程中，經(jīng)過多步加工工藝以后，硅片表面已經(jīng)很不平整，特別是在金屬化引線孔邊緣處會形成很高的臺階。臺階的存在將會影響淀積薄膜的覆蓋效果，在底角處，薄膜有可能淀積不到，使金屬化引線發(fā)生斷路，從而引起整個集成電路失效。臺階還可能導(dǎo)致薄膜淀積生長過程中形成空洞。隨著互連層數(shù)的增加和工藝特征尺寸的縮小，對硅片表面平整度的要求也越來超高，金屬層和介質(zhì)層都需要進(jìn)行平坦化處理，以減小或消除臺階的影響，改善臺階覆蓋的效果。三、平坦化142在集成電路制造過程中，經(jīng)過多步加工143SiliconSubstrateP+SiliconEpiLayerP-SiliconNitrideFuturePMOSTransistorFutureNMOSTransistorNocurrentcanflowthroughhere!化學(xué)機(jī)械拋光化學(xué)機(jī)械拋光(CMP)CMP除去表面的氧化層到Si3N4層為止143SiliconSubstrateP+Silico144SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourcePTip除去光刻膠144SiliconSubstrateP+SilicoSiliconSubstrateP+SiliconSubstrateP+Nocurrentcanflowthroughhere!軍事領(lǐng)域是MEMS技術(shù)的最早應(yīng)用點(diǎn)，對推動MEMSSiliconEpiLayerP-PhotoresistSiliconSubstrateP+形成一個SiO2薄層，厚度約20nmSiliconSubstrateP+Nocurrentcanflowthroughhere!SiliconEpiLayerP-利用濺射和CVD方法對溝槽和通孔進(jìn)行金屬Cu的填充淀積時，容易形成孔洞，抗電遷移能力差。FutureNMOSTransistor用于定義通孔(Vias)Nocurrentcanflowthroughhere!145SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceTitaniumTi淀積Ti淀積厚度20~40nm濺射工藝Ti淀積在整個晶圓表面SiliconSubstrateP+145Silico146SiliconSubstrateP+SiliconEpiLayerP-P-WellN-WellN+DrainN+SourceP+DrainP+SourceBPSGWContactPlugMetal1IMD1WViaPlug鎢和TiN拋光鎢和TiN拋光同第一層互連146SiliconSubstrateP+Silico現(xiàn)代CMOS工藝基本流程課件知識回顧148半導(dǎo)體襯底摻雜氧化光刻技術(shù)刻蝕技術(shù)薄膜技術(shù)知識回顧1半導(dǎo)體襯底工藝集成149集成電路的工藝集成：

運(yùn)用各類單項(xiàng)工藝技術(shù)（外延、氧化、氣相沉積、光刻、擴(kuò)散、離子注入、刻蝕以及金屬化等工藝）形成電路結(jié)構(gòu)的制造過程。

薄膜形成光刻摻雜、刻蝕工藝集成2集成電路的工藝集成：薄膜形成光工藝集成150形成薄膜：化學(xué)反應(yīng)，PVD，CVD，旋涂，電鍍；光刻：實(shí)現(xiàn)圖形的過渡轉(zhuǎn)移；改變薄膜：注入，擴(kuò)散，退火；刻蝕：最后圖形的轉(zhuǎn)移；器件的制備：各種工藝的集成

MOS，CMOS，工藝目的：工藝集成3形成薄膜：化學(xué)反應(yīng)，PVD，CVD，旋涂，電鍍；刻工藝的選擇151工藝條件：溫度,壓強(qiáng),時間,功率,劑量,氣體流量,…工藝參數(shù)：厚度,介電常數(shù),應(yīng)力,濃度,速度,…器件參數(shù)：閾值電壓,擊穿電壓,漏電流,增益,…工藝的選擇4工藝條件：工藝參數(shù)：器件參數(shù)：一、集成電路中器件的隔離152由于MOSFET的源、漏與襯底的導(dǎo)電類型不同，所以本身就是被PN結(jié)所隔離，即自隔離(self-isolated)；MOSFET晶體管是自隔離，可有較高的密度，但鄰近的器件會有寄生效應(yīng)；一、集成電路中器件的隔離5由于MOSFET的源、漏與襯底的導(dǎo)LOCOS隔離153希望場區(qū)的VT大,保證寄生MOSFET的電流小于1pA；增加場區(qū)VT的方法:

場氧化層增厚:柵氧化層的7-10倍；增加場氧化區(qū)下面摻雜濃度(Channel-StopImplant，溝道阻斷注入)；LOCOS隔離6希望場區(qū)的VT大,保證寄生MOSFET的電LOCOS隔離工藝154氮化硅P型襯底p+p+P型襯底氮化硅p+p+SiO2LOCOS隔離工藝7氮化硅P型襯底p+p+P型襯底氮化硅p+LOCOS隔離工藝155Bird’sBeakLOCOS隔離工藝8Bird’sBeak156二、金屬化與多層互連

金屬及金屬性材料在集成電路技術(shù)中的應(yīng)用被稱為金屬化。按其在集成電路中的功能劃分，金屬材料可分為三大類：

MOSFET柵電極材料：早期nMOS集成電路工藝中使用較多的是鋁柵，目前CMOS集成電路工藝技術(shù)中最常用的是多晶硅柵。

互連材料：將芯片內(nèi)的各獨(dú)立元器件連接成具有一定功能的電路模塊。鋁是廣泛使用的互連金屬材料，目前在ULSI中，銅互連金屬材料得到了越來越廣泛的運(yùn)用。9二、金屬化與多層互連

金屬