微型計(jì)算機(jī)技術(shù)課件第9章

第9章微機(jī)系統(tǒng)的總線技術(shù)9.1 總線概述9.2 從PC總線到EISA9.3 PCI總線9.4RS-232C串行通信總線1第9章微機(jī)系統(tǒng)的總線技術(shù)9.1 總線概述19.1 總線概述總線和總線標(biāo)準(zhǔn)總線的負(fù)載能力總線仲裁概述29.1 總線概述總線和總線標(biāo)準(zhǔn)29.1 總線概述

9.1.1 總線和總線標(biāo)準(zhǔn) 一、總線定義 總線是一種在多于2個(gè)模塊(設(shè)備或系統(tǒng))間傳送信息的公共通路。 總線由傳輸信息的物理介質(zhì)以及一套管理信息傳輸?shù)耐ㄐ乓?guī)則(協(xié)議)所組成。 總線的特點(diǎn)是“公用性”，即同時(shí)掛接多個(gè)模塊或設(shè)備。2個(gè)模塊或設(shè)備之間專用的信號(hào)連接線不能稱為總線。39.1 總線概述9.1.1 總線和總線標(biāo)準(zhǔn)3二、三類總線片總線：元件級總線，芯片總線，是微處理器芯片內(nèi)部引出的總線，它是用微處理器構(gòu)成一個(gè)部件（如CPU插件）或是一個(gè)很小的系統(tǒng)時(shí)，信息傳輸?shù)耐?。?nèi)總線：系統(tǒng)總線、板級總線、微機(jī)總線，是用于微機(jī)系統(tǒng)中各插件之間信息傳輸?shù)耐贰?/p>

外總線：通信總線，是微機(jī)系統(tǒng)之間，或是微機(jī)系統(tǒng)與其他系統(tǒng)（儀器、儀表、控制裝置）之間信息傳輸?shù)耐贰?/p>

4二、三類總線4 三、片總線的作用 片總線包括地址總線、數(shù)據(jù)總線和控制總線，了解這三組總線的具體組成、用途及相互關(guān)系，對于解決微機(jī)系統(tǒng)的應(yīng)用和接口問題十分重要。三組總線的分析見教材P363。 四、總線標(biāo)準(zhǔn) 總線標(biāo)準(zhǔn)是國際公布或推薦的互連各個(gè)模塊的標(biāo)準(zhǔn)。它是把各種不同模塊組成計(jì)算機(jī)系統(tǒng)(或計(jì)算機(jī)應(yīng)用系統(tǒng))時(shí)必須遵守的規(guī)范。

5 三、片總線的作用5

總線標(biāo)準(zhǔn)為計(jì)算機(jī)(或計(jì)算機(jī)應(yīng)用系統(tǒng))中各個(gè)模塊的互連接提供一個(gè)標(biāo)準(zhǔn)界面。該界面對界面兩側(cè)的模塊而言都是透明的，界面的任一方只需根據(jù)總線標(biāo)準(zhǔn)的要求來實(shí)現(xiàn)接口的功能，而不必考慮另一方的接口方式。 采用總線標(biāo)準(zhǔn)為計(jì)算機(jī)接口的軟硬件設(shè)計(jì)提供方便。 使硬件接口芯片設(shè)計(jì)相對獨(dú)立，為接口軟件的模塊的設(shè)計(jì)帶來方便。 總線標(biāo)準(zhǔn)包括∶機(jī)械結(jié)構(gòu)規(guī)范； 功能規(guī)范； 電氣規(guī)范。6 總線標(biāo)準(zhǔn)為計(jì)算機(jī)(或計(jì)算機(jī)應(yīng)用系統(tǒng))中各個(gè)模塊的互連接提

9.1.2 總線的負(fù)載能力 負(fù)載能力即驅(qū)動(dòng)能力，指總線上接上負(fù)載(接口設(shè)備)后必須不影響總線輸入/輸出的邏輯電平，以流過負(fù)載的電流大小表示。 總線輸出信號(hào)的情況 1. 輸出低電平：要吸收電流(由負(fù)載流入信號(hào)源)以IOL表示。負(fù)載能力指：吸收規(guī)定電流后，仍保持邏輯低電平； 2. 輸出高電平：要流出電流(由信號(hào)源流向負(fù)載的輸出電流)以IOH表示。當(dāng)輸出電流超過規(guī)定值時(shí)，輸出邏輯電平會(huì)降低。負(fù)載能力指：輸出電流達(dá)規(guī)定電流后仍保持邏輯高電平。7 9.1.2 總線的負(fù)載能力7

總線輸入信號(hào)情況∶ 1. 輸入低電平∶總線向插件板灌入電流以IIL表示。 負(fù)載能力是指∶灌入規(guī)定電流后，仍保持輸入低電平。 2. 輸入高電平∶插件板向總線輸入電流以IIH表示。 負(fù)載能力是指∶輸入規(guī)定電流后，仍保持高電平。 負(fù)載能力以保持高、低電平在閾值范圍內(nèi)的最大電流表示之。 注意∶對總線而言，流入為“+”；流出為“-”。 當(dāng)總線上所接負(fù)載超過負(fù)載能力時(shí)(即超過規(guī)定電流IOL/IOH/IIL/IIH)必須在總線和負(fù)載之間加接“緩沖器(Buffer)”或“驅(qū)動(dòng)器(Driver)”。8 總線輸入信號(hào)情況∶8

9.1.3總線仲裁概述(busarbitration)

1.總線主設(shè)備(總線主控器)(busmaster) 具有控制總線能力的模塊，通常是CPU或以CPU為中心的邏輯模塊;在獲得總線控制權(quán)之后能啟動(dòng)數(shù)據(jù)信息的傳輸。 所謂啟動(dòng)即發(fā)出地址信息以及相應(yīng)的控制信息給要進(jìn)行信息傳輸?shù)脑O(shè)備，使其按主設(shè)備的要求進(jìn)行信息傳輸。 2.總線從設(shè)備(總線受控器)(busslave) 能對總線上的數(shù)據(jù)請求(即主設(shè)備發(fā)出的地址信息和控制信息)作出相應(yīng)，但本身不具備總線控制能力的模塊。 所謂總線控制能力是指，能發(fā)出地址信息、控制信息以啟動(dòng)總線上的數(shù)據(jù)傳輸。9 9.1.3總線仲裁概述(busarbitration)9

3.總線仲裁 總線仲裁是在多處理機(jī)環(huán)境中提出來的。 多處理機(jī)中，每個(gè)處理機(jī)都可作為總線主設(shè)備。都要共享系統(tǒng)中的資源(總線也是一種重要的公共資源)。 多個(gè)主設(shè)備必須通過系統(tǒng)總線才能訪問其他資源。每個(gè)主設(shè)備都會(huì)隨即地提出對總線控制使用的要求，這樣就可能發(fā)生總線競爭現(xiàn)象。 為了防止主設(shè)備同時(shí)控制總線，就要在總線上設(shè)立一個(gè)處理上述總線競爭的機(jī)構(gòu)，按優(yōu)先級次序，合理地分配資源，此即總線仲裁問題。10 3.總線仲裁10

4.總線仲裁器 用硬件來實(shí)現(xiàn)總線分配的邏輯電路稱為總線仲裁器(BusArbiter)。 總線仲裁器的任務(wù)是： 響應(yīng)總線請求； 通過分配過程的正確控制達(dá)到最佳使用總線。 在單處理機(jī)系統(tǒng)中，如果系統(tǒng)中接有DMA控制器，處理器就有了總線使用的競爭者，也必須有相應(yīng)的總線仲裁器。由于這種系統(tǒng)比較簡單，幾乎所有的微處理器芯片中都包含有這種仲裁機(jī)構(gòu)—一般總是將DMAC的總線請求安排成較高的優(yōu)先級。11 4.總線仲裁器11

5.總線通信協(xié)議 總線通信協(xié)議主要是解決信息傳輸?shù)拈_始和結(jié)束問題，是實(shí)現(xiàn)總線仲裁和信息傳送的手段。二種通信協(xié)議為： ⑴同步總線協(xié)議 總線上各模塊通過總線進(jìn)行信息傳送時(shí)，用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步，作為信息傳輸起止的控制信號(hào)。 各模塊何時(shí)發(fā)送或接收信息都由統(tǒng)一的時(shí)鐘規(guī)定，在通信中不需要附加時(shí)間標(biāo)志或應(yīng)答信號(hào)。 ⑵異步總線協(xié)議 允許總線上的各模塊有各自的時(shí)鐘，在模塊之間進(jìn)行通信時(shí)沒有公共的時(shí)間標(biāo)準(zhǔn)，而是靠發(fā)送時(shí)同時(shí)發(fā)出該部件的時(shí)間標(biāo)志信號(hào)，或由應(yīng)答方式來進(jìn)行。12 5.總線通信協(xié)議12

全互鎖異步通信方式

發(fā)送模塊將“DATA”(數(shù)據(jù))送到總線上； 延遲一定時(shí)間后發(fā)出“READY”信號(hào)，通知對方，數(shù)據(jù)已在總線上； DATAREADYACK13 全互鎖異步通信方式DATAREADYACK13

接收模塊以“READY”信號(hào)作為選通脈沖接收數(shù)據(jù)，并發(fā)出“ACK”(Acknowledge)信號(hào)作回答，表示數(shù)據(jù)已接收，同時(shí)在收到“READY”信號(hào)下降沿后隨即結(jié)束“ACK”信號(hào)。 發(fā)送模塊收到“ACK”信號(hào)后可以撤除數(shù)據(jù)，以便進(jìn)行下一次傳送。14 接收模塊以“READY”信號(hào)作為選通脈沖接收數(shù)據(jù)9.2 從PC總線到EISA總線概述PC總線的特點(diǎn)ISA總線的特點(diǎn)EISA總線的特點(diǎn)159.2 從PC總線到EISA總線概述15

9.2.1概述 三種總線都是I/O總線，即主板上看到的I/O接插槽。 三種總線都是向上兼容的-從PC總線(PC/XT機(jī)上的I/O接插槽)到ISA總線(PC/AT機(jī)上的I/O接插槽)到EISA總線(386以上服務(wù)器、工作站上的I/O接插槽) 三種總線都是原始的總線設(shè)計(jì)，實(shí)際上是將微處理器芯片總線經(jīng)緩沖后直接映射到系統(tǒng)總線上而形成的。9.2 從PC總線到EISA16 9.2.1概述9.2 從PC總線到EISA16

9.2.2PC總線的特點(diǎn)

一、PC/XT的主板結(jié)構(gòu)

17 9.2.2PC總線的特點(diǎn)17 主板上三種總線； ＜芯片總線＞＜系統(tǒng)總線＞ 系統(tǒng)擴(kuò)充總線 PC總線是為外部I/O適配器和擴(kuò)充存儲(chǔ)器設(shè)計(jì)的一組“I/O總線”，即“I/O接插槽”，又稱為“I/O通道”。 PC總線是系統(tǒng)總線的簡化和延伸。總線接口部件擴(kuò)充總線驅(qū)動(dòng)部件18 主板上三種總線；總線接口部件擴(kuò)充總線驅(qū)動(dòng)部件18二、總線信號(hào)分類

地址線 數(shù)據(jù)線 控制線 狀態(tài)線 定時(shí)信號(hào)線、電源 PC/XT總線為8位總線、62芯插口19二、總線信號(hào)分類19

9.2.3ISA總線的特點(diǎn) IndustryStandardArchitecture工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)一、由8位的PC總線擴(kuò)展而成是用于PC/AT機(jī)中的總線是16位總線。 80386以上的32位微機(jī)系統(tǒng)中也大量采用ISA總線，又稱為PC－AT總線。 ISA總線接插槽為62＋36芯長短兩個(gè)接插槽。209.2.3ISA總線的特點(diǎn)20二、總線信號(hào) ISA總線分4大類： 數(shù)據(jù)傳輸總線 地址總線 控制總線 時(shí)鐘、定時(shí)與電源21二、總線信號(hào)211. 數(shù)據(jù)傳輸總線 SD0~SD7—經(jīng)數(shù)據(jù)收發(fā)器74AL245驅(qū)動(dòng)后的數(shù)據(jù) 信號(hào) SD8~SD15 —經(jīng)鎖存器74ALS573和數(shù)據(jù)收發(fā)器 74AL245驅(qū)動(dòng)的總線高允許信號(hào) （I）—存儲(chǔ)器16位芯片選擇 （I）—I/O16位芯片選擇221. 數(shù)據(jù)傳輸總線222.地址總線 SA0~SA19—經(jīng)74ALS573鎖存的地址信號(hào) LA17~LA23—非鎖定的地址信號(hào)，僅在BALE ＝H時(shí)有效 BALE—地址鎖存允許信號(hào) AEN—地址允許，使主板上μP進(jìn)入HOLD狀 態(tài)以便進(jìn)行DMA傳送232.地址總線23

3.控制總線 、 經(jīng)74ALS7244驅(qū)動(dòng)后的存儲(chǔ)器讀寫信號(hào)，僅當(dāng)存儲(chǔ)器地址譯碼信號(hào)低于1MB的存儲(chǔ)空間時(shí)，才有效 IRQ3~IRQ7、IRQ9~IRQ12、IRQ14、IRQ15

中斷請求信號(hào)，優(yōu)先級次序?yàn)?，10~12，14，15，3~7 DRQ0~DRQ3，DRQ5~DRQ7

DMA請求信號(hào)24 3.控制總線24 ~，~ DMA響應(yīng)信號(hào)

I/O通道校驗(yàn)信號(hào) I/OCHRDY I/O通道就緒信號(hào) T/C 計(jì)數(shù)結(jié)束

刷新信號(hào)

主設(shè)備信號(hào)25 ~，

9.2.4EISA總線的特點(diǎn) ExtendedIndustryStandardArchitecture擴(kuò)展的工業(yè)標(biāo)準(zhǔn)總線 一、是ISA總線的擴(kuò)展 支持多個(gè)總線主控器 增加突發(fā)式傳送BurstTransfer 高性能的32位標(biāo)準(zhǔn)總線 可同時(shí)存在多個(gè)master 由EISA總線提供公平的循環(huán)優(yōu)先的總線仲裁。26 9.2.4EISA總線的特點(diǎn)26二、4種數(shù)據(jù)傳送1.突發(fā)式傳送總線上進(jìn)行16位/32位的成塊的數(shù)據(jù)傳送(在master與slave之間)每個(gè)周期1個(gè)BCLK。(數(shù)據(jù)傳送周期)2.非突發(fā)式傳送一般傳送，每個(gè)周期為2BCLK。3.Peck-Poke和鎖定交換傳送4.非匹配數(shù)據(jù)傳送(Mismatchedtype)傳送的源和目的數(shù)據(jù)寬度不一致，由EISA總線自動(dòng)完成數(shù)據(jù)寬度的轉(zhuǎn)換。27二、4種數(shù)據(jù)傳送272828三、總線擴(kuò)展槽(連接器) 上、下分層 上層ISA總線 下層新增信號(hào)總線四、總線信號(hào)分類地址與數(shù)據(jù)總線數(shù)據(jù)傳送控制總線總線仲裁信號(hào)其他功能29三、總線擴(kuò)展槽(連接器)29五、82350EISA芯片組82352EISABusBuffers(EBB)82355BusMasterInterfaceController(BMIC)82357IntegrateSystemPeriphral(ISP)82358EISABusController(EBC)30五、82350EISA芯片組30圖8-7EISA計(jì)算機(jī)系統(tǒng)框圖80386或80486CPU80387協(xié)處理器RAM/控制存儲(chǔ)器總線軟硬盤控制器82357集成系統(tǒng)外設(shè)接口82358EISA總線控制器82352數(shù)據(jù)緩沖器82352地址緩沖器控制總線地址總線數(shù)據(jù)總線VGA顯示接口EISA擴(kuò)展卡82355總線主接口EISA總線 這些可以是擴(kuò)展卡或系統(tǒng)板的部分31圖8-7EISA計(jì)算機(jī)系統(tǒng)框圖80386或9.3 PCI總線PCI總線的由來和特征PCI總線信號(hào)PCI總線傳輸簡介PCI總線的發(fā)展329.3 PCI總線PCI總線的由來和特征329.3 PCI總線9.3.1 PCI總線的由來和特征一、PCI總線ISA總線是8位/16位總線，最高數(shù)據(jù)傳輸率為8MB/S。EISA總線可用于8位/16位/32位系統(tǒng)，最高數(shù)據(jù)傳輸率為 32MB/S1991年下半年 Intel提出PCI概念PCISIG(PCISpecialInterestGroup)成立PCI專門權(quán)益組織1992.6.22 PCI1.01995.6.1 PCI2.1支持64位數(shù)據(jù)通信。(66MHz)339.3 PCI總線9.3.1 PCI總線的由來和特征3二、PCI總線的主要特點(diǎn)1. 突出的高性能 33MH/66MHz同步總線操作，傳輸速率528MB/S(66MHz,64位)，支持burst突發(fā)、猝發(fā)傳送。2. 良好的兼容性 PCI總線部件和插件接口相對于處理器是獨(dú)立的。 支持不同結(jié)構(gòu)的處理器。3. 支持PnP—即插即用，PCI.2.2支持熱插拔PCI設(shè)備中有存放設(shè)備具體信息的寄存器。這些信息使BIOS和OS層的軟件可以自動(dòng)配置PCI總線部件及插件。34二、PCI總線的主要特點(diǎn)34 4. 多主設(shè)備能力—總線仲裁能力 允許PCI主設(shè)備-從設(shè)備間實(shí)現(xiàn)“點(diǎn)到點(diǎn)”對等存取。 5. 適度地保證了數(shù)據(jù)的完整性，提供數(shù)據(jù)和地址奇偶校驗(yàn)功能。 6.優(yōu)良的軟件兼容性 7.定義了兩種電壓的信號(hào)環(huán)境 3.3V-5V的組件技術(shù)使電壓平滑過渡。 8.相對的低成本35 4. 多主設(shè)備能力—總線仲裁能力35 采用最優(yōu)化的芯片，多路復(fù)用體系結(jié)構(gòu)，通過地址數(shù)據(jù)復(fù)用，減少了總線信號(hào)引腳。 PCI總線為系統(tǒng)提供了一個(gè)高速數(shù)據(jù)傳輸通路。系統(tǒng)內(nèi)的各設(shè)備可以直接或間接地掛在總線上。各個(gè)設(shè)備通過局部總線可以完成數(shù)據(jù)的快速傳送。從而解決了使用傳統(tǒng)的I/O總線(ISA/EISA)系統(tǒng)中數(shù)據(jù)傳輸?shù)钠款i問題。36 采用最優(yōu)化的芯片，多路復(fù)用體系結(jié)構(gòu)，通過地址數(shù)據(jù)復(fù)用，減9.3.2PCI總線信號(hào)379.3.2PCI總線信號(hào)371. 地址數(shù)據(jù)信號(hào) AD[00]~AD[31]：多路復(fù)用 C/BE[0]#

~C/BE[3]#：總線命令/字節(jié)允許 PAR：對AD[00]~AD[31] C/BE[0]#~C/BE[3]# 作奇偶校驗(yàn)2. 接口控制信號(hào) FRAME#、TRDY#、IRDY#、STOP#、DEVSEL#、LPSEL#、LOCK#3. 錯(cuò)誤報(bào)告信號(hào) PERR# SERR#381. 地址數(shù)據(jù)信號(hào)384. 仲裁信號(hào)(總線主設(shè)備用) REQ#、GNT#5. 系統(tǒng)信號(hào) CLK RST#6. 64位擴(kuò)展信號(hào) AD[32]~AD[63] C/BE[4]#

~C/BE[7]# PAR64 REQ64 ACK64394. 仲裁信號(hào)(總線主設(shè)備用)397. 中斷請求信號(hào) INTX#8. Cache支持 SBO# SDONE#9. JTAG/邊界掃描測試引腳,可選接口。 124個(gè)信號(hào)線用于連接PCI卡， 2×62407. 中斷請求信號(hào) 409.3.3PCI總線傳輸簡介419.3.3PCI總線傳輸簡介414242

9.3.4PCI總線的發(fā)展 1992年6月22日發(fā)布PCI1.0版技術(shù)規(guī)范； 1993年4月發(fā)布PCI2.0修訂版； l995年l季度發(fā)布PCI2.l修訂版； l998年l2月完成、l999年2月發(fā)布PCI2.2修訂版。 幾乎所有的X86桌面操作系統(tǒng)—Windows、Linux都支持PCI總線設(shè)備。 一、PCI-X總線 2000年，PCI-SIG組織發(fā)表了新的、更快速的PCI-X總線。43 9.3.4PCI總線的發(fā)展43

PCI-X可以支持的頻率有66/l00/l33MHz，在不同的工作頻率下，PCI-X能控制的外設(shè)數(shù)量不同： 66MHz下，PCI-X控制器最多可支持4個(gè)PCI設(shè)備； 100MHz下，PCI-X控制器最多可支持2個(gè)PCI設(shè)備； 133MHz下，PCI-X控制器只能支持1個(gè)PCI設(shè)備,在64位總線下，擁有1066MB/S的帶寬，這對光纖接口，千兆以太網(wǎng)接口等對帶寬要求很高的應(yīng)用而言，具有很大優(yōu)勢。 PCI-X和PCI設(shè)備既能單獨(dú)存在于系統(tǒng)中，也能共存于—個(gè)系統(tǒng)。 PCI-X當(dāng)前主要應(yīng)用于服務(wù)器、工作站、嵌入式系統(tǒng)和信息交換環(huán)境。44 PCI-X可以支持的頻率有66/l00/l33MHz，在

二、PCI-Express總線 由Intel主導(dǎo)制訂的PCI-Express就是一種高性能的I/O總線。 PCI-Express被稱為第三代I/0總線技術(shù)，第一代指ISA總線，第二代指PCI總線，第三代即指PCI-Express，所以原名稱為“3GIO”(ThirdGenerationInput/Output)。45 二、PCI-Express總線45

PCI-Express采用串行通信模式，以及同0SI網(wǎng)絡(luò)模型相類似的分層結(jié)構(gòu)，該分層結(jié)構(gòu)自上至下內(nèi)軟件層、會(huì)話層、事務(wù)處理層、數(shù)據(jù)鏈路層和物理層組成，其具體的信號(hào)是一對低電壓、分離驅(qū)動(dòng)的電脈沖，一時(shí)負(fù)責(zé)傳送，一對負(fù)責(zé)接收，并通過一個(gè)被稱為MSI(MessageSignaledInterrupt，基于通信信號(hào)的中斷控制)的輪詢方法來管理中斷請求、電源管理請求和復(fù)位請求等系統(tǒng)信息。46 PCI-Express采用串行通信模式，以及同0SI網(wǎng)

PCI-Express的設(shè)計(jì)標(biāo)準(zhǔn)是—完全連續(xù)的I/0結(jié)構(gòu)(串行I/0互聯(lián));速度可望超過lOGB/S；點(diǎn)對點(diǎn)的連接；低針數(shù)接口。 PCI-Express是對現(xiàn)有總線技術(shù)的一次突破，依照內(nèi)部獨(dú)立數(shù)據(jù)傳輸通道的數(shù)量，可以被PCI-Express可以被配置成x1、x2、x4、x8、xl6、x32甚至于更高，目前PCI-Express最高規(guī)格為x32。 在xl規(guī)格下的數(shù)據(jù)傳輸帶寬為3l2.5MB/S； 在x32規(guī)格下的數(shù)據(jù)傳輸帶寬為10GB/S； PCI-Express總線將首先在服務(wù)器領(lǐng)域得到應(yīng)用和普及。

47 PCI-Express的設(shè)計(jì)標(biāo)準(zhǔn)是—完全連續(xù)的I/09.4RS-232C串行通信總線DTE與DCERS-232接口信號(hào)489.4RS-232C串行通信總線DTE與DCE489.4RS-232C串行通信總線

9.4.1 DTE與DCE

499.4RS-232C串行通信總線9.4.1 DTE與

DTE(DataTerminalEquipment)數(shù)據(jù)終端設(shè)備 由數(shù)據(jù)發(fā)送器/接收器/收發(fā)器組成。在串行通信系統(tǒng)中，既是2進(jìn)制信號(hào)的數(shù)據(jù)源，又是2進(jìn)制信號(hào)的接收目的地。 DCE(DataCommunicationEquipment) 在串行通信系統(tǒng)中，DTE與通信線路之間的信號(hào)匹配器。 是在DTE與通信線路之間提供通信連接的建立、維持和終止等功能的設(shè)備并執(zhí)行信號(hào)變換與編碼。 在串行通信中DTE一般是Computer DCE一般是MODEM DTE與DCE之間傳輸∶ 數(shù)據(jù)信號(hào)“0”或“1” 控制應(yīng)答信號(hào)“接通”或“斷開”。50 DTE(DataTerminalEquipment)數(shù)

9.4.2RS-232接口信號(hào) RS-232C為“負(fù)邏輯” 規(guī)定：數(shù)據(jù)“0”為+3~+15Vspace空號(hào) 數(shù)據(jù)“1”為-3~-15Vmark傳號(hào) 控制線接通為+3~+15V 控制線斷開為-3~-15V 在計(jì)算機(jī)與MODEM之間必須實(shí)現(xiàn)電平轉(zhuǎn)換。發(fā)送時(shí)用集成發(fā)送器MC1488/75150；接收時(shí)用集成接收器MC1489/75154 實(shí)現(xiàn)電平轉(zhuǎn)換 前者由TTL電平RS232C電平 后者由RS232C電平TTL電平 RS232C標(biāo)準(zhǔn)規(guī)定使用DB-25插頭座。51 9.4.2RS-232接口信號(hào)51

引腳號(hào)名稱代號(hào)（CCITT）其它表示方法方向1

保護(hù)地（屏蔽）AA(101)2發(fā)送數(shù)據(jù)BA(103)TD.SDT→M3接收數(shù)據(jù)BB(104)RDT←M4請求數(shù)據(jù)CA(105)RS.RTST→M5允許發(fā)送CB（106）CS、CTST←M6DCE就緒CC（107）DSR、MR（MODEM就緒）T←M7信號(hào)地（公共回路）AB（102）8接收線路信號(hào)檢測器CF（109）RLSD、DCD（載波檢測）T←M9

測試預(yù)留+V（+10VDC）10測試預(yù)留-V（-10VDC）11未定義12第二接收線路信號(hào)檢測器SCF（122）

T←M52

引腳號(hào)名稱代號(hào)（CCITT）其它表示方法方向1

保護(hù)地（屏13第二允許發(fā)送SCB（121）T←M14第二發(fā)送數(shù)據(jù)SBA（118）NS（重新同步）T→M15發(fā)送器信號(hào)元定時(shí)DB（114）SCT（串行時(shí)鐘接收）DCT（分頻時(shí)鐘接收）T←M16第二接收數(shù)據(jù)SBB（119）T←M17接收器信號(hào)元定時(shí)DD（115）SCR（串行時(shí)鐘接收）DCR（分頻時(shí)鐘接收）T←M18未定義19第二請求發(fā)送SCA（102）T→M20DTE就緒CD（108.2）DTRT→M21信號(hào)質(zhì)量檢測CG（110）SQT←M22振鈴檢測CE（125）RIT←M23數(shù)據(jù)速率選擇CH（111）CI（112）SS（數(shù)據(jù)速率選擇）T←MT→M24發(fā)送器信號(hào)元定時(shí)DA（113）SCTE（向外提供串行發(fā)送時(shí)鐘）T→M25未定義5313第二允許發(fā)送SCB（121）T←M14第二發(fā)送數(shù)據(jù)SBA

25條信號(hào)線基本信號(hào)線2 TxD 4 RTS# 請求發(fā)送3 RxD 5 CTS# 清除發(fā)送7 SG 6 DSR#DCE準(zhǔn)備好 20 DTR#DTE準(zhǔn)備好5425條信號(hào)線54第9章微機(jī)系統(tǒng)的總線技術(shù)9.1 總線概述9.2 從PC總線到EISA9.3 PCI總線9.4RS-232C串行通信總線55第9章微機(jī)系統(tǒng)的總線技術(shù)9.1 總線概述19.1 總線概述總線和總線標(biāo)準(zhǔn)總線的負(fù)載能力總線仲裁概述569.1 總線概述總線和總線標(biāo)準(zhǔn)29.1 總線概述

9.1.1 總線和總線標(biāo)準(zhǔn) 一、總線定義 總線是一種在多于2個(gè)模塊(設(shè)備或系統(tǒng))間傳送信息的公共通路。 總線由傳輸信息的物理介質(zhì)以及一套管理信息傳輸?shù)耐ㄐ乓?guī)則(協(xié)議)所組成。 總線的特點(diǎn)是“公用性”，即同時(shí)掛接多個(gè)模塊或設(shè)備。2個(gè)模塊或設(shè)備之間專用的信號(hào)連接線不能稱為總線。579.1 總線概述9.1.1 總線和總線標(biāo)準(zhǔn)3二、三類總線片總線：元件級總線，芯片總線，是微處理器芯片內(nèi)部引出的總線，它是用微處理器構(gòu)成一個(gè)部件（如CPU插件）或是一個(gè)很小的系統(tǒng)時(shí)，信息傳輸?shù)耐?。?nèi)總線：系統(tǒng)總線、板級總線、微機(jī)總線，是用于微機(jī)系統(tǒng)中各插件之間信息傳輸?shù)耐贰?/p>

外總線：通信總線，是微機(jī)系統(tǒng)之間，或是微機(jī)系統(tǒng)與其他系統(tǒng)（儀器、儀表、控制裝置）之間信息傳輸?shù)耐贰?/p>

58二、三類總線4 三、片總線的作用 片總線包括地址總線、數(shù)據(jù)總線和控制總線，了解這三組總線的具體組成、用途及相互關(guān)系，對于解決微機(jī)系統(tǒng)的應(yīng)用和接口問題十分重要。三組總線的分析見教材P363。 四、總線標(biāo)準(zhǔn) 總線標(biāo)準(zhǔn)是國際公布或推薦的互連各個(gè)模塊的標(biāo)準(zhǔn)。它是把各種不同模塊組成計(jì)算機(jī)系統(tǒng)(或計(jì)算機(jī)應(yīng)用系統(tǒng))時(shí)必須遵守的規(guī)范。

59 三、片總線的作用5

總線標(biāo)準(zhǔn)為計(jì)算機(jī)(或計(jì)算機(jī)應(yīng)用系統(tǒng))中各個(gè)模塊的互連接提供一個(gè)標(biāo)準(zhǔn)界面。該界面對界面兩側(cè)的模塊而言都是透明的，界面的任一方只需根據(jù)總線標(biāo)準(zhǔn)的要求來實(shí)現(xiàn)接口的功能，而不必考慮另一方的接口方式。 采用總線標(biāo)準(zhǔn)為計(jì)算機(jī)接口的軟硬件設(shè)計(jì)提供方便。 使硬件接口芯片設(shè)計(jì)相對獨(dú)立，為接口軟件的模塊的設(shè)計(jì)帶來方便。 總線標(biāo)準(zhǔn)包括∶機(jī)械結(jié)構(gòu)規(guī)范； 功能規(guī)范； 電氣規(guī)范。60 總線標(biāo)準(zhǔn)為計(jì)算機(jī)(或計(jì)算機(jī)應(yīng)用系統(tǒng))中各個(gè)模塊的互連接提

9.1.2 總線的負(fù)載能力 負(fù)載能力即驅(qū)動(dòng)能力，指總線上接上負(fù)載(接口設(shè)備)后必須不影響總線輸入/輸出的邏輯電平，以流過負(fù)載的電流大小表示。 總線輸出信號(hào)的情況 1. 輸出低電平：要吸收電流(由負(fù)載流入信號(hào)源)以IOL表示。負(fù)載能力指：吸收規(guī)定電流后，仍保持邏輯低電平； 2. 輸出高電平：要流出電流(由信號(hào)源流向負(fù)載的輸出電流)以IOH表示。當(dāng)輸出電流超過規(guī)定值時(shí)，輸出邏輯電平會(huì)降低。負(fù)載能力指：輸出電流達(dá)規(guī)定電流后仍保持邏輯高電平。61 9.1.2 總線的負(fù)載能力7

總線輸入信號(hào)情況∶ 1. 輸入低電平∶總線向插件板灌入電流以IIL表示。 負(fù)載能力是指∶灌入規(guī)定電流后，仍保持輸入低電平。 2. 輸入高電平∶插件板向總線輸入電流以IIH表示。 負(fù)載能力是指∶輸入規(guī)定電流后，仍保持高電平。 負(fù)載能力以保持高、低電平在閾值范圍內(nèi)的最大電流表示之。 注意∶對總線而言，流入為“+”；流出為“-”。 當(dāng)總線上所接負(fù)載超過負(fù)載能力時(shí)(即超過規(guī)定電流IOL/IOH/IIL/IIH)必須在總線和負(fù)載之間加接“緩沖器(Buffer)”或“驅(qū)動(dòng)器(Driver)”。62 總線輸入信號(hào)情況∶8

9.1.3總線仲裁概述(busarbitration)

1.總線主設(shè)備(總線主控器)(busmaster) 具有控制總線能力的模塊，通常是CPU或以CPU為中心的邏輯模塊;在獲得總線控制權(quán)之后能啟動(dòng)數(shù)據(jù)信息的傳輸。 所謂啟動(dòng)即發(fā)出地址信息以及相應(yīng)的控制信息給要進(jìn)行信息傳輸?shù)脑O(shè)備，使其按主設(shè)備的要求進(jìn)行信息傳輸。 2.總線從設(shè)備(總線受控器)(busslave) 能對總線上的數(shù)據(jù)請求(即主設(shè)備發(fā)出的地址信息和控制信息)作出相應(yīng)，但本身不具備總線控制能力的模塊。 所謂總線控制能力是指，能發(fā)出地址信息、控制信息以啟動(dòng)總線上的數(shù)據(jù)傳輸。63 9.1.3總線仲裁概述(busarbitration)9

3.總線仲裁 總線仲裁是在多處理機(jī)環(huán)境中提出來的。 多處理機(jī)中，每個(gè)處理機(jī)都可作為總線主設(shè)備。都要共享系統(tǒng)中的資源(總線也是一種重要的公共資源)。 多個(gè)主設(shè)備必須通過系統(tǒng)總線才能訪問其他資源。每個(gè)主設(shè)備都會(huì)隨即地提出對總線控制使用的要求，這樣就可能發(fā)生總線競爭現(xiàn)象。 為了防止主設(shè)備同時(shí)控制總線，就要在總線上設(shè)立一個(gè)處理上述總線競爭的機(jī)構(gòu)，按優(yōu)先級次序，合理地分配資源，此即總線仲裁問題。64 3.總線仲裁10

4.總線仲裁器 用硬件來實(shí)現(xiàn)總線分配的邏輯電路稱為總線仲裁器(BusArbiter)。 總線仲裁器的任務(wù)是： 響應(yīng)總線請求； 通過分配過程的正確控制達(dá)到最佳使用總線。 在單處理機(jī)系統(tǒng)中，如果系統(tǒng)中接有DMA控制器，處理器就有了總線使用的競爭者，也必須有相應(yīng)的總線仲裁器。由于這種系統(tǒng)比較簡單，幾乎所有的微處理器芯片中都包含有這種仲裁機(jī)構(gòu)—一般總是將DMAC的總線請求安排成較高的優(yōu)先級。65 4.總線仲裁器11

5.總線通信協(xié)議 總線通信協(xié)議主要是解決信息傳輸?shù)拈_始和結(jié)束問題，是實(shí)現(xiàn)總線仲裁和信息傳送的手段。二種通信協(xié)議為： ⑴同步總線協(xié)議 總線上各模塊通過總線進(jìn)行信息傳送時(shí)，用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步，作為信息傳輸起止的控制信號(hào)。 各模塊何時(shí)發(fā)送或接收信息都由統(tǒng)一的時(shí)鐘規(guī)定，在通信中不需要附加時(shí)間標(biāo)志或應(yīng)答信號(hào)。 ⑵異步總線協(xié)議 允許總線上的各模塊有各自的時(shí)鐘，在模塊之間進(jìn)行通信時(shí)沒有公共的時(shí)間標(biāo)準(zhǔn)，而是靠發(fā)送時(shí)同時(shí)發(fā)出該部件的時(shí)間標(biāo)志信號(hào)，或由應(yīng)答方式來進(jìn)行。66 5.總線通信協(xié)議12

全互鎖異步通信方式

發(fā)送模塊將“DATA”(數(shù)據(jù))送到總線上； 延遲一定時(shí)間后發(fā)出“READY”信號(hào)，通知對方，數(shù)據(jù)已在總線上； DATAREADYACK67 全互鎖異步通信方式DATAREADYACK13

接收模塊以“READY”信號(hào)作為選通脈沖接收數(shù)據(jù)，并發(fā)出“ACK”(Acknowledge)信號(hào)作回答，表示數(shù)據(jù)已接收，同時(shí)在收到“READY”信號(hào)下降沿后隨即結(jié)束“ACK”信號(hào)。 發(fā)送模塊收到“ACK”信號(hào)后可以撤除數(shù)據(jù)，以便進(jìn)行下一次傳送。68 接收模塊以“READY”信號(hào)作為選通脈沖接收數(shù)據(jù)9.2 從PC總線到EISA總線概述PC總線的特點(diǎn)ISA總線的特點(diǎn)EISA總線的特點(diǎn)699.2 從PC總線到EISA總線概述15

9.2.1概述 三種總線都是I/O總線，即主板上看到的I/O接插槽。 三種總線都是向上兼容的-從PC總線(PC/XT機(jī)上的I/O接插槽)到ISA總線(PC/AT機(jī)上的I/O接插槽)到EISA總線(386以上服務(wù)器、工作站上的I/O接插槽) 三種總線都是原始的總線設(shè)計(jì)，實(shí)際上是將微處理器芯片總線經(jīng)緩沖后直接映射到系統(tǒng)總線上而形成的。9.2 從PC總線到EISA70 9.2.1概述9.2 從PC總線到EISA16

9.2.2PC總線的特點(diǎn)

一、PC/XT的主板結(jié)構(gòu)

71 9.2.2PC總線的特點(diǎn)17 主板上三種總線； ＜芯片總線＞＜系統(tǒng)總線＞ 系統(tǒng)擴(kuò)充總線 PC總線是為外部I/O適配器和擴(kuò)充存儲(chǔ)器設(shè)計(jì)的一組“I/O總線”，即“I/O接插槽”，又稱為“I/O通道”。 PC總線是系統(tǒng)總線的簡化和延伸?？偩€接口部件擴(kuò)充總線驅(qū)動(dòng)部件72 主板上三種總線；總線接口部件擴(kuò)充總線驅(qū)動(dòng)部件18二、總線信號(hào)分類

地址線 數(shù)據(jù)線 控制線 狀態(tài)線 定時(shí)信號(hào)線、電源 PC/XT總線為8位總線、62芯插口73二、總線信號(hào)分類19

9.2.3ISA總線的特點(diǎn) IndustryStandardArchitecture工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)一、由8位的PC總線擴(kuò)展而成是用于PC/AT機(jī)中的總線是16位總線。 80386以上的32位微機(jī)系統(tǒng)中也大量采用ISA總線，又稱為PC－AT總線。 ISA總線接插槽為62＋36芯長短兩個(gè)接插槽。749.2.3ISA總線的特點(diǎn)20二、總線信號(hào) ISA總線分4大類： 數(shù)據(jù)傳輸總線 地址總線 控制總線 時(shí)鐘、定時(shí)與電源75二、總線信號(hào)211. 數(shù)據(jù)傳輸總線 SD0~SD7—經(jīng)數(shù)據(jù)收發(fā)器74AL245驅(qū)動(dòng)后的數(shù)據(jù) 信號(hào) SD8~SD15 —經(jīng)鎖存器74ALS573和數(shù)據(jù)收發(fā)器 74AL245驅(qū)動(dòng)的總線高允許信號(hào) （I）—存儲(chǔ)器16位芯片選擇 （I）—I/O16位芯片選擇761. 數(shù)據(jù)傳輸總線222.地址總線 SA0~SA19—經(jīng)74ALS573鎖存的地址信號(hào) LA17~LA23—非鎖定的地址信號(hào)，僅在BALE ＝H時(shí)有效 BALE—地址鎖存允許信號(hào) AEN—地址允許，使主板上μP進(jìn)入HOLD狀 態(tài)以便進(jìn)行DMA傳送772.地址總線23

3.控制總線 、 經(jīng)74ALS7244驅(qū)動(dòng)后的存儲(chǔ)器讀寫信號(hào)，僅當(dāng)存儲(chǔ)器地址譯碼信號(hào)低于1MB的存儲(chǔ)空間時(shí)，才有效 IRQ3~IRQ7、IRQ9~IRQ12、IRQ14、IRQ15

中斷請求信號(hào)，優(yōu)先級次序?yàn)?，10~12，14，15，3~7 DRQ0~DRQ3，DRQ5~DRQ7

DMA請求信號(hào)78 3.控制總線24 ~，~ DMA響應(yīng)信號(hào)

I/O通道校驗(yàn)信號(hào) I/OCHRDY I/O通道就緒信號(hào) T/C 計(jì)數(shù)結(jié)束

刷新信號(hào)

主設(shè)備信號(hào)79 ~，

9.2.4EISA總線的特點(diǎn) ExtendedIndustryStandardArchitecture擴(kuò)展的工業(yè)標(biāo)準(zhǔn)總線 一、是ISA總線的擴(kuò)展 支持多個(gè)總線主控器 增加突發(fā)式傳送BurstTransfer 高性能的32位標(biāo)準(zhǔn)總線 可同時(shí)存在多個(gè)master 由EISA總線提供公平的循環(huán)優(yōu)先的總線仲裁。80 9.2.4EISA總線的特點(diǎn)26二、4種數(shù)據(jù)傳送1.突發(fā)式傳送總線上進(jìn)行16位/32位的成塊的數(shù)據(jù)傳送(在master與slave之間)每個(gè)周期1個(gè)BCLK。(數(shù)據(jù)傳送周期)2.非突發(fā)式傳送一般傳送，每個(gè)周期為2BCLK。3.Peck-Poke和鎖定交換傳送4.非匹配數(shù)據(jù)傳送(Mismatchedtype)傳送的源和目的數(shù)據(jù)寬度不一致，由EISA總線自動(dòng)完成數(shù)據(jù)寬度的轉(zhuǎn)換。81二、4種數(shù)據(jù)傳送278228三、總線擴(kuò)展槽(連接器) 上、下分層 上層ISA總線 下層新增信號(hào)總線四、總線信號(hào)分類地址與數(shù)據(jù)總線數(shù)據(jù)傳送控制總線總線仲裁信號(hào)其他功能83三、總線擴(kuò)展槽(連接器)29五、82350EISA芯片組82352EISABusBuffers(EBB)82355BusMasterInterfaceController(BMIC)82357IntegrateSystemPeriphral(ISP)82358EISABusController(EBC)84五、82350EISA芯片組30圖8-7EISA計(jì)算機(jī)系統(tǒng)框圖80386或80486CPU80387協(xié)處理器RAM/控制存儲(chǔ)器總線軟硬盤控制器82357集成系統(tǒng)外設(shè)接口82358EISA總線控制器82352數(shù)據(jù)緩沖器82352地址緩沖器控制總線地址總線數(shù)據(jù)總線VGA顯示接口EISA擴(kuò)展卡82355總線主接口EISA總線 這些可以是擴(kuò)展卡或系統(tǒng)板的部分85圖8-7EISA計(jì)算機(jī)系統(tǒng)框圖80386或9.3 PCI總線PCI總線的由來和特征PCI總線信號(hào)PCI總線傳輸簡介PCI總線的發(fā)展869.3 PCI總線PCI總線的由來和特征329.3 PCI總線9.3.1 PCI總線的由來和特征一、PCI總線ISA總線是8位/16位總線，最高數(shù)據(jù)傳輸率為8MB/S。EISA總線可用于8位/16位/32位系統(tǒng)，最高數(shù)據(jù)傳輸率為 32MB/S1991年下半年 Intel提出PCI概念PCISIG(PCISpecialInterestGroup)成立PCI專門權(quán)益組織1992.6.22 PCI1.01995.6.1 PCI2.1支持64位數(shù)據(jù)通信。(66MHz)879.3 PCI總線9.3.1 PCI總線的由來和特征3二、PCI總線的主要特點(diǎn)1. 突出的高性能 33MH/66MHz同步總線操作，傳輸速率528MB/S(66MHz,64位)，支持burst突發(fā)、猝發(fā)傳送。2. 良好的兼容性 PCI總線部件和插件接口相對于處理器是獨(dú)立的。 支持不同結(jié)構(gòu)的處理器。3. 支持PnP—即插即用，PCI.2.2支持熱插拔PCI設(shè)備中有存放設(shè)備具體信息的寄存器。這些信息使BIOS和OS層的軟件可以自動(dòng)配置PCI總線部件及插件。88二、PCI總線的主要特點(diǎn)34 4. 多主設(shè)備能力—總線仲裁能力 允許PCI主設(shè)備-從設(shè)備間實(shí)現(xiàn)“點(diǎn)到點(diǎn)”對等存取。 5. 適度地保證了數(shù)據(jù)的完整性，提供數(shù)據(jù)和地址奇偶校驗(yàn)功能。 6.優(yōu)良的軟件兼容性 7.定義了兩種電壓的信號(hào)環(huán)境 3.3V-5V的組件技術(shù)使電壓平滑過渡。 8.相對的低成本89 4. 多主設(shè)備能力—總線仲裁能力35 采用最優(yōu)化的芯片，多路復(fù)用體系結(jié)構(gòu)，通過地址數(shù)據(jù)復(fù)用，減少了總線信號(hào)引腳。 PCI總線為系統(tǒng)提供了一個(gè)高速數(shù)據(jù)傳輸通路。系統(tǒng)內(nèi)的各設(shè)備可以直接或間接地掛在總線上。各個(gè)設(shè)備通過局部總線可以完成數(shù)據(jù)的快速傳送。從而解決了使用傳統(tǒng)的I/O總線(ISA/EISA)系統(tǒng)中數(shù)據(jù)傳輸?shù)钠款i問題。90 采用最優(yōu)化的芯片，多路復(fù)用體系結(jié)構(gòu)，通過地址數(shù)據(jù)復(fù)用，減9.3.2PCI總線信號(hào)919.3.2PCI總線信號(hào)371. 地址數(shù)據(jù)信號(hào) AD[00]~AD[31]：多路復(fù)用 C/BE[0]#

~C/BE[3]#：總線命令/字節(jié)允許 PAR：對AD[00]~AD[31] C/BE[0]#~C/BE[3]# 作奇偶校驗(yàn)2. 接口控制信號(hào) FRAME#、TRDY#、IRDY#、STOP#、DEVSEL#、LPSEL#、LOCK#3. 錯(cuò)誤報(bào)告信號(hào) PERR# SERR#921. 地址數(shù)據(jù)信號(hào)384. 仲裁信號(hào)(總線主設(shè)備用) REQ#、GNT#5. 系統(tǒng)信號(hào) CLK RST#6. 64位擴(kuò)展信號(hào) AD[32]~AD[63] C/BE[4]#

~C/BE[7]# PAR64 REQ64 ACK64934. 仲裁信號(hào)(總線主設(shè)備用)397. 中斷請求信號(hào) INTX#8. Cache支持 SBO# SDONE#9. JTAG/邊界掃描測試引腳,可選接口。 124個(gè)信號(hào)線用于連接PCI卡， 2×62947. 中斷請求信號(hào) 409.3.3PCI總線傳輸簡介959.3.3PCI總線傳輸簡介419642

9.3.4PCI總線的發(fā)展 1992年6月22日發(fā)布PCI1.0版技術(shù)規(guī)范； 1993年4月發(fā)布PCI2.0修訂版； l995年l季度發(fā)布PCI2.l修訂版； l998年l2月完成、l999年2月發(fā)布PCI2.2修訂版。 幾乎所有的X86桌面操作系統(tǒng)—Windows、Linux都支持PCI總線設(shè)備。 一、PCI-X總線 2000年，PCI-SIG組織發(fā)表了新的、更快速的PCI-X總線。97 9.3.4PCI總線的發(fā)展43

PCI-X可以支持的頻率有66/l00/l33MHz，在不同的工作頻率下，PCI-X能控制的外設(shè)數(shù)量不同： 66MHz下，PCI-X控制器最多可支持4個(gè)PCI設(shè)備； 100MHz下，PCI-X控制器最多可支持2個(gè)PCI設(shè)備； 133MHz下，PCI-X控制器只能支持1個(gè)PCI設(shè)備,在64位總線下，擁有1066MB/S的帶寬，這對光纖接口，千兆以太網(wǎng)接口等對帶寬要求很高的應(yīng)用而言，具有很大優(yōu)勢。 PCI-X和PCI設(shè)備既能單獨(dú)存在于系統(tǒng)中，也能共存于—個(gè)系統(tǒng)。 PCI-X當(dāng)前主要應(yīng)用于服務(wù)器、工作站、嵌入式系統(tǒng)和信息交換環(huán)境。98 PCI-X可以支持的頻率有66/l00/l33MHz，在

二、PCI-Express總線 由Intel主導(dǎo)制訂的PCI-Express就是一種高性能的I/O總線。 PCI-Express被稱為第三代I/0總線技術(shù)，第一代指ISA總線，第二代指PCI總線，第三代即指PCI-Express，所以原名稱為“3GIO”(ThirdGenerationInput/Output)。99 二、PCI-Express總線45

PCI-Express采用串行通信模式，以及同0SI網(wǎng)絡(luò)模型相類似的分層結(jié)構(gòu)，該分層結(jié)構(gòu)自上至下內(nèi)軟件層、會(huì)話層、事務(wù)處理層、數(shù)據(jù)鏈路層和物理層組成，其具體的信號(hào)是一對低電壓、分離驅(qū)動(dòng)的電脈沖，一時(shí)負(fù)責(zé)傳送，一對負(fù)責(zé)接收，并通過一個(gè)被稱為MSI(MessageSignaledInterrupt，基于通信信號(hào)的中斷控制)的輪詢方法來管理中斷請求、電源管理請求和復(fù)位請求等系統(tǒng)信息。100 PCI-Express采用串行通信模式，以及同0SI網(wǎng)

PCI-Express的