第二章-集成邏輯門-數(shù)字電子技術(shù)基礎-教學課件

10該與非門輸出高電平，T5截止該與非門輸出低電平，T5導通

TTL門存在的問題當將兩個TTL“與非”門輸出端直接并聯(lián)時：Vcc→R5→門1的T4→門2的T5產(chǎn)生一個很大的電流產(chǎn)生一個大電流1.抬高門2輸出低電平；2.會因功耗過大損壞門器件。注：TTL輸出端不能直接并聯(lián)。問題引入10該與非門輸出高電平，T5截止該與非門輸出低電平，T5導通1三態(tài)邏輯門（TSL）集電極開路TTL“與非”門（OC門）第二節(jié)其它類型TTL門電路三態(tài)邏輯門（TSL）集電極開路TTL“與非”門（OC門）第二2TTL與非門電路（一）OC門的結(jié)構(gòu)RLVC集電極開路與非門（OC門）當輸入端全為高電平時，T2、T5導通，輸出F為低電平；輸入端有一個為低電平時，T2、T5截止，輸出F高電平接近電源電壓VC。OC門完成“與非”邏輯功能邏輯符號：輸出邏輯電平：低電平0.3V高電平為VC（5-30V）ABF第二節(jié)其它類型TTL門電路一、集電極開路TTL“與非”門（OC門）TTL與非門電路（一）OC門的結(jié)構(gòu)RLVC集電極開路與3（二）OC門實現(xiàn)“線與”邏輯FRLVC相當于“與門”邏輯等效符號●負載電阻RL的選擇（自看作考試內(nèi)容）一、集電極開路TTL“與非”門（OC門）第二節(jié)其它類型TTL門電路（二）OC門實現(xiàn)“線與”邏輯FRLVC相當于“與門”邏輯等效4（三）OC門應用--電平轉(zhuǎn)換器OC門需外接電阻，所以電源VC可以選5V—30V，因此OC門作為TTL電路可以和其它不同類型不同電平的邏輯電路進行連接。TTL電路驅(qū)動CMOS電路圖CMOS電源電壓VDD=5V時，一般的TTL門可以直接驅(qū)動CMOS門一、集電極開路TTL“與非”門（OC門）第二節(jié)其它類型TTL門電路CMOS電路的VDD=5V—18V，特別是VDD>VCC時，必須選用集電極開路（OC門）TTL電路（三）OC門應用--電平轉(zhuǎn)換器OC門需外接電阻，所以電源V5應用實例分別用TTL“與非”門和OC門，實現(xiàn)函數(shù)畫出邏輯電路圖。解：請同學畫出實現(xiàn)電路！第二章集成邏輯門應用實例分別用TTL“與非”門和OC門，實現(xiàn)函數(shù)畫出邏輯電路6二、三態(tài)邏輯門（TSL）第二節(jié)其它類型TTL門電路（一）

三態(tài)門工作原理非門，是三態(tài)門的狀態(tài)控制部分E使能端六管TTL與非門增加部分當E=0時，T4輸出高電平VC=1，D2截止，此時后面電路執(zhí)行正常與非功能F=AB；101V1VT6、T7、T9、T10均截止Z第二章集成邏輯門除具有TTL“與非”門輸出高、低電平狀態(tài)外，還有第三種輸出狀態(tài)—高阻狀態(tài)，又稱禁止態(tài)或失效態(tài)二、三態(tài)邏輯門（TSL）第二節(jié)其它類型TTL門電路（一）7當E=1時，輸出F端處于高阻狀態(tài)記為Z。二、三態(tài)邏輯門（TSL）第二節(jié)其它類型TTL門電路（一）

三態(tài)門工作原理當E=0時，T4輸出高電平VC=1，D2截止，此時后面電路執(zhí)行正常與非功能F=AB；第二章集成邏輯門邏輯功能邏輯符號FABE當E=1時，輸出F端處于高阻狀態(tài)記為Z。二、三態(tài)邏輯門8常用的還有高電平使能的三態(tài)門。ABFE二、三態(tài)邏輯門（TSL）第二節(jié)其它類型TTL門電路（一）

三態(tài)門工作原理邏輯功能邏輯符號常用的還有高電平使能的三態(tài)門。ABFE二、三態(tài)邏輯門（TS9第二節(jié)其它類型TTL門電路二、三態(tài)邏輯門（TSL）第二章集成邏輯門（二）三態(tài)門的應用1.三態(tài)門廣泛用于數(shù)據(jù)總線結(jié)構(gòu)任何時刻只能有一個控制端有效，即只有一個門處于數(shù)據(jù)傳輸，其它門處于禁止狀態(tài)?？偩€第二節(jié)其它類型TTL門電路二、三態(tài)邏輯門（TSL）第二章10第二節(jié)其它類型TTL門電路二、三態(tài)邏輯門（TSL）第二章集成邏輯門（二）三態(tài)門的應用2.雙向傳輸當E=0時，門1工作，門2禁止，數(shù)據(jù)從A送到B；E=1時，門1禁止，門2工作，數(shù)據(jù)從B送到A。第二節(jié)其它類型TTL門電路二、三態(tài)邏輯門（TSL）第二章11ECL“或/或非”門電路ECL門的主要優(yōu)缺點第三節(jié)ECL集成邏輯門ECL“或/或非”門電路ECL門的主要優(yōu)缺點第三節(jié)ECL12一、ECL“或/或非”門電路第二章集成邏輯門第三節(jié)ECL集成邏輯門輸入級輸出級同時實現(xiàn)或/或非邏輯功能，為非飽和型電路基準電源--為T4管提供參考電壓VBB。選定VBB=-1.2V一、ECL“或/或非”門電路第二章集成邏輯門第三節(jié)13邏輯符號邏輯表達式優(yōu)點1.開關(guān)速度高2.邏輯功能強3.負載能力強缺點1.功耗較大2.抗干擾能力差：邏輯擺幅為0.8V左右，噪聲容限VN一般約300mV互補輸出端“或/或非”，且采用射極開路形式，實現(xiàn)輸出變量的“線或”操作第三節(jié)ECL集成邏輯門一、ECL“或/或非”門電路邏邏優(yōu)點1.開關(guān)速度高2.邏輯功能強3.負載14I2L基本單元電路I2L門電路I2L的主要優(yōu)缺點第四節(jié)I2L集成邏輯門I2L基本單元電路I2L門電路I2L的主要優(yōu)缺點第四節(jié)15

電路的組成射極加正電壓VE，構(gòu)成恒流源I0I0多集電極晶體管T2，C1、C2、C3之間相互隔離T2的驅(qū)動電流是由T1射極注入的，故有注入邏輯工作原理1.當VA=0.1V低電平時，T2截止，I0從輸入端A流出，C1、C2和C3輸出高電平2.當A開路（相當于輸入高電平）時，I0流入T2的基極，T2飽和導通，C1、C2和C3輸出低電平。邏輯符號A--輸入C1、C2和C3--輸出電路的任何一個輸出與輸入之間都是“非”邏輯關(guān)系電路可簡化為：第四節(jié)I2L集成邏輯門一、I2L基本單元電路電路的組成射極加正電壓VE，構(gòu)成恒流源I0I0多集電極16（一）“與”門線與邏輯功能：F=AB第四節(jié)I2L集成邏輯門二、I2L門電路

（一）“與”門線與邏輯功能：F=AB第四節(jié)I2L集成17（二）“與或非”門VE用輸入變量來代替邏輯功能：二、I2L門電路第四節(jié)I2L集成邏輯門（二）“與或非”門VE用輸入變量來代替邏輯功能：二、I218優(yōu)點1.集成度高2.功耗小3.電源電壓范圍寬4.品質(zhì)因素最佳5.生產(chǎn)工藝簡單電流在1nA～1mA范圍內(nèi)均能正常工作。I2L的品質(zhì)因數(shù)只有（0.1～1）pJ/門。缺點1.開關(guān)速度低2.噪聲容限低I2L的邏輯擺幅僅700mV左右，比ECL還低，但其內(nèi)部噪聲小，因此電路能正常工作。3.多塊一起使用時，由于各管子輸入特性的離散性，基極電流分配會出現(xiàn)不均的現(xiàn)象，嚴重時電路無法正常工作。M=P（功率）·tpd（速度），它表示門電路性能的優(yōu)劣，單位是皮焦(pJ)。第四節(jié)I2L集成邏輯門三、I2L的主要優(yōu)缺點優(yōu)點1.集成度高2.功耗小3.電源電壓范圍寬4.19NMOS反相器NMOS門電路CMOS門電路第五節(jié)MOS集成邏輯門NMOS反相器NMOS門電路CMOS門電路第五節(jié)MOS集20MOS管的開關(guān)特性數(shù)字邏輯電路中的MOS管均是增強型MOS管，它具有以下特點：當|UGS|>|UT|時，管子導通，導通電阻很小，相當于開關(guān)閉合

當|UGS|<|UT|時，管子截止，相當于開關(guān)斷開NMOS反相器設電源電壓VDD=10V，開啟電壓VT1=VT2=2V1.A輸入高電平VIH=8V2.A輸入低電平VIL=0.3V時，電路執(zhí)行邏輯非功能工作管負載管T1、T2均導通，輸出為低電平VOL

≈0.3V;T1截止T2導通，電路輸出高電平VOH=VDD

-VT2=8V。第五節(jié)MOS集成邏輯門一、NMOS反相器MOS管的開關(guān)特性數(shù)字邏輯電路中的MOS管均是增強型M21第二章集成邏輯門第五節(jié)MOS集成邏輯門（一）

NMOS與非門工作管串聯(lián)負載管工作原理：T1和T2都導通，輸出低電平;2.當輸出端有一個為低電平時，與低電平相連的驅(qū)動管就截止，輸出高電平。電路“與非”邏輯功能：注：增加扇入，只增加串聯(lián)驅(qū)動管的個數(shù)，但扇入不宜過多，一般不超過3。11通通01.當兩個輸入端A和B均為高電平時01止通1二、NMOS門電路第二章集成邏輯門第五節(jié)MOS集成邏輯門（一）N22第二章集成邏輯門第五節(jié)MOS集成邏輯門(一）CMOS反相器PMOSNMOS襯底與漏源間的PN結(jié)始終處于反偏，NMOS管的襯底總是接到電路的最低電位，PMOS管的襯底總是接到電路的最高電位柵極相連做輸入端漏極相連做輸出端電源電壓VDD＞VT1+|VT2|，VDD適用范圍較大可在3～18V，VT1--NMOS的開啟電壓VT2--PMOS的開啟電壓工作原理：1.輸入為低電平VIL=0V時VGS1＜VT1T1管截止|VGS2|＞VT2電路中電流近似為零（忽略T1的截止漏電流）,VDD主要降落在T1上，輸出為高電平VOH≈VDDT2導通2.輸入為高電平VIH=VDD時，T1通T2止，VDD主要降在T2上，輸出為低電平VOL≈0V。實現(xiàn)邏輯“非”功能三、CMOS電路第二章集成邏輯門第五節(jié)MOS集成邏輯門(一）CM23三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS傳輸門柵極控制電壓為互補信號，如C=0，C=VDD工作原理：當C=0V，C=VDD時TN和TP均截止，VI由0～VDD變化時，傳輸門呈現(xiàn)高阻狀態(tài)，相當于開關(guān)斷開，CL上的電平保持不變，這種狀態(tài)稱為傳輸門保存信息。三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS24三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS傳輸門當C=VDD，C=0V時，VI在VT～VDD范圍變化時，TP導通。即VI在0～VDD范圍變化時，TN、TP中至少有一只管子導通，使VO=VI，這相當于開關(guān)接通，這種狀態(tài)稱為傳輸門傳輸信息。VI由0～（VDD-VT）范圍變化時，TN導通。三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS25第二章集成邏輯門三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS傳輸門工作原理：1.當C為低電平時，TN、TP截止傳輸門相當于開關(guān)斷開，傳輸門保存信息。2.當C為高電平時，TN、TP中至少有一只管子導通，使VO=VI，這相當于開關(guān)接通，傳輸門傳輸信息。由此可見傳輸門相當于一個理想的開關(guān)，且是一個雙向開關(guān)。邏輯符號輸入輸出門控制信號第二章集成邏輯門三、CMOS門電路第五節(jié)MOS集成26第二章集成邏輯門三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS模擬開關(guān)電路圖控制模擬信號傳輸?shù)囊环N電子開關(guān)，通與斷是由數(shù)字信號控制的反相器的輸入和輸出提供傳輸門兩個反相控制信號（C和C）傳輸門1.電路結(jié)構(gòu)2.邏輯符號邏輯符號第二章集成邏輯門三、CMOS門電路第五節(jié)MOS集成27（四）CMOS門電路1.與非門二輸入“與非”門電路結(jié)構(gòu)如圖當A和B為高電平時:1兩個串聯(lián)的NMOST1、T2通通止止0101通止通1止當A和B有一個或一個以上為低電平時:電路輸出高電平輸出低電平電路實現(xiàn)“與非”邏輯功能第五節(jié)MOS集成邏輯門兩個并聯(lián)的PMOS管T3、T4每個輸入端與一個NMOS管和一個PMOS管的柵極相連（四）CMOS門電路1.與非門二輸入“與非”門電路結(jié)構(gòu)如28第五節(jié)MOS集成邏輯門2.“異或”門由三個CMOS反相器和一個CMOS傳輸門組成傳輸門的控制信號A、A當A=B=0時00110TG斷開，則C=B=1，F(xiàn)=C=0。TG斷開當A=B=1時，11TG接通110TG接通，C=B=1，反相器2的兩只MOS管都截止，輸出F=0。輸入端A和B相同得：輸入端A和B相同，輸出F=0（四）CMOS門電路第五節(jié)MOS集成邏輯門2.“異或”門由三個CMOS反相292.“異或”門輸入端A和B不同當A=1，B=0時10TG導通001輸出F=1當A=0，B=1時01TG斷開101輸出F=1得：輸入端A和B不同，輸出F=1（四）CMOS門電路第五節(jié)MOS集成邏輯門2.“異或”門輸入端A和B不同當A=1，B=0302.“異或”門輸入端A和B不同輸出F=1輸入端A和B相同輸出F=0由此可知：該電路實現(xiàn)的是“異或”的邏輯功能。（四）CMOS門電路第五節(jié)MOS集成邏輯門2.“異或”門輸入端A和B不同輸出F=1輸入端A和31四、CMOS電路的特點1.功耗?。篊MOS門工作時，總是一管導通另一管截止，因而幾乎不由電源吸取電流其功耗極小;2.CMOS集成電路功耗低內(nèi)部發(fā)熱量小，集成度可大大提高;3.抗幅射能力強，MOS管是多數(shù)載流子工作，射線輻射對多數(shù)載流子濃度影響不大;4.電壓范圍寬：CMOS門電路輸出高電平VOH≈VDD，低電平VOL≈0V;5.輸出驅(qū)動電流比較大：扇出能力較大，一般可以大于50;6.在使用和存放時應注意靜電屏蔽，焊接時電烙鐵應接地良好.第五節(jié)MOS集成邏輯門四、CMOS電路的特點1.功耗?。篊MOS門工作時，總是一32M分析方法有兩種：1.直接根據(jù)電路的連接情況來判斷。F2與M、A、B有關(guān)：只要M為高電平或A和B全為高電平時，輸出為低電平；而當M為低電平且A和B中有一個為低電平時，輸出為高電平應用實例M分析方法有兩種：1.直接根據(jù)電路的連接情況來判斷。F233M1.直接根據(jù)電路的連接情況來判斷。應用實例得：M1.直接根據(jù)電路的連接情況來判斷。應用實例得：342.列真值表法由于電路只有兩個輸入端，輸入端較少，因此可以按AB的不同取值來分析輸出F2的取值，從而列出真值表，寫出輸出表達式。0010當A=B=0時，F(xiàn)2=0應用實例2.列真值表法0010當A=B=0時，F(xiàn)2=0應用實例352.列真值表法1001當A=B=0時，F(xiàn)2=0當A=0B=1時，F(xiàn)2=1當A=1B=0時，F(xiàn)2=1當A=1B=1時，F(xiàn)2=0應用實例2.列真值表法1001當A=B=0時，F(xiàn)2=0當A=036第六節(jié)接口問題TTL與CMOS接口CMOS與TTL接口第六節(jié)接口問題TTL與CMOS接口CMOS與TTL接口37CMOS同TTL電源電壓相同都為5V，則兩種門可直接連接。提高TTL門電路的輸出高電平，阻值由幾百到幾千歐姆注：TTL門電路高電平典型值只有3.4V，CMOS電路的輸入高電平要求高于3.5V。因此在TTL門電路輸出端與電源之間接一電阻Rx第六節(jié)接口問題一、TTL與CMOS接口

CMOS同TTL電源電壓相同都為5V，則兩種門可直接連接。提38CMOS門的驅(qū)動能力不適應TTL門的要求，可采用專用的CMOS—TTL電平轉(zhuǎn)換器當用CMOS驅(qū)動TTL時轉(zhuǎn)換器第六節(jié)接口問題二、CMOS與TTL接口CMOS門的驅(qū)動能力不適應TTL門的要求，可采用專用的CMO39小結(jié)LogicfamilyBipolarMOSRTLDTLECLTTLI2LPMOSCMOSNMOS小結(jié)LogicfamilyBipolarMOSRTL402-32-52-212-23

2-92-102-122-142-182-20

思考題：2-62-15作業(yè)2-32-52-212-23

2-92-104110該與非門輸出高電平，T5截止該與非門輸出低電平，T5導通

TTL門存在的問題當將兩個TTL“與非”門輸出端直接并聯(lián)時：Vcc→R5→門1的T4→門2的T5產(chǎn)生一個很大的電流產(chǎn)生一個大電流1.抬高門2輸出低電平；2.會因功耗過大損壞門器件。注：TTL輸出端不能直接并聯(lián)。問題引入10該與非門輸出高電平，T5截止該與非門輸出低電平，T5導通42三態(tài)邏輯門（TSL）集電極開路TTL“與非”門（OC門）第二節(jié)其它類型TTL門電路三態(tài)邏輯門（TSL）集電極開路TTL“與非”門（OC門）第二43TTL與非門電路（一）OC門的結(jié)構(gòu)RLVC集電極開路與非門（OC門）當輸入端全為高電平時，T2、T5導通，輸出F為低電平；輸入端有一個為低電平時，T2、T5截止，輸出F高電平接近電源電壓VC。OC門完成“與非”邏輯功能邏輯符號：輸出邏輯電平：低電平0.3V高電平為VC（5-30V）ABF第二節(jié)其它類型TTL門電路一、集電極開路TTL“與非”門（OC門）TTL與非門電路（一）OC門的結(jié)構(gòu)RLVC集電極開路與44（二）OC門實現(xiàn)“線與”邏輯FRLVC相當于“與門”邏輯等效符號●負載電阻RL的選擇（自看作考試內(nèi)容）一、集電極開路TTL“與非”門（OC門）第二節(jié)其它類型TTL門電路（二）OC門實現(xiàn)“線與”邏輯FRLVC相當于“與門”邏輯等效45（三）OC門應用--電平轉(zhuǎn)換器OC門需外接電阻，所以電源VC可以選5V—30V，因此OC門作為TTL電路可以和其它不同類型不同電平的邏輯電路進行連接。TTL電路驅(qū)動CMOS電路圖CMOS電源電壓VDD=5V時，一般的TTL門可以直接驅(qū)動CMOS門一、集電極開路TTL“與非”門（OC門）第二節(jié)其它類型TTL門電路CMOS電路的VDD=5V—18V，特別是VDD>VCC時，必須選用集電極開路（OC門）TTL電路（三）OC門應用--電平轉(zhuǎn)換器OC門需外接電阻，所以電源V46應用實例分別用TTL“與非”門和OC門，實現(xiàn)函數(shù)畫出邏輯電路圖。解：請同學畫出實現(xiàn)電路！第二章集成邏輯門應用實例分別用TTL“與非”門和OC門，實現(xiàn)函數(shù)畫出邏輯電路47二、三態(tài)邏輯門（TSL）第二節(jié)其它類型TTL門電路（一）

三態(tài)門工作原理非門，是三態(tài)門的狀態(tài)控制部分E使能端六管TTL與非門增加部分當E=0時，T4輸出高電平VC=1，D2截止，此時后面電路執(zhí)行正常與非功能F=AB；101V1VT6、T7、T9、T10均截止Z第二章集成邏輯門除具有TTL“與非”門輸出高、低電平狀態(tài)外，還有第三種輸出狀態(tài)—高阻狀態(tài)，又稱禁止態(tài)或失效態(tài)二、三態(tài)邏輯門（TSL）第二節(jié)其它類型TTL門電路（一）48當E=1時，輸出F端處于高阻狀態(tài)記為Z。二、三態(tài)邏輯門（TSL）第二節(jié)其它類型TTL門電路（一）

三態(tài)門工作原理當E=0時，T4輸出高電平VC=1，D2截止，此時后面電路執(zhí)行正常與非功能F=AB；第二章集成邏輯門邏輯功能邏輯符號FABE當E=1時，輸出F端處于高阻狀態(tài)記為Z。二、三態(tài)邏輯門49常用的還有高電平使能的三態(tài)門。ABFE二、三態(tài)邏輯門（TSL）第二節(jié)其它類型TTL門電路（一）

三態(tài)門工作原理邏輯功能邏輯符號常用的還有高電平使能的三態(tài)門。ABFE二、三態(tài)邏輯門（TS50第二節(jié)其它類型TTL門電路二、三態(tài)邏輯門（TSL）第二章集成邏輯門（二）三態(tài)門的應用1.三態(tài)門廣泛用于數(shù)據(jù)總線結(jié)構(gòu)任何時刻只能有一個控制端有效，即只有一個門處于數(shù)據(jù)傳輸，其它門處于禁止狀態(tài)?？偩€第二節(jié)其它類型TTL門電路二、三態(tài)邏輯門（TSL）第二章51第二節(jié)其它類型TTL門電路二、三態(tài)邏輯門（TSL）第二章集成邏輯門（二）三態(tài)門的應用2.雙向傳輸當E=0時，門1工作，門2禁止，數(shù)據(jù)從A送到B；E=1時，門1禁止，門2工作，數(shù)據(jù)從B送到A。第二節(jié)其它類型TTL門電路二、三態(tài)邏輯門（TSL）第二章52ECL“或/或非”門電路ECL門的主要優(yōu)缺點第三節(jié)ECL集成邏輯門ECL“或/或非”門電路ECL門的主要優(yōu)缺點第三節(jié)ECL53一、ECL“或/或非”門電路第二章集成邏輯門第三節(jié)ECL集成邏輯門輸入級輸出級同時實現(xiàn)或/或非邏輯功能，為非飽和型電路基準電源--為T4管提供參考電壓VBB。選定VBB=-1.2V一、ECL“或/或非”門電路第二章集成邏輯門第三節(jié)54邏輯符號邏輯表達式優(yōu)點1.開關(guān)速度高2.邏輯功能強3.負載能力強缺點1.功耗較大2.抗干擾能力差：邏輯擺幅為0.8V左右，噪聲容限VN一般約300mV互補輸出端“或/或非”，且采用射極開路形式，實現(xiàn)輸出變量的“線或”操作第三節(jié)ECL集成邏輯門一、ECL“或/或非”門電路邏邏優(yōu)點1.開關(guān)速度高2.邏輯功能強3.負載55I2L基本單元電路I2L門電路I2L的主要優(yōu)缺點第四節(jié)I2L集成邏輯門I2L基本單元電路I2L門電路I2L的主要優(yōu)缺點第四節(jié)56

電路的組成射極加正電壓VE，構(gòu)成恒流源I0I0多集電極晶體管T2，C1、C2、C3之間相互隔離T2的驅(qū)動電流是由T1射極注入的，故有注入邏輯工作原理1.當VA=0.1V低電平時，T2截止，I0從輸入端A流出，C1、C2和C3輸出高電平2.當A開路（相當于輸入高電平）時，I0流入T2的基極，T2飽和導通，C1、C2和C3輸出低電平。邏輯符號A--輸入C1、C2和C3--輸出電路的任何一個輸出與輸入之間都是“非”邏輯關(guān)系電路可簡化為：第四節(jié)I2L集成邏輯門一、I2L基本單元電路電路的組成射極加正電壓VE，構(gòu)成恒流源I0I0多集電極57（一）“與”門線與邏輯功能：F=AB第四節(jié)I2L集成邏輯門二、I2L門電路

（一）“與”門線與邏輯功能：F=AB第四節(jié)I2L集成58（二）“與或非”門VE用輸入變量來代替邏輯功能：二、I2L門電路第四節(jié)I2L集成邏輯門（二）“與或非”門VE用輸入變量來代替邏輯功能：二、I259優(yōu)點1.集成度高2.功耗小3.電源電壓范圍寬4.品質(zhì)因素最佳5.生產(chǎn)工藝簡單電流在1nA～1mA范圍內(nèi)均能正常工作。I2L的品質(zhì)因數(shù)只有（0.1～1）pJ/門。缺點1.開關(guān)速度低2.噪聲容限低I2L的邏輯擺幅僅700mV左右，比ECL還低，但其內(nèi)部噪聲小，因此電路能正常工作。3.多塊一起使用時，由于各管子輸入特性的離散性，基極電流分配會出現(xiàn)不均的現(xiàn)象，嚴重時電路無法正常工作。M=P（功率）·tpd（速度），它表示門電路性能的優(yōu)劣，單位是皮焦(pJ)。第四節(jié)I2L集成邏輯門三、I2L的主要優(yōu)缺點優(yōu)點1.集成度高2.功耗小3.電源電壓范圍寬4.60NMOS反相器NMOS門電路CMOS門電路第五節(jié)MOS集成邏輯門NMOS反相器NMOS門電路CMOS門電路第五節(jié)MOS集61MOS管的開關(guān)特性數(shù)字邏輯電路中的MOS管均是增強型MOS管，它具有以下特點：當|UGS|>|UT|時，管子導通，導通電阻很小，相當于開關(guān)閉合

當|UGS|<|UT|時，管子截止，相當于開關(guān)斷開NMOS反相器設電源電壓VDD=10V，開啟電壓VT1=VT2=2V1.A輸入高電平VIH=8V2.A輸入低電平VIL=0.3V時，電路執(zhí)行邏輯非功能工作管負載管T1、T2均導通，輸出為低電平VOL

≈0.3V;T1截止T2導通，電路輸出高電平VOH=VDD

-VT2=8V。第五節(jié)MOS集成邏輯門一、NMOS反相器MOS管的開關(guān)特性數(shù)字邏輯電路中的MOS管均是增強型M62第二章集成邏輯門第五節(jié)MOS集成邏輯門（一）

NMOS與非門工作管串聯(lián)負載管工作原理：T1和T2都導通，輸出低電平;2.當輸出端有一個為低電平時，與低電平相連的驅(qū)動管就截止，輸出高電平。電路“與非”邏輯功能：注：增加扇入，只增加串聯(lián)驅(qū)動管的個數(shù)，但扇入不宜過多，一般不超過3。11通通01.當兩個輸入端A和B均為高電平時01止通1二、NMOS門電路第二章集成邏輯門第五節(jié)MOS集成邏輯門（一）N63第二章集成邏輯門第五節(jié)MOS集成邏輯門(一）CMOS反相器PMOSNMOS襯底與漏源間的PN結(jié)始終處于反偏，NMOS管的襯底總是接到電路的最低電位，PMOS管的襯底總是接到電路的最高電位柵極相連做輸入端漏極相連做輸出端電源電壓VDD＞VT1+|VT2|，VDD適用范圍較大可在3～18V，VT1--NMOS的開啟電壓VT2--PMOS的開啟電壓工作原理：1.輸入為低電平VIL=0V時VGS1＜VT1T1管截止|VGS2|＞VT2電路中電流近似為零（忽略T1的截止漏電流）,VDD主要降落在T1上，輸出為高電平VOH≈VDDT2導通2.輸入為高電平VIH=VDD時，T1通T2止，VDD主要降在T2上，輸出為低電平VOL≈0V。實現(xiàn)邏輯“非”功能三、CMOS電路第二章集成邏輯門第五節(jié)MOS集成邏輯門(一）CM64三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS傳輸門柵極控制電壓為互補信號，如C=0，C=VDD工作原理：當C=0V，C=VDD時TN和TP均截止，VI由0～VDD變化時，傳輸門呈現(xiàn)高阻狀態(tài)，相當于開關(guān)斷開，CL上的電平保持不變，這種狀態(tài)稱為傳輸門保存信息。三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS65三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS傳輸門當C=VDD，C=0V時，VI在VT～VDD范圍變化時，TP導通。即VI在0～VDD范圍變化時，TN、TP中至少有一只管子導通，使VO=VI，這相當于開關(guān)接通，這種狀態(tài)稱為傳輸門傳輸信息。VI由0～（VDD-VT）范圍變化時，TN導通。三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS66第二章集成邏輯門三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS傳輸門工作原理：1.當C為低電平時，TN、TP截止傳輸門相當于開關(guān)斷開，傳輸門保存信息。2.當C為高電平時，TN、TP中至少有一只管子導通，使VO=VI，這相當于開關(guān)接通，傳輸門傳輸信息。由此可見傳輸門相當于一個理想的開關(guān)，且是一個雙向開關(guān)。邏輯符號輸入輸出門控制信號第二章集成邏輯門三、CMOS門電路第五節(jié)MOS集成67第二章集成邏輯門三、CMOS門電路第五節(jié)MOS集成邏輯門(二）CMOS模擬開關(guān)電路圖控制模擬信號傳輸?shù)囊环N電子開關(guān)，通與斷是由數(shù)字信號控制的反相器的輸入和輸出提供傳輸門兩個反相控制信號（C和C）傳輸門1.電路結(jié)構(gòu)2.邏輯符號邏輯符號第二章集成邏輯門三、CMOS門電路第五節(jié)MOS集成68（四）CMOS門電路1.與非門二輸入“與非”門電路結(jié)構(gòu)如圖當A和B為高電平時:1兩個串聯(lián)的NMOST1、T2通通止止0101通止通1止當A和B有一個或一個以上為低電平時:電路輸出高電平輸出低電平電路實現(xiàn)“與非”邏輯功能第五節(jié)MOS集成邏輯門兩個并聯(lián)的PMOS管T3、T4每個輸入端與一個NMOS管和一個PMOS管的柵極相連（四）CMOS門電路1.與非門二輸入“與非”門電路結(jié)構(gòu)如69第五節(jié)MOS集成邏輯門2.“異或”門由三個CMOS反相器和一個CMOS傳輸門組成傳輸門的控制信號A、A當A=B=0時00110TG斷開，則C=B=1，F(xiàn)=C=0。TG斷開當A=B=1時，11TG接通110TG接通，C=B=1，反相器2的兩只MOS管都截止，輸出F=0。輸入端A和B相同得：輸入端A和B相同，輸出F=0（四）CMOS門電路第五節(jié)MOS集成邏輯門2.“異或”門由三個CMOS反相702.“異或”門輸入端A和B不同當A=1，B=0時10TG導通001輸出F=1當A=0，B=1時01TG斷開101輸出F=1得：輸入端A和B不同，輸出F=1（四）CMOS門電路第五節(jié)MOS集成邏輯門2.“異或”門輸入端A和B不同當A