集成電子學(xué)-2014課件第五章

集成電子學(xué)課件下載：公眾網(wǎng)：163信箱用戶名：jcdzxkj，密碼：jcdzx1即：校園網(wǎng)：教師社區(qū)爭取上載；網(wǎng)上學(xué)堂正在申請開通。測驗1、一，亞閾值斜率是什么？與器件的參數(shù)有何關(guān)系？2、DIBL效應(yīng)是什么？與器件參數(shù)關(guān)系如何？3、FIBL效應(yīng)和器件結(jié)構(gòu)關(guān)系怎樣，如何克服？會引起怎樣的不良效應(yīng)？4、如何調(diào)整MOSFET的閾值電壓，要提高NMOSFET閾值電壓怎么辦？

5、畫出N+多晶硅柵NMOSFET的能帶圖,已知硅的電子親和能4.15eV，功函數(shù)4.96eV，二氧化硅功函數(shù)0.95eV,二氧化硅和硅禁帶寬度分別8eV和1.1eV。1、.亞閾區(qū)斜率是什么？他與器件參數(shù)有什么關(guān)系？亞閾區(qū)斜率定義為器件在亞閾值工作區(qū)域內(nèi)ID(VG)的半對數(shù)曲線的斜率的倒數(shù):S=dV/d(lgID),MOS晶體管中的亞閾值電流是一少子擴散電流亞閾值斜率是器件短溝道效應(yīng)的體現(xiàn)，要降低亞閾值斜率，器件要結(jié)構(gòu)參數(shù)必須按比例縮小。但由于亞閾值斜率不能按比例減小，當(dāng)電源電壓和閾值電壓隨器件尺寸減小而下降時，將使晶體管截止態(tài)的泄漏電流指數(shù)增大，從而引起電路靜態(tài)功耗增加。

2．DIBL效應(yīng)是什么，與器件參數(shù)關(guān)系如何。

DIBL來源于兩種不同的作用。第一種作用，考慮VDS=0的情況，長溝道器件中柵下表面電子勢能對稱分布；溝道縮短時，由于源和漏擴散區(qū)互相靠近，它們之間的空間間隔有可能不夠容納兩個耗盡區(qū)，這種貼近效應(yīng)導(dǎo)致出現(xiàn)勢能單一峰值和勢壘下降。VDS>0時存在另一種作用，從漏區(qū)發(fā)出的場強線的一部分一直穿透到源區(qū)，漏區(qū)增加的電荷不僅對靠近漏區(qū)的溝道及耗盡區(qū)有影響，而是對整個柵極下面半導(dǎo)體內(nèi)的表面電荷都有影響，這就使勢壘更加降低。

衡量一個器件DIBL效應(yīng)的大小的方法是，定義DIBL靈敏度，即此值越大,DIBL效應(yīng)越顯著。1．加大溝道摻雜濃度,濃度越大，漏到源的電力線穿透幾率越小，

有利于減小DIBL。2．減薄柵氧化層，源漏耦合越弱，DIBL越弱。3．有效溝道長度：有效溝道長度越短，漏端電力線越容易穿透到源

端，DIBL越大。

3、FIBL效應(yīng)與器件結(jié)構(gòu)關(guān)系怎樣？如何克服？答：FIBL邊緣感應(yīng)的勢壘降低，當(dāng)柵氧層厚度tOX變得可與溝道長度比擬時，柵氧化層的電容不能簡單用平行板電容器的模型，必須考慮邊緣效應(yīng)的影響。由于邊緣效應(yīng)使到達柵極下方溝道區(qū)的電力線減少。而一部分電力線從柵極到達源——漏擴展區(qū)，柵氧化層厚度越大，邊緣效應(yīng)的影響越顯著。在FIBL影響下，溝道中電勢下降，而源漏擴展區(qū)中電勢上升導(dǎo)致了MOSFET的關(guān)態(tài)泄漏電流增加，相應(yīng)閾值電壓下降。采用側(cè)墻結(jié)構(gòu)及限制柵介質(zhì)介電常數(shù)K≤20即可克服FIBL效應(yīng)。4、如何調(diào)整MOSFET的閾值電壓，要提高NMOSFET閾值電壓怎么辦？1、可以選擇電極材料的功函數(shù)2、改變襯底摻雜濃度來調(diào)節(jié)增大電極材料的功函數(shù)或增大襯底摻雜濃度，可以提高NMOSFET閾值電壓5、畫出N+多晶硅柵NMOSFET的能帶圖,已知硅的電子親和能4.15eV，功函數(shù)4.96eV，二氧化硅功函數(shù)0.95eV,二氧化硅和硅禁帶寬度分別8eV和1.1eV。第五章納米CMOS器件的溝道工程和超淺結(jié)技術(shù)MOS器件特征尺寸進入納米領(lǐng)域時，ULSI的嚴重限制性因素：1.短溝道效應(yīng)(SCE：ShortChannelEffect)2.源—漏穿通3.熱載流子效應(yīng)(HCE：HotCarrierEffect)解決辦法：溝道工程和超淺結(jié)技術(shù)溝道工程——對溝道進行的非單一、非均勻化的特殊局域摻雜的雜質(zhì)分布和結(jié)構(gòu)。有溝道逆向摻雜，HALO結(jié)構(gòu)，介質(zhì)pocket基本概念溝道逆向摻雜：MOSFET溝道處的摻雜必須和源、漏的極性相反，但溝道處摻雜濃度高了，閾值電壓增加，反型就變得困難；而且出現(xiàn)雜質(zhì)隨機分布和遷移率退化。而摻雜濃度低或不摻雜，短溝道效應(yīng)又會更明顯，穿通泄漏的可能也越大。逆向摻雜則取了個折衷，接近柵極的溝道表面幾乎不摻雜，往襯底的方向則增加摻雜濃度。這樣溝道表面的載流子遷移率仍然高，不影響開通時的電流，而截止時整體的泄漏電流卻可以減少。利用摻雜濃度的不同，還能對閥值電壓作一定的控制。HALO結(jié)構(gòu)：

與逆向摻雜從縱向處理溝道區(qū)域不同，HALO結(jié)構(gòu)是僅在源和漏附近增加溝道摻雜的濃度，也能起到相似的效果。介質(zhì)pocket:介質(zhì)pocket則是用絕緣介質(zhì)替代HALO結(jié)構(gòu)，它減少了注入摻雜可能帶來的問題，如摻雜濃度難以控制、離子注入帶來損傷，載流子遷移率改變等。一、溝道工程要解決的問題

采用環(huán)繞摻雜(HALO)或垂直方向的不均勻摻雜可以減小因短溝道效應(yīng)而產(chǎn)生的VT漂移和關(guān)態(tài)泄漏電流。

納米尺度器件,襯底摻雜濃度將高達1018cm-3的數(shù)量級。反型載流子的遷移率將出現(xiàn)嚴重退化，使器件的驅(qū)動電流減小。尺寸減小及LDD結(jié)構(gòu)（用于減小漏端的高電場）所帶來的高寄生源—漏電阻也直接影響器件的驅(qū)動電流。必須使用溝道工程和特殊的源、漏結(jié)構(gòu)來解決。當(dāng)器件的尺寸進一步減小而溝道區(qū)的摻雜濃度不變時，源、漏穿通將使器件失去柵控性。改變局部的溝道摻雜濃度可以避免源、漏穿通。通常的方法是使用HALO或Pocket離子注入?yún)^(qū)或逆向摻雜等方法來控制源、漏穿通。隨著溝道長度的減小，源、漏區(qū)引起的耗盡層電荷分享效應(yīng)也會導(dǎo)致器件關(guān)態(tài)泄漏電流的急劇上升。雜質(zhì)原子數(shù)目的隨機漲落或隨機分布給MOSFET的尺寸縮小帶來的根本限制。降低溝道的摻雜濃度可以減小雜質(zhì)隨機分布影響。總之，溝道工程和超淺結(jié)技術(shù)是納米MOSFET研究工作的一個重點。二、縱向溝道工程

所謂縱向，是指垂直于界面方向?？v向溝道工程是在垂直于界面方向的摻雜濃度的優(yōu)化選取，以提高器件性能，降低SCE。縱向溝道工程是納米CMOS器件克服短溝道效應(yīng)、避免遷移率退化和驅(qū)動電流減小的有效技術(shù)手段?？v向溝道工程可以分為：體硅和SOI型的逆向摻雜結(jié)構(gòu)、本征溝道結(jié)構(gòu)等。其中，逆向摻雜是納米CMOS器縱向溝道工程最基本的結(jié)構(gòu)。

逆向摻雜（retrograde）結(jié)構(gòu)

如圖5.1所示，器件溝道區(qū)中橫向的摻雜濃度是均勻分布的，而縱向摻雜分布不均勻。低濃度的NA1摻雜層位于溝道的表面，用于控制器件的VT；高濃度的NA2摻雜層位于溝道的下部，用于抑制SCE效應(yīng)和減小器件的泄漏電流。

這樣，既可以實現(xiàn)表面的高遷移率，從而提高驅(qū)動電流；另一方面，高的埋層濃度可以有效減小器件的截態(tài)泄漏電流，從而抑制SCE效應(yīng)。

逆向摻雜溝道納米MOS器件的VT模型

理想的逆向摻雜結(jié)構(gòu)是外延溝道MOSFET，因為該工藝可以精確地控制高低摻雜層的濃度和厚度，形成兩個摻雜層濃度的突變。通過求解納米MOS器件溝道中兩個摻雜區(qū)的耦合泊松方程，可以得到類似普通MOSFET表示SCE效應(yīng)的特征長度λ。使用該特征參數(shù)，可以比較逆向摻雜溝道納米MOS器件和共他結(jié)構(gòu)器件的SCE特性。

逆向摻雜結(jié)構(gòu)MOS能帶圖由圖5.1可知，在逆向摻雜納米MOS器件的溝道區(qū)內(nèi)，在位于表面的NA1區(qū)，泊松方程可寫為

而在作為埋層的NA2區(qū)，則可寫為

坐標為：y軸垂直于溝道方向，x軸平行于溝道方向。如果假設(shè)表面NA1區(qū)的電勢分布為拋物線型（如下），埋層NA2區(qū)的電勢分布為立方型，通過解上述的耦合方程可以得到溝道表面勢的二次微分方程式中，tsi為低濃度的NA1摻雜層的外延層厚度；為VG’柵電壓減去平帶電壓后的有效柵電壓，Vsub為襯底電壓，d為短溝道逆向摻雜結(jié)構(gòu)柵下的有效最大的耗盡層寬度：式中，xS、xD分別為源端和漏端耗盡層寬度，xdm是長溝道逆向摻雜結(jié)構(gòu)MOSFET柵下的最大耗盡層寬度，LG是柵長，ξ是擬合參數(shù)，一般取0.65。

用特征長度λ表示該結(jié)構(gòu)的短溝效應(yīng)，λ由下式?jīng)Q定：假定LG≥λ，則逆向摻雜溝道納米MOS器件的VT’可以表達為

VT’為閾值電壓VT減去平帶電壓后的值

,長溝道的逆向摻雜溝道MOS器件的

VTO’為如果逆向摻雜溝道納米MOS結(jié)構(gòu)的外延層厚度滿足如下關(guān)系：閾值電壓公式可以進一步簡化。圖5.2是數(shù)值分析和理論VT模型所預(yù)言的逆向摻雜溝道納米MOS器件在不同濃度的NA2摻雜層時，VT隨外延層厚度的變化關(guān)系。從該圖中可以發(fā)現(xiàn)：該結(jié)構(gòu)的VT隨外延層厚度的減小而上升，這個關(guān)系與溝道長度對VT的影響正相反。另一方面，可以觀察到：理論模型得到的VT變化與數(shù)值分析的結(jié)果基本一致，也證明了理論假設(shè)的正確性。

可以合理地推斷：在保持其他參數(shù)不變的情況下，為了保持納米MOS器件能不退化，在減小溝道長度的同時，必須相應(yīng)減薄外延層的厚度。事實上，逆向摻雜溝道納米MOS器件的VT隨外延層厚度的變化特性受NA2摻雜層的高濃度控制，這可以從MOS界面的垂直電場和表面勢隨不同外延厚度和NA2摻雜層的變化情況看出，如圖5.3、圖5.4所示。

逆向摻雜溝道納米MOS器件表現(xiàn)出類似的短溝道特性。逆向摻雜溝道納米MOS器件閾值漂移效應(yīng)的最小溝道長度隨著NA2的增大而減小。

*雙柵SOIMOS器件——一種非平面晶體管(Non-planarFET)

從MOS管的結(jié)構(gòu)分析可以知道，MOSFET關(guān)鍵的結(jié)構(gòu)是在柵極與溝道上。普通的MOSFET溝道處只有一個面受柵極控制，所以控制能力弱，開通電流有限，附帶效應(yīng)多。很容易就可以想到，要進一步提高MOS管的性能，把柵極做到溝道下面或者周圍就是一個有效方法。這個就是雙柵MOSFET的示意圖。這種結(jié)構(gòu)的晶體管性能可以比普通晶體管有較大提升。但從示意圖中就可以發(fā)現(xiàn)，這種結(jié)構(gòu)的晶體管比普通MOS管復(fù)雜得多。而且這種結(jié)構(gòu)的晶體管仍然需要較大的平面面積。工程師們繼續(xù)發(fā)展這個思路，嘗試著把溝道區(qū)豎立起來，這樣，柵極可以從立體的多個方向控制溝道了。比較典型的是一種稱為FinFET的結(jié)構(gòu)。在圖中可以發(fā)現(xiàn)，這種晶體管與普通的平面晶體管有很大區(qū)別，溝道區(qū)是一個豎立在氧化層上的極薄的硅鰭片（SiFin）柵電極圍繞在鰭片周圍。雖然這種結(jié)構(gòu)的溝道區(qū)非常細小，穿通泄漏和亞閥泄漏可以控制得極好，但實際有效溝道寬度卻相當(dāng)大，如果源和漏之間制成多條鰭片，那就可以做出工作電流很大的晶體管。右圖為Intel宣布的類似結(jié)構(gòu)的晶體管的照片。工藝設(shè)計窗口比較雙柵SOIMOS器件和逆向摻雜溝道納米MOS器件的特征長度λ

，我們可以得到它們在不同溝道長度下的工藝設(shè)計窗口，進而比較它們的短溝道特性。設(shè)：對逆向摻雜溝道納米MOS器件可得到對雙柵SOIMOS器件可以得到

其中，圖5.6給出了兩種器件在不同溝道長度情形下處延層厚度與薄氧化層厚度之間的關(guān)系。

由圖5.6可知，對于LG=200nm的逆向摻雜溝道納米MOS器件，采用長溝道器件的溝道最大耗盡層厚度xdm和采用短溝道器件的有效溝道最大耗盡層最度d得到的工藝設(shè)計窗口幾乎一致；但當(dāng)L減小時，短溝和長溝逆向摻雜MOS器件的工藝設(shè)計窗口一般比雙柵SOIMOS器件的要小，氧化層厚度要求更薄。但是，逆向摻雜MOS器件的工藝設(shè)計窗口可以通過調(diào)節(jié)高摻雜層的濃度NA2而得到改進。如，當(dāng)高摻雜層的濃度NA2從1018上升到5*1018時，逆向摻雜溝道納米MOS器件的工藝設(shè)計窗口將顯著大于雙柵SOIMOS器件，要求的超薄氧化層厚度可以增加4~5nm.因此，逆向摻雜溝道納米MOS器件顯示出較雙柵SOIMOS器件更大的設(shè)計靈活性。

逆向摻雜溝道和普通結(jié)構(gòu)的性能比較和優(yōu)化逆向摻雜結(jié)構(gòu)用于納米CMOS器件可以改進器件的短溝道效應(yīng)和增強載流子的遷移率。但實際上，該結(jié)構(gòu)的這些優(yōu)點的獲得是取決于器件在導(dǎo)通態(tài)電流Ion和截止態(tài)電流Ioff之間的折中。

比如，低的表面摻雜濃度可以提高載流子的遷移率從而提高器件的導(dǎo)通態(tài)電流Ion，但同時，增強的載流子遷移率也使截止態(tài)電流Ioff上升。

薄的溝道耗盡層厚度有利于減小器件的短溝道效應(yīng)，但同時，它也增加了器件的亞閾值斜率S。

使用蒙特卡羅（MonterCardo）方法研究逆向摻雜溝道結(jié)構(gòu)和常規(guī)結(jié)構(gòu)MOS器件按比例縮小的性能特點和熱載流子可靠性

，以下是器件結(jié)構(gòu)參數(shù)

*熱載流子效應(yīng)

尺寸縮小使溝道內(nèi)的橫向和縱向電場大大加強。高場區(qū)的載流子從電場獲得的能量不能及時通過散射等途徑傳遞到周圍晶格，導(dǎo)致一部分載流子的能量大于晶格系統(tǒng)的能量，為此人們引入載流子的有效溫度Te來描述與晶格系統(tǒng)不處于熱平衡狀態(tài)的載流子，并稱這種狀態(tài)的載流子為熱載流子。

當(dāng)半導(dǎo)體晶體中的電場強度大于104V/cm以后，熱載流子的產(chǎn)生將十分突出。

下圖給出了MOS器件中主要的溝道熱電子效應(yīng)的微觀機理：第一，溝道方向電場使導(dǎo)電載流子加速，并獲得高能量，它們在強柵場作用下越過Si/SiO2勢壘注入SiO2層。一般漏區(qū)附近溝道電場最大，故注入發(fā)生在該區(qū)域。如圖A過程。

第二，在柵電壓較高時，襯底空間電荷區(qū)的縱向電場也很高，其中的熱激發(fā)電子也可被縱向電場“拉入”柵氧化層中。同時產(chǎn)生的空穴則被掃入襯底，形成襯底電流Ib。如圖中B過程。

第三，當(dāng)溝道夾斷，漏區(qū)附近較窄的耗盡區(qū)上壓降很大，橫向電場足以使得從溝道注入到該區(qū)域的部分高能量載流子在漏區(qū)附近與晶格碰撞，產(chǎn)生電子空穴對，具有能克服Si/SiO2界面勢壘能量的電子將注入到柵氧化層中。如圖中C過程。注入SiO2層的熱電子，一部分由柵極流出成為柵電流，剩下的一部分被中的電子陷阱俘獲，還有一部分到達Si/SiO2界面并形成界面陷阱DNit。而溝道中產(chǎn)生的空穴將在強柵場作用下進入襯底，形成襯底電流。

TheinjectedhotholesandelectronscancauseoxideandinterfacedamagebyCreatingtrapsintheoxide,Beingtrappedintheoxide,

Creatinginterfacestatesattheinterface,And/Or

beingtrappedbyinterfacestates.Sinceitisdifficulttodetermineelectricfieldandelectrontemperaturedirectly,substrateandgatecurrentsaretypicallymonitored.SubstrateandgatecurrentsbothdependonEmaccordingtothe“l(fā)ucky-electron”model襯底電流將在襯底電阻上產(chǎn)生壓降，將影響有效的襯底偏壓的漂移。尤其是Ib較大時，在襯底電阻Rb上產(chǎn)生的壓降可能大于0.65V(對Si材料)，將有正向電流注入溝道區(qū)，這樣源區(qū)、溝道區(qū)和漏區(qū)就構(gòu)成一只工作于有源區(qū)的橫向npn雙極晶體管，該npn晶體管與MOSFET串聯(lián)，從而有可能使MOS器件發(fā)生擊穿。

熱載流子效應(yīng)使器件的退化至少在三個量上可以表現(xiàn)出來，即閾值電壓的漂移，亞閾值電流擺幅的退化和漏電流的減小。圖為加應(yīng)力前后的電流退化比較，實驗的應(yīng)力條件為Vgs=3V，Vds=7.5V，Vbs=0V，應(yīng)力時間t為30分鐘?！皑C”為應(yīng)力前的器件特性，而“+”號為應(yīng)力后的器件特性。

圖5.7首先比較兩種器件的總溝道熱電子注入（CHEI：ChannelHotElectronInjection）量的大小Φ和線性區(qū)漏電流ID隨著效溝長的變化情況；結(jié)果如圖5.7（a）所示。當(dāng)有效溝道長度從800nm下降到200nm時，逆向摻雜結(jié)構(gòu)與常規(guī)MOS結(jié)構(gòu)的Φ值之比可以從1.8減小到0.8。逆向摻雜結(jié)構(gòu)的相對線性區(qū)漏電流總是保持大于1，僅僅在有效溝道長度減小到100nm時，相對以漏電流才減小到0.7。在有效溝道長度減小到100nm及其以下時，相對于逆向摻雜結(jié)構(gòu)，常規(guī)的MOS結(jié)構(gòu)將提供更大的漏電流，但同時也將面臨更嚴重的熱電子注入。

從電子的漂移速度和驅(qū)動電流的角度來分析器件的性能變化。當(dāng)有效溝道長度為800nm時，逆向摻雜結(jié)構(gòu)顯示出顯著高的最大電子漂移速度，因而有更大的驅(qū)動電流。當(dāng)有效溝道長度減小時，逆向摻雜溝道結(jié)構(gòu)的最

大電子漂移速度將減小，有效溝道長度減小到

200nm，兩種結(jié)構(gòu)表現(xiàn)出幾乎相同的最大電子漂移速度。由圖5.8可見，逆向摻雜溝道結(jié)構(gòu)在有效溝道長度減小到100nm時將失去它的高遷移率優(yōu)勢。比較圖5.7逆向摻雜結(jié)構(gòu)的遷移率損失直接反應(yīng)在漏電流比的減小上。

為了理解逆向摻雜結(jié)構(gòu)遷移率損失的物理機理，圖5.9示出了有效溝道長度為800nm，在不同的散射情形下，兩種結(jié)構(gòu)中的電子速度分布。可以看出:當(dāng)不考慮電離雜質(zhì)散射時，逆向摻雜結(jié)構(gòu)的漂移速度分布與包括所有散射機制時相比，幾乎不受影響，而常規(guī)MOS結(jié)構(gòu)的漂移速度將增加?？梢钥隙?，在有效溝道長度為800nm的情形中，電子在溝道中絕大部分是以低于飽和速度的速度運動，逆向摻雜結(jié)構(gòu)在電子速度上將遠遠優(yōu)于常規(guī)的MOS結(jié)構(gòu)。

不考慮表面散射時，兩種結(jié)構(gòu)的電子漂移速度都增加，但常規(guī)結(jié)構(gòu)的電子速度增加得比逆向摻雜溝道結(jié)構(gòu)大，這個結(jié)果出人意料。為理解該效應(yīng)，圖5.10給出了有效溝道長度為800nm時兩種結(jié)構(gòu)在兩個方向上的電場分布。

由電場分布可以看出，逆向摻雜溝道結(jié)構(gòu)的垂直電場比常規(guī)結(jié)構(gòu)的更加正—些，因而電子會更多地被吸引到界面上受到表面散射。但同時，由于較小的電離雜質(zhì)散射和較大的峰值溝道電場的作用，逆向摻雜溝道結(jié)構(gòu)中的溝道電子以更高的速度運動。在兩次表面散射之間，逆向摻雜溝道結(jié)構(gòu)中的溝道電子會運動更遠的距離。結(jié)果，雖然溝道電子因較高的垂直電場而更靠近表面，但逆向摻雜溝道結(jié)構(gòu)中的溝道電子將可能受到更少的表面散射。因此，由于較小的表面散射、電離雜質(zhì)散射和較高的峰值溝道電場，使逆向摻雜溝道結(jié)構(gòu)中的電子漂移速度比常規(guī)MOS結(jié)構(gòu)的大。

當(dāng)有效溝道長度進一步減小時，逆向摻雜溝道結(jié)構(gòu)與常規(guī)MOS結(jié)構(gòu)相比，表面載流子運動速度增強的優(yōu)勢將明顯減小。見圖5.11有效溝道長度為100mn時兩種結(jié)構(gòu)在三種散射情形下的電子速度分布。

當(dāng)離化雜質(zhì)散射可以不計時，逆向摻雜溝道結(jié)構(gòu)的漂移速度分布幾乎不受影響，如同有效溝道長度為800nm的情形一樣。但是，對于常規(guī)MOS結(jié)構(gòu)，它的漂移速度將有一個很小的增加，該增加量比800nm的情形小25%。這些結(jié)果表明：相對于有效溝道長度為800nm的器件，電離雜質(zhì)散射的作用明顯減小。分析還進一步揭示：在有效溝道長度為l00nm的器件中，電子的運動高度非駐地化(nonlocal，電子以過沖飽和速度運動的距離比有效溝道長度為800nm的器件高出30％。離化雜質(zhì)散射在速度過沖區(qū)將起很小的作用。結(jié)果，在有效溝道長度為l00nm的情形中，逆向摻雜溝道結(jié)構(gòu)因低摻雜濃度而得到的電子運動速度的優(yōu)勢將失去。

圖5.12示出了有效溝道長度為l00nm的兩種結(jié)構(gòu)在兩個方向上的電場分布。

對于兩種結(jié)構(gòu)，有效溝道長度為l00nm時的最大的溝道電場明顯減小。在普通的MOS結(jié)構(gòu)中，溝道的垂直電場比逆向摻雜溝道結(jié)構(gòu)的更負，遭受更小的表面散射。減小的表面散射和電離雜質(zhì)散射抵消了因溝道電場減小的影響，從而遷移率上升。在逆向摻雜溝道結(jié)構(gòu)中，由800nm到100nm，存在溝道電場降低和垂直電場排斥作用增加這兩方面相反的作用，使表面散射對速度的影響不變。因此，逆向摻雜溝道結(jié)構(gòu)較之普通MOS結(jié)構(gòu)，在有效溝道長度為100nm時將失去表面載流子遷移率增大的優(yōu)勢。

比較兩種結(jié)構(gòu)的HCE特性：在熱應(yīng)力時間為106s和一定偏壓下，得到兩種結(jié)構(gòu)熱電子誘導(dǎo)退化的參數(shù)相對量如圖5.13所示。當(dāng)有效溝道長度減小到200nm時，逆向摻的相對參數(shù)都顯示出更大的退化特性，進一步的研究表明：逆向摻雜溝道結(jié)構(gòu)對界面態(tài)的產(chǎn)生和分布更為敏感，因而表現(xiàn)出更大的相對退化比。

導(dǎo)通態(tài)電流，即驅(qū)動電流Ion和截止態(tài)電流Ioff

理想的驅(qū)動電流和截止態(tài)電流Ioff的折中，因應(yīng)用不同而有所不同。

一般將設(shè)計的器件分為高速度和低功耗兩類。

圖5.15給出了在器件的截止態(tài)和導(dǎo)通態(tài)情形下表面溝道遷移率與摻雜層的關(guān)系。表明，一旦表面摻雜層濃度NA1比高濃度摻雜層的

NA2低兩個數(shù)量級，表面摻雜層濃度NA1

對遷移率的影響非常微小，表面摻雜層濃度NA1對遷移率的影響在截止態(tài)比在導(dǎo)通態(tài)更大。

驅(qū)動電流Ion和截止態(tài)電流Ioff的設(shè)計窗口在一定的外延層厚度下，增加體摻雜濃度可以減小截止態(tài)電流Ioff；在一定的體摻雜濃度時，增加外延層厚度會增加截止態(tài)電流Ioff。與之形成對照的是：在一定的外延層厚度時減小體摻雜濃度或在一定的體摻雜濃度時增加外延層厚度會增加驅(qū)動電流Ion。同時，可以發(fā)現(xiàn)解析結(jié)果和MCDICI的數(shù)值結(jié)果基本一致。

設(shè)計容許窗口都由一條驅(qū)動電流Ion曲線和截止態(tài)電流Ioff曲線所圍成的面積構(gòu)成。圖5.17的陰影面積就是這樣的一個設(shè)計容許窗口：截止態(tài)電流Ioff低于0.1nA/um，驅(qū)動電流Ion高于0.15mA/um。

在圖中，外延層厚度為零表示是普通的均勻摻雜濃度MOSFET結(jié)構(gòu)。從圖可發(fā)現(xiàn)，具有一定驅(qū)動電流Ion的逆向摻雜溝道結(jié)構(gòu)較之常規(guī)的MOS結(jié)構(gòu)表現(xiàn)出更大的截止態(tài)電流Ioff。同理，具有一定截止態(tài)電流Ioff的逆向摻雜溝道結(jié)構(gòu)較之普通的MOS結(jié)構(gòu)表現(xiàn)出更小的驅(qū)動電流Ion。

在恒定的驅(qū)動電流Ion條件下，逆向摻雜溝道結(jié)構(gòu)的截止態(tài)電流Ioff隨外延層厚度的增加和相應(yīng)的體摻雜濃度的變化而上升——高速器件。

在恒定的截止態(tài)電流Ioff條件下，相對于傳統(tǒng)結(jié)構(gòu)，逆向摻雜溝道結(jié)構(gòu)的驅(qū)動電流Ion的損失隨外延層厚度的減小和相應(yīng)的體摻雜濃度的變化而下降

——低功耗設(shè)計。數(shù)值分析得到的器件溝道長度發(fā)生變化的情況下，逆向摻雜溝道結(jié)構(gòu)和普通MOS結(jié)構(gòu)用于高速器件設(shè)計和低功耗器件設(shè)計的優(yōu)缺點比較。對于低功耗器件設(shè)計，逆向摻雜結(jié)構(gòu)的截止態(tài)電流Ioff對器件溝道長度變化的敏感性明顯比常規(guī)MOS結(jié)構(gòu)的好。逆向摻雜結(jié)構(gòu)的驅(qū)動電流Ion對器件溝道長度變化的敏感性還是比常規(guī)的MOS結(jié)構(gòu)小一些，但逆向摻雜結(jié)構(gòu)的驅(qū)動電流Ion的絕對值總是比常規(guī)的MOS結(jié)構(gòu)小。

當(dāng)溝道長度減小時，常規(guī)MOS結(jié)構(gòu)雖然有高的驅(qū)動電流Ion值，但為了保持高的驅(qū)動電流Ion值的可控性，它也必須保持高的有效溝道長度的可控性。

對于逆向摻雜結(jié)構(gòu)，雖然驅(qū)動電流Ion。絕對值總是小一些，但該驅(qū)動電流Ion對溝道長度變化的低敏感性使其性能的可控性好一些。

逆向摻雜結(jié)構(gòu)MOSFET的性能還與其本身的結(jié)構(gòu)參數(shù)，如表面濃度、外延層厚度和體摻雜濃度有關(guān)。由于光刻工藝的限制和工藝容差，相對于設(shè)計的多晶硅柵長度L有一個設(shè)計上的容差L-和L+。對于具有最小柵長度L-的器件，由于短溝道效應(yīng)它有最大的截止態(tài)電流Ioff值。對于具有最大柵長度L+的器件，由于短溝道效應(yīng)它有最小的驅(qū)動電流Ioff絕對值。對于設(shè)計者而言，必須保證：具有最小柵長度L-的器件的最大截止態(tài)電流Ioff值要小于規(guī)定的截止態(tài)電流Ioff值；而具有最大柵長度L+的器件的最小驅(qū)動電流Ion要大于規(guī)定的飽和電流值。

美國國家半導(dǎo)體技術(shù)發(fā)展藍圖NTRS(NationalTechnologyRoadmapforSemiconductor)的結(jié)構(gòu)。技術(shù)代參數(shù)λ用器件的多晶硅柵的長度LG表示

考慮±20％的偏差，分別對應(yīng)于L+和L-，即L+比LG大0.2λ

，L-比LG小0.2λ。在相同的柵長度和截止態(tài)電流Ioff值下，逆向摻雜結(jié)構(gòu)MOSFET具有更差的截止特性。該結(jié)果表明，更差的關(guān)斷特性使逆向摻雜結(jié)構(gòu)-MOSFET需要有更高的閾值電壓。

圖5.21表示出了當(dāng)L-器件變到L+器件對應(yīng)的閾值電壓的變化。很明顯，逆向摻雜結(jié)構(gòu)較之普通的MOS結(jié)構(gòu)，表現(xiàn)出很小的閾值電壓的變化。因而，逆向摻雜結(jié)構(gòu)較之普通MOS結(jié)構(gòu)有更好的短溝道特性。

逆向摻雜結(jié)構(gòu)在L+器件中顯示了高的線性區(qū)電流，如圖5.22(a)所示。這個優(yōu)點應(yīng)歸因于該結(jié)構(gòu)低的表面濃度使之有高的載流子遷移率。在L+=50nm時的線性區(qū)電流下降是因為VDD按比例減小而閾值電壓不降低。

逆向摻雜結(jié)構(gòu)L+器件和L-器件的飽和驅(qū)動電流比普通的MOS結(jié)構(gòu)要低，如圖5.22(b)所示。

這個結(jié)果是因為逆向摻雜結(jié)構(gòu)器件有較大的體效應(yīng)因子和較高的閾值電壓，較大的體效應(yīng)因子導(dǎo)致該器件在較低VDD下就可能夾斷。另外一個原因是因為逆向摻雜結(jié)構(gòu)器件的低表面摻雜濃度導(dǎo)致的高擴展電阻的影響。這表明，雖然逆向摻雜結(jié)構(gòu)器件的短溝道效應(yīng)得到改善，但是它的飽和驅(qū)動電流并沒有提高，隨著技術(shù)代的推進，速度飽和及閾值電壓不按比例縮小，使飽和電流下降。

在逆向摻雜納米CMOS器件中，最小的氧化層厚度和結(jié)深基本由集成電路工藝技術(shù)所決定。但是，在確定了器件的閾值電壓后，可以通過選擇優(yōu)化的體摻雜濃度、優(yōu)化的表面濃度和外延層厚度來達到器件的最大柵控能力，從而優(yōu)化器件的短溝道特性。

器件的最大柵控能力決定于溝道的耗盡層厚度，減小溝道的耗盡層厚度就可以改善短溝道特性。對逆向摻雜納米CMOS器件結(jié)構(gòu)，解一維泊松方程，得

對應(yīng)于閾值的最大溝道耗盡層厚度xdm為設(shè)xdm＞tSi以上兩個表達式中消去外延層厚度可得

上式就成為關(guān)于最大耗盡層厚度和體摻雜濃度的二次方程。通過改變體摻雜濃度，可以使最大耗盡層厚度獲得最小值。

我們可以選擇表面摻雜濃度NA1，從而保證器件具有足夠高的表面遷移率(一般情況下，表面摻雜濃度比體摻雜濃度大約低兩個數(shù)量級)。在一定的氧化層厚度、閾值電壓和表面摻雜濃度條件下，通過改變體摻雜濃度，可以使最大耗盡層厚度獲得最小值。在得到最小的最大耗盡層厚度和體摻雜濃度后，可以計算出外延層的厚度。在閾值電壓VT=0.35V時，圖5.23給出了由該方法得到的最大耗盡層厚度和體摻雜濃度的關(guān)系。結(jié)果表明：最大耗盡層厚度和體摻雜濃度之間的確有一個優(yōu)化轉(zhuǎn)折點，在這一點可以使最大耗盡層厚度達到極小值。

逆向摻雜溝道納米MOS器件的實現(xiàn)——外延溝道

實現(xiàn)逆向摻雜溝道納米MOS器件最理想的工藝方法是外延生長低摻雜濃度的溝道，由外延工藝實現(xiàn)的逆向摻雜結(jié)構(gòu)具有理想的摻雜分布、可控的外延層厚度和較少的缺陷。

用蒙特卡羅方法進行分析表明：對該類器件的外延厚度控制在10nm才可以有效地抑制短溝道效應(yīng)。實現(xiàn)如此的超薄外延層，控制雜質(zhì)的再分布是非常重要的。為此，在器件的隔離形成之后使用低溫選擇性外延是必須的。

由OhguroTatsuya等人完成的，用有預(yù)加熱的UHV(超高真空)-CVD實現(xiàn)逆向摻雜溝道納米MOS器件的外延溝道的工作

圖5.24可以看出，較高的預(yù)加熱條件明顯提高了器件的驅(qū)動電流和跨導(dǎo)。這是因為，外延生長前高的預(yù)加熱溫度可以使硅片中的氧含量降低。

圖5.26比較了在溝道長度為時外延層厚度從10nm變到60nm時的器件跨導(dǎo)和亞閾特性。外延層厚度在10~40nm范圍內(nèi)，隨外延層厚度的不斷增加，器件的跨導(dǎo)逐漸上升而亞閾值斜率也相應(yīng)減小。為了得到盡可能好的器件特性，外延層要保證一定厚度。

外延器件的跨導(dǎo)比體硅MOS器件高20％（圖5.27(a）。當(dāng)外延層厚度為40nm時，對于外延結(jié)構(gòu)MOSFET，溝道長度降低到0.12μm仍可以有效克服短溝道效應(yīng)；如圖5.27(b)所示。因為低摻雜外延層厚度變大，器件的源—漏易于穿通，故短溝道效應(yīng)變差。

40nm的外延厚度是逆向摻雜溝道納米MOS器件的極限。外延層厚度為40nm的逆向摻雜溝道MOS器件和體硅MOS器件的輸出特性分別如圖5.28(a)、(b)所示，由圖可見外延工藝的逆向摻雜溝道MOS器件顯示出了很高的驅(qū)動電流。

三、納米CMOS器件中的橫向溝道工程

器件尺寸不斷縮小，縱向溝道工程已不足以抑制短溝道效應(yīng)。必須同時采用橫向溝道工程。橫向溝道工程主要是利用溝道橫向摻雜的非均勻性來克服短溝道效應(yīng)。一般是指在溝道靠近源、漏端引入高摻雜區(qū)。在橫向溝道工程中，環(huán)形(Pocket)摻雜結(jié)構(gòu)或峰值(HALO)摻雜結(jié)構(gòu)是最典型的方法。橫向溝道工程分為對稱和非對稱兩種方式。體硅HALO結(jié)構(gòu)

體硅HALO結(jié)構(gòu)是指在體硅器件中通過提高源—漏結(jié)附近的溝道摻雜濃度，使器件的短溝道效應(yīng)(SCE)降低，甚至出現(xiàn)反向短溝道效應(yīng)(RSCE)。故可以利用反向短溝道效應(yīng)出現(xiàn)的原理，有意識地通過提高靠近源—漏結(jié)的局部摻雜濃度來抑制器件閾值電壓隨溝道長度減小而下降的趨勢。

注入角度對器件性能的影響很大，采用大角度注入可以有效地防止由于高摻雜區(qū)引入而導(dǎo)致的源—漏寄生電容和泄漏電流增大的問題，同時可以提高電流驅(qū)動能力。

**非均勻摻雜半導(dǎo)體中的非均勻摻雜具有多種運用，例如可以調(diào)節(jié)耗盡區(qū)寬度變化，以改變PN結(jié)反偏電容，制作變?nèi)荻O管；雙極晶體管基區(qū)非均勻摻雜，可以設(shè)置加速電場，降低少子渡越時間，提高電流增益；橫向非均勻摻雜，可用于PN結(jié)展寬耗盡層厚度，提高擊穿電壓。1、非均勻摻雜制作變?nèi)荻O管幾種不同結(jié)構(gòu)的PN結(jié)勢壘電容

用POISSON方程對勢壘電容進行定量分析。

如將雜質(zhì)濃度分布情況適當(dāng)簡化，可以得到圖，其中包括突變結(jié)，緩變結(jié)和超突變結(jié)幾種情況，雜質(zhì)濃度低的N區(qū)的雜質(zhì)濃度分布可表示為m=0和m=1分別是突變結(jié)和緩變結(jié)情形。當(dāng)m<0時稱為超突變結(jié)。超突變結(jié)雜質(zhì)濃度分布可以用外延、合金擴散、雙擴散或離子注入工藝來達到。

忽約x<0的重摻雜P區(qū)，則空間電荷區(qū)從x=0到x=d，泊松方程可以寫為：將上式積分兩次，利用邊界條件

x=0,V(0)=0;x=d,V(d)=VD-V,E(d)=0,得到耗盡層厚度和勢壘電容的表示式如下：

可以看出，PN結(jié)勢壘電容的非線性和雜質(zhì)濃度的分布有密切的關(guān)系。雜質(zhì)濃度分布越陡且斜率為正(m越大)，則電容隨外加偏壓的變化就越小。而對m<0的超突變結(jié)，其電容的變化最大。結(jié)構(gòu)和等效電路

2、非均勻摻雜形成雙極晶體管加速電場雜質(zhì)濃度分布圖：基區(qū)能帶圖

在實際的緩變基區(qū)晶體管中，。

設(shè)基區(qū)雜質(zhì)濃度為：式中是表征基區(qū)內(nèi)雜質(zhì)變化程度的一個參數(shù)：

當(dāng)時為均勻基區(qū)。

小注入時，基區(qū)中總的多子濃度即為平衡多子濃度：

由于，，故對電子起加速作用，稱為加速場。

令基區(qū)多子電流為零：

得內(nèi)建電場為：3、VariationofLateralDopingasaFieldTerminator納米MOS器件源漏結(jié)構(gòu)

在納米器件中，通過引入SDE區(qū)，可以減小器件因漏端強電場而造成的破壞。由于部分的漏電壓會降落在SDE區(qū),因而在一定程度上抑制了DIBL效應(yīng),并且對于閾值電壓的漂移也有一定的減弱。在傳統(tǒng)的MOS器件中，外加漏偏壓時，漏/襯結(jié)在漏區(qū)內(nèi)的耗盡層寬度非常窄,又由于在高電導(dǎo)區(qū)域內(nèi)無電場,故漏端附近的電場在漏/襯結(jié)處達到最大值后,將在n+漏區(qū)內(nèi)急劇地下降為零,其分布范圍很窄。在SDE結(jié)構(gòu)的器件中，漏一襯結(jié)不再是pn+結(jié),而是pn-結(jié)。當(dāng)外加漏壓時,可以得出耗盡層不但在襯底中擴展,而且存在于n-區(qū),所以漏端電場在漏/襯冶金結(jié)處達到最大后將不再急劇下降,而是沿著n-區(qū)耗盡層延伸到n-/n+結(jié)后,在n+區(qū)內(nèi)才下降為零如圖3-5示輕摻雜漏極（LDD）結(jié)構(gòu)防熱載流子效應(yīng)設(shè)計是采取減弱MOS場效應(yīng)晶體管漏極附近電場強度的結(jié)構(gòu)—輕摻雜漏極（LDD）結(jié)構(gòu)。圖為LDD結(jié)構(gòu)和普通結(jié)構(gòu)電場強度的比較。

*納米MOSFET閾值電壓模型

IEEETrans.ED,Vol.40,p.86,1993.

對于還未產(chǎn)生反型溝道的器件，可忽約可動電荷。高斯定律是靜電場的基本規(guī)律之一。它可表述為靜電場中的場強對于任意閉合曲面的面積分（稱為電通量）等于閉合面所包圍的電荷代數(shù)和，與閉合面外的電荷以及電荷的分布無關(guān)。在圖中以耗盡區(qū)寬度Wm為高度和寬度△y的矩形區(qū)域中運用高斯定律，可得：式中，TOX是柵氧化層厚度，Vgs為柵源電壓，ε0為真空中介電參數(shù)，εSi和εOX分別是Si和SiO2

的相對介電常數(shù)，η為擬合參數(shù)，Wm是耗盡層寬度，Vfb(y)系y處的平帶電壓，φS(y)為表面勢,Ey是表面縱向電場，NA是溝道摻雜濃度。求解上式，得到器件溝道區(qū)的表面勢

邊界條件：得到表面勢如下：這里，是長溝道表面勢。Vbi為源-襯底結(jié)、漏-襯底結(jié)的內(nèi)建電勢，l系如下定義的特征長度

由式可知，溝道的表面勢是長溝道表面勢與源/漏分支電場對其影響之和。

Calculatedsurfacepotentialalongchannelfordifferentchannellengths.Locationofbarrierpeakyoversusdrainvoltage在求解時，Wm被假定為常數(shù)，它實際上是漏電壓及溝道長度的函數(shù)，但縱向電場對耗盡層厚度的影響在式中用擬和因子η來加以考慮，即Wm/η表示溝道的平均耗盡層厚度,η可以看作與工藝有關(guān)的參數(shù)。

為計算器件的閾值電壓，需求解器件表面勢的最小值并使最小值等于得到閾值電壓，即：閾值電壓,而AcomparisonoftheVthcalculatedusingthechargeshanngmodel,thetwo-dimensionalnumericalsimulation(MINIMOS),andourmodel.Comparisonbetweensimpleanalyticalsolutionsandnumericalsolutionofthresholdvoltageversusdrainvoltage體硅HALO結(jié)構(gòu)的理論分析

一個對稱的體硅HALO結(jié)構(gòu)如圖所示。該結(jié)構(gòu)同時包括了為克服熱載流子效應(yīng)而應(yīng)用的LDD結(jié)構(gòu)。LDD結(jié)構(gòu)附近的高濃度p+區(qū)就是我們將分析的HALO區(qū)。HALO區(qū)的參數(shù)數(shù)據(jù)平均摻雜濃度NP和橫向長度LP。

將一個高斯盒應(yīng)用到該結(jié)構(gòu)的溝道中并不計可動載流子，可得

所有符號具有通常的意義。耗盡層厚度xd可表示為Vsub為襯底電位，φ為閾值電壓對應(yīng)的表面勢，Nsub是不包括HALO的溝道區(qū)摻雜濃度。為了簡化，采用平均濃度NP和橫向長度LP來表示HALO濃度分布解高斯盒的邊界條件為

連續(xù)可得到沿溝道的表面勢分布

式中，φ’和φ’’分別為y=LP和y=Leff-LP處的電勢，可表示為

且這里的l相當(dāng)于前述特征長度

λ。圖5.38給出了在不同的有效溝道長度和漏電壓下沿溝道方向電勢的分布情況?？梢园l(fā)現(xiàn)，在溝道中有一個最小表面電勢點，該點對電子的勢壘最大并位于靠近源端的HALO區(qū)。該位置和相應(yīng)的最小電勢分別為：

圖5.39給出了溝道電子勢壘高度變化以VDS的變化關(guān)系曲線。該圖表明，在低的漏電壓情況下，勢壘高度隨溝道長度的減小而增加，即出現(xiàn)RSCE。很明顯，在HALO的結(jié)構(gòu)對溝道勢高度的降低有減緩的作用，即可以有效抑制短溝道效應(yīng)。

如果定義閾值電壓為表面勢等于兩倍體費米勢時的柵電壓，則因有效溝道長度減小而出現(xiàn)的閾值電壓漂移可表示為

γ是一個的工藝相關(guān)的擬合系數(shù)。

如果k=0或NP=Nsub，上式則為普通MOSFET閾值電壓漂移的表達式。

因此，體硅HALO結(jié)構(gòu)CMOS器件的閾值電壓漂移可分為兩部分：一部分是常規(guī)MOSFET閾值電壓因有效溝道長度減小而發(fā)生的減?。╮oll-off），另一部分是因為HALO區(qū)而出現(xiàn)的閾值電壓因為有效溝道長度減小而發(fā)生的增加（roll-up）。如果0<k<1，兩項都是負值，故僅僅出現(xiàn)閾值電壓因有效溝道長度減小而發(fā)生的減小，即通常的SCE；

如果k>1，第二項是正值，將出現(xiàn)閾值電壓因有效溝道長度減小而發(fā)生增加，即是通常的RSCE。

圖5.40示出了解析計算得到的由于k因子不同導(dǎo)致的閾值電壓隨溝道有效長度變化而發(fā)生的漂移，可見，閾值電壓的變化因HALO注入表征因子k的不同而出現(xiàn)SCE和RSCE。

下圖為不同的注入能量和劑量下，HALO型NMOS器件的閾值電壓因有效溝道長度減小而出現(xiàn)的短溝道效應(yīng)情況，高的注入能量或高的劑量增加了HALO結(jié)構(gòu)的長度和平均濃度，從而導(dǎo)致溝道勢壘高度的上升。

圖5.42給出了由數(shù)值分析和模型計算得到的有Pocket注入和沒有Pocket注入的器件的DIBL效應(yīng)。從圖5.42發(fā)現(xiàn)：第一，數(shù)值分析結(jié)果與模型計算結(jié)果是基本一致的，二者符合得很好；第二，雖然器件的閾值電壓都隨漏電壓的上升而減小，但有HALO結(jié)構(gòu)的器件閾值電壓下降很小。

HALO結(jié)構(gòu)器件的設(shè)計窗口

HALO器件的最小溝道長度可以通過一定的閾值電壓變化判據(jù)給出。一是定義當(dāng)閾值電壓隨溝道長度減小或增加到一定的絕對量時的溝道長度，如對應(yīng)SCE效應(yīng)的△VT@Lmin=δ-和對應(yīng)RSCE效應(yīng)的△VT@Lmin=δ+；二是定義當(dāng)閾值電壓隨溝道長度減小或增加到一定的相對量時的溝道長度，如對應(yīng)SCE的dVT/dLeff@Lmin=σ-和RSCE效應(yīng)的dVT/dLeff@Lmin=σ+。正號和負號分別代表閾值電壓的減小(roll—off)和增加(roll—up)?？梢苑謩e給出不同的最小溝道長度表達式，從而確定相應(yīng)的工藝設(shè)計窗口和獲得性能上的折中。在第一種最小溝道長度定義下，可以得到相應(yīng)的結(jié)果如下:對于△VT=δ-

對于△VT=δ+其中同理，可得到第二種定義情形下的最小溝道長度的表達式。

對于

對于其中根據(jù)上述結(jié)果，就可以給出HALO型NMOS器件的最小溝道長度與HALO結(jié)構(gòu)參數(shù)之間的關(guān)系，如圖5.43就是由模型得到的最小溝道長度隨k參數(shù)變化的結(jié)果。

給出δ+,δ-=100mV我們就可以計算出相應(yīng)的HALO型NMOS器件為滿足該短溝道效應(yīng)判據(jù)而需要的HALO結(jié)構(gòu)參數(shù)—見下圖的設(shè)計窗口。

體硅HALO結(jié)構(gòu)器件制備與性能銦注入HALOMOS器件

HALOMOS器件HALO區(qū)一般采用大傾斜角度注入，對NMOS器件，采用B或BF2大角度注入形成p+HALO區(qū)；對PMOS器件，采用P或As大角度注入形成p+HALO區(qū)；由于銦的擴散系數(shù)較小，可以形成局部高摻雜HALO區(qū)，獲得陡峭的摻雜分布，可以抑制穿通。銦離子注入會形成硅間歇原子，增大泄漏電流，一般通過退火來克服。圖為In+B的HALO注入，既可以抑制短溝道效應(yīng)，又可得到低的漏電流。其中銦采用大劑量、低能量注入。大角度注入如下圖。注入角度較低，則HALO區(qū)將包圍整個源漏，降低驅(qū)動電流，增大結(jié)電容和漏電流。注入角度較大，則HALO區(qū)將延伸到溝道區(qū)，降低體效應(yīng)，降低結(jié)電容和漏電流。不同注入角度對器件短溝道效應(yīng)的影響SOIHALO結(jié)構(gòu)MOS器件

HALO結(jié)構(gòu)同樣可以用在SOI結(jié)構(gòu)上來克服器件的短溝道效應(yīng)。

圖5.62是SOIHALO結(jié)構(gòu)的MOS器件的示意圖，其中Nsub為溝道區(qū)摻雜濃度，非均勻摻雜的特征體現(xiàn)在HALO摻雜濃度Na和摻雜長度La上。

當(dāng)柵壓小于閾值電壓時，在分為三個區(qū)域的溝道區(qū)中運用泊松方程，對于每個區(qū)域，表面勢可以表示為下式i=1,2,3，依次代表從源到漏的三個區(qū)域。

在三個區(qū)域的通解為：沿溝道表面（x=0）處的電勢通解可以通過解一組線性方程組得到，右圖是SOIMOSFET在溝道均勻摻雜和有HALO結(jié)構(gòu)的不同情況下，表面電勢在y方向的變化。

非對稱HALO結(jié)構(gòu)MOS器件

非對稱HALO結(jié)構(gòu)MOS器件，是指僅在溝道靠近源端處引入HALO區(qū)。該器件在改善短溝道效應(yīng)的同時，利用非平衡載流子輸運特性，使溝道靠近源端處電場增大，實現(xiàn)速度過沖，增大驅(qū)動電流，同時由于漏端電場相應(yīng)減小，可以降低器件熱電子效應(yīng)。下圖對比了非對稱HALO結(jié)構(gòu)MOSFET與常規(guī)MOSFET結(jié)構(gòu)的溝道電勢分布，反向模式是指源、漏端互換后測量得到的結(jié)果，實線為

HALO結(jié)構(gòu)，虛線為常規(guī)結(jié)構(gòu)。從圖中可以看出，正向模式的非對稱

HALO結(jié)構(gòu)可以提高溝道的表面電勢，并且減緩了電勢在漏端的急劇變化。如下圖所示為相應(yīng)于上述電勢分布的溝道電場分布。常規(guī)結(jié)構(gòu)在源端附近(處)的電場強度為2.5×104V/cm，而在相同位置，帶有HALO結(jié)構(gòu)的MOSFET電場強度為6×106V/cm,并且，HALO結(jié)構(gòu)的引入使得溝道內(nèi)的平均電場大大提高。相反，在器件漏端，HALO結(jié)構(gòu)器件的漏電場降低很多，有利于抑制熱電子效應(yīng)，反向模式的溝道電場很低，也較均勻，再漏端是最高的，這是最差情況。圖5.66對比了蒙特卡羅模擬得到的非對稱HALO結(jié)構(gòu)與常規(guī)結(jié)構(gòu)的溝道表面電子速度分布。由圖中可以看出，非對稱器件中電子從源到溝道后遇到較強電場，電子被加速并且沒有足夠的時間通過散射達到平衡，在源端載流子速度迅速增大，出現(xiàn)速度過沖，在0.064μm處速度達到1×107cm/s，在同樣位置由于非平衡載流子輸運，平均能量為0.16eV，也就是說，載流子還沒有成為熱載流子，可以從溝道電場中獲得動能。在漏端由于電場較低，非對稱器件的平均能量低于常規(guī)器件。對于常規(guī)器件，載流子速度沿溝道慢慢增大，到漏端達到最大。由圖5.67可見，非對稱HALO結(jié)構(gòu)器件的載流子密度稍低于常規(guī)器件，因此驅(qū)動電流的增大源于速度過沖。分析表明，速度過沖區(qū)可占到整個溝道區(qū)的57%。因此，非對稱HALO器件沿溝道表面的電子速度顯著提高，載流子傳輸效率可以大大增加。為避免閾值電壓變化的影響，對于納米量級器件，傳輸效率一般用跨導(dǎo)來表示。圖5.68給出了非對稱HALO結(jié)構(gòu)和常規(guī)結(jié)構(gòu)器件的跨導(dǎo)比較，前者跨導(dǎo)較大，在0.9V柵壓下跨導(dǎo)達到400ms/mm。圖5.69給出了不同柵壓下兩種結(jié)構(gòu)的速度分布情況，在MOS器件中，源端電場隨著柵壓的減小而減小，漏端電場則增大，因此隨柵壓變化兩種結(jié)構(gòu)的速度分布變化情況有所不同，由圖5.69可見，隨著柵壓的增大，非對稱結(jié)構(gòu)中高速度區(qū)移向源端，并且在任一情況下均高于常規(guī)結(jié)構(gòu)。圖5.72示出了非對稱HALO結(jié)構(gòu)與常規(guī)結(jié)構(gòu)的電流驅(qū)動能力。可以看出，由于非對稱HALO結(jié)構(gòu)的引入，改善了溝道內(nèi)載流子的傳輸效率，驅(qū)動電流大大增加，在VGS=VDS=1V的條件下，驅(qū)動電流比常規(guī)結(jié)構(gòu)大20%左右。

圖5.73示出了測量得到的非對稱HALO結(jié)構(gòu)與常規(guī)結(jié)構(gòu)在不同VDS下的襯底電流與VGS的關(guān)系。襯底電流是直接反應(yīng)熱電子效應(yīng)的一個參數(shù)?？梢姡m然非對稱HALO結(jié)構(gòu)的驅(qū)動電流增大，但襯底電流卻大大降低，這主要是由于這種結(jié)構(gòu)中漏端電場降低，而且從熱電子效應(yīng)方面說，這個作用大于驅(qū)動電流的增大，因此最終表現(xiàn)為器件的熱電子特性變好。

新型非對稱HALO結(jié)構(gòu)MOS器件

在小尺寸器件中，LDD區(qū)的引入導(dǎo)致寄生串聯(lián)電阻增大，需要采用高摻雜LDD區(qū)，但這將影響短溝道效應(yīng)和熱電子效應(yīng)。非對稱LDD結(jié)構(gòu)器件，即在源端用高摻雜深結(jié)，在漏端用輕摻雜延伸區(qū)，可以減小源端寄生電阻，同時不影響可靠性。

對于納米量級器件，為了完全抑制DIBL效應(yīng)，提供可用的閾值電壓，HALO區(qū)摻雜濃度必須增大，這樣由于電荷補償會增大串聯(lián)電阻，使器件性能變差。

圖5.74為一種新的自對準非對稱器件結(jié)構(gòu)（SAAS：SelfAlignedAsymmetricStructure）該結(jié)構(gòu)在源端采用高摻雜的源延伸區(qū)，在溝道中引入非對稱HALO區(qū)，在漏端仍為LDD漏延伸區(qū)?？梢愿倪M由于LDD區(qū)、HALO區(qū)的引入而使寄生電阻增大的問題，