邏輯門符號及電路課件

邏輯門符號及電路儀表自動化應(yīng)用常識

2012.12.1212/22/202211．知道常用集成邏輯門電路的符號、邏輯功能。2．用儀器儀表測試常用集成邏輯門電路的邏輯功能。3．用儀器儀表測試常用集成邏輯門電路的應(yīng)用電路。4．分析和仿真常用集成邏輯門電路及其應(yīng)用電路。5．編寫文檔記錄常用集成邏輯門電路的學(xué)習(xí)過程和測試結(jié)果。（一組交一份）6．相互交流和學(xué)習(xí)。任務(wù)目標(biāo)與要求12/22/20222學(xué)習(xí)要點：二極管、三極管的開關(guān)特性分立元件門電路集成門電路及其功能和使用方法任務(wù)基礎(chǔ)知識12/22/20223一、二極管、三極管的開關(guān)特性1.二極管的開關(guān)特性二極管符號：正極負(fù)極＋uD－Ui<0.5V時，二極管截止，iD=0。Ui>0.5V時，二極管導(dǎo)通。12/22/20225uououi＝0V時，二極管截止，如同開關(guān)斷開，uo＝0V。ui＝5V時，二極管導(dǎo)通，如同0.7V的電壓源，uo＝4.3V。二極管的反向恢復(fù)時間限制了二極管的開關(guān)速度。12/22/202262.三極管的開關(guān)特性12/22/20227＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)觀看講解動畫12/22/202283.MOS管的開關(guān)特性工作原理電路轉(zhuǎn)移特性曲線輸出特性曲線uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)ui<UTuo=+VDD導(dǎo)通狀態(tài)ui>UTuo≈012/22/2022102.二極管或門Y=A+B12/22/202212①當(dāng)uA＝0V時，由于uGS＝uA＝0V，小于開啟電壓UT，所以MOS管截止。輸出電壓為uY＝VDD＝10V。②當(dāng)uA＝10V時，由于uGS＝uA＝10V，大于開啟電壓UT，所以MOS管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小，只有幾百歐姆。輸出電壓為uY≈0V。12/22/202214任務(wù)基礎(chǔ)知識二——TTL集成門電路1.TTL與非門12/22/202215①輸入信號不全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導(dǎo)通忽略iB3，輸出端的電位為：輸出Y為高電平。uY≈5―0.7―0.7＝3.6V12/22/2022163.6V3.6V②輸入信號全為1：如uA=uB=3.6V2.1V則uB1=2.1V，T2、T5導(dǎo)通，T3、T4截止輸出端的電位為：uY=UCES＝0.3V輸出Y為低電平。12/22/202217功能表真值表邏輯表達(dá)式輸入有低，輸出為高；輸入全高，輸出為低。觀看TTL與非門原理動畫12/22/2022182.TTL非門、或非門、與或非門、與門、或門及異或門①A=0時，T2、T5截止，T3、T4導(dǎo)通，Y=1。②A=1時，T2、T5導(dǎo)通，T3、T4截止，Y=0。TTL非門12/22/202220①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。②A＝B＝0時，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。TTL或非門12/22/202221與門Y=AB=AB或門Y=A+B=A+B異或門12/22/2022233.OC門及TSL門問題的提出：為解決一般TTL與非門不能“線與”而設(shè)計的。①A、B不全為1時，uB1=1V，T2、T3截止，Y=1。接入外接電阻R后：②A、B全為1時，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。外接電阻R的取值范圍為：OC門n個OC門并聯(lián)后為負(fù)載門的m個輸入端提供輸入信號時的R。12/22/202224&ABF符號功能表三態(tài)門的符號及功能表&ABF符號功能表使能端高電平起作用使能端低電平起作用12/22/202226TSL門的應(yīng)用：①作多路開關(guān)：E=0時，門G1使能，G2禁止，Y=A；E=1時，門G2使能，G1禁止，Y=B。②信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B。③構(gòu)成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TSL門處于工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，這樣總線就會輪流接受各TSL門的輸出。12/22/2022274.TTL系列集成電路及主要參數(shù)TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。12/22/202228（7）輸入開門電平UON：是在額定負(fù)載下使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)低電平USL的輸入電平。它表示使與非門開通的最小輸入電平。一般TTL門電路的UON≈1.8V。（8）輸入關(guān)門電平UOFF：使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門關(guān)斷所需的最大輸入電平。一般TTL門電路的UOFF≈0.8V。（9）高電平輸入電流IIH：輸入為高電平時的輸入電流，也即當(dāng)前級輸出為高電平時，本級輸入電路造成的前級拉電流。（10）低電平輸入電流IIL：輸入為低電平時的輸出電流，也即當(dāng)前級輸出為低電平時，本級輸入電路造成的前級灌電流。（11）平均傳輸時間tpd：信號通過與非門時所需的平均延遲時間。在工作頻率較高的數(shù)字電路中，信號經(jīng)過多級傳輸后造成的時間延遲，會影響電路的邏輯功能。（12）空載功耗：與非門空載時電源總電流ICC與電源電壓VCC的乘積。12/22/2022301.CMO反相器（1）uA＝0V時，TN截止，TP導(dǎo)通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時，TN導(dǎo)通，TP截止。輸出電壓uY＝0V。任務(wù)基礎(chǔ)知識三——CMOS集成門電路12/22/2022312.CMOS與非門、或非門、與門、或門、與或非門和異或門CMOS與非門①A、B當(dāng)中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時，TN1和TN2才會都導(dǎo)通，TP1和TP2才會都截止，輸出Y才會為低電平。12/22/202232CMOS或非門①只要輸入A、B當(dāng)中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平時，TP1和TP2才會都導(dǎo)通，TN1和TN2才會都截止，輸出Y才會為高電平。12/22/202233與門Y=AB=AB或門Y=A+B=A+BCMOS與或非門12/22/202234CMOS異或門3.CMOSOD門、TSL門及傳輸門CMOSOD門12/22/202235CMOSTSL門①E=1時，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。②E=0時，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器。可見電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。12/22/202236CMOS傳輸門①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時，TN和TP都不具備開啟條件而截止，輸入和輸出之間相當(dāng)于開關(guān)斷開一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時，TN和TP都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開關(guān)接通一樣，uo＝ui。12/22/2022374.CMOS數(shù)字電路的特點及使用時的注意事項

（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負(fù)載的能力比TTL電路強(qiáng)。（3）CMOS電路的電源電壓允許范圍較大，約在3～18V，抗干擾能力比TTL電路強(qiáng)。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個μW，中規(guī)模集成電路的功耗也不會超過100μW。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。CMOS數(shù)字電路的特點12/22/202238使用集成電路時的注意事項

（1）對于各種集成電路，使用時一定要在推薦的工作條件范圍內(nèi)，否則將導(dǎo)致性能下降或損壞器件。（2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接，使前級器件的輸出電平及電流滿足后級器件對輸入電平及電流的要求，并不得對器件造成損害。12/22/202239附:門電路的常見邏輯符號與門

或門

非門F=A?BF=A+B&ABFABFABFABFABFABFA1FAFAFAF12/22/202240與非門

或非門

OC門(兩輸入與非)&ABFABFABFABFABFABF&ABFABFABF國標(biāo)12/22/202241AB&AB&AB國家標(biāo)準(zhǔn)三態(tài)門(兩輸入與非)

與或非門+ABCDFABCDF&&12/22/202242任務(wù)技能訓(xùn)練一——硬件實驗

⑴驗證常用門電路的邏輯功能。⑵掌握4種常用集成門電路對信號的控制作用。⑶了解CMOS集成電路的使用規(guī)則。一、實驗?zāi)康暮腿蝿?wù)實驗一常用集成邏輯門電路的邏輯功能測試12/22/202243二、實驗內(nèi)容及步驟

1.門電路邏輯功能測試⑴或非門電路12/22/202244⑵異或門電路12/22/202245

門電路邏輯功能表輸入輸出或非門異或門AB0011010112/22/202246⑶與非門電路12/22/202247⑷與或非門電路12/22/202248

門電路邏輯功能表輸入輸出與非門與或非門ABCD

12/22/202249⑸CMOS與非門電路（CD4011）12/22/2022502.門電路中邏輯電平對信號的控制⑴或非門電路12/22/202251⑵異或門電路12/22/202252⑶與非門電路12/22/202253⑷與或非門電路12/22/2022541．歸納異或門、與或非門分別在什么輸入情況下，輸出低電平？什么情況下輸出高電平？2．如果要用74LS51實現(xiàn)如下邏輯功能（與非、或非），應(yīng)如何搭接電路？畫出原理圖。3．多輸入的門電路的一個輸入端接連續(xù)脈沖時，那么：⑴其余的輸入端是什么邏輯狀態(tài)時，允許脈沖通過？脈沖通過時，輸入和輸出波形有何差別？⑵如果僅僅想用一個控制端控制輸入信號的通斷，其余端口如何處理？例如74LS51，A端輸入信號，用B做控制端時C、D如何處理，用C做控制端時B、D如何處理，且輸出結(jié)果相同嗎？三、實驗問題與討論12/22/202255任務(wù)技能訓(xùn)練二——軟件實驗

⑴熟悉基本門電路的邏輯功能及測試方法。⑵熟悉電路仿真軟件的使用方法。一、實驗?zāi)康暮腿蝿?wù)實驗一常用集成邏輯門電路的邏輯功能測試12/22/202256二、實驗內(nèi)容及步驟

1.取用元件邏輯電路圖常由一些門組成，這些門由芯片的幾個管腳組成。實驗中的與門、異或門、與或非門等均可由基本元件列表中取得。對于輸入的高、低電平可由一定的電壓串適當(dāng)電阻和地充當(dāng)，用開關(guān)進(jìn)行選擇。輸出信號可用發(fā)光二極管或指示燈（探針）進(jìn)行判別，他們均可在基本元件列表中找到。開關(guān)也可在基本元件列中取得，調(diào)出開關(guān)，選定key值控制它的