時序邏輯電路課件

第21章時序邏輯電路21.1

雙穩(wěn)態(tài)觸發(fā)器21.2

寄存器21.3

計數(shù)器21.4555定時器及其應用21.5應用舉例第21章時序邏輯電路21.1雙穩(wěn)態(tài)觸發(fā)器21.2寄存器本章要求1.掌握R－S、J－K、D

觸發(fā)器的邏輯功能及不同結構觸發(fā)器的動作特點。2.掌握寄存器、移位寄存器、二進制計數(shù)器、十進制計數(shù)器的邏輯功能，會分析時序邏輯電路。3.學會使用本章所介紹的各種集成電路。4.了解集成定時器及由它組成的單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作原理。第21章時序邏輯電路本章要求1.掌握R－S、J－K、D觸發(fā)器的邏輯功能及第

電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關，當輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點：

下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構成時序電路的基本邏輯單元。電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原21.1

雙穩(wěn)態(tài)觸發(fā)器21.1.2主從J－K觸發(fā)器21.1.3維持阻塞D

觸發(fā)器21.1.4觸發(fā)器邏輯功能轉(zhuǎn)換21.1.1R－S

觸發(fā)器21.1雙穩(wěn)態(tài)觸發(fā)器21.1.2主從J－K觸發(fā)器21.1

雙穩(wěn)態(tài)觸發(fā)器特點：1、有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；2、能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)；3、輸入信號消失后，被置成的“0”或“1”態(tài)能保存下來，即具有記憶功能。雙穩(wěn)態(tài)觸發(fā)器：是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。21.1雙穩(wěn)態(tài)觸發(fā)器特點：雙穩(wěn)態(tài)觸發(fā)器：21.1.1R－S

觸發(fā)器兩互補輸出端1.基本R－S觸發(fā)器兩輸入端&QQ.G1&.G2SDRD

正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時，稱為“1”態(tài)；反之為“0”態(tài)。反饋線21.1.1R－S觸發(fā)器兩互補輸出端1.基本R－

觸發(fā)器輸出與輸入的邏輯關系1001設觸發(fā)器原態(tài)為“1”態(tài)。翻轉(zhuǎn)為“0”態(tài)(1)SD=1，RD=01010QQ.G1&.&G2SDRD觸發(fā)器輸出與輸入的邏輯關系1001設觸發(fā)器原態(tài)為“1”態(tài)設原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復位0結論:不論觸發(fā)器原來為何種狀態(tài)，當SD=1，RD=0時，將使觸發(fā)器置“0”或稱為復位。QQ.G1&.&G2SDRD設原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復位0結01設原態(tài)為“0”態(tài)011100翻轉(zhuǎn)為“1”態(tài)(2)SD=0，RD=1QQ.G1&.&G2SDRD01設原態(tài)為“0”態(tài)011100翻轉(zhuǎn)為“1”態(tài)(2)SD=設原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1結論:不論觸發(fā)器原來為何種狀態(tài)，當SD=0，RD=1時，將使觸發(fā)器置“1”或稱為置位。QQ.G1&.&G2SDRD設原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1結11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=1，RD=1QQ.G1&.&G2SDRD11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=設原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1當SD=1，RD=1時，觸發(fā)器保持原來的狀態(tài)，即觸發(fā)器具有保持、記憶功能。QQ.G1&.&G2SDRD設原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1當S110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)“1”態(tài)(4)SD=0，RD=0

當信號SD=RD

=0同時變?yōu)?時，由于與非門的翻轉(zhuǎn)時間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號確定。QQ.G1&.&G2SDRD10若先翻轉(zhuǎn)110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)“1基本R－S

觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)-直接置“0”端(復位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不變保持00同時變1后不確定功能低電平有效基本R－S觸發(fā)器狀態(tài)表邏輯符號RD(ResetDir特性表（真值表）現(xiàn)態(tài)：觸發(fā)器接收輸入信號之前的狀態(tài)，也就是觸發(fā)器原來的穩(wěn)定狀態(tài)。次態(tài)：觸發(fā)器接收輸入信號之后所處的新的穩(wěn)定狀態(tài)。特性表（真值表）現(xiàn)態(tài)：觸發(fā)器接收輸入信號之前的狀態(tài)，也就是觸次態(tài)Qn+1的卡諾圖特性方程

觸發(fā)器的特性方程就是觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關系式次態(tài)Qn+1的卡諾圖特性方程觸發(fā)器的特性方程狀態(tài)圖描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖01×1/1×/10/01/①當觸發(fā)器處在0狀態(tài)，即Qn=0時，若輸入信號＝01或11，觸發(fā)器仍為0狀態(tài)；RS②當觸發(fā)器處在1狀態(tài)，即Qn=1時，若輸入信號＝10或11，觸發(fā)器仍為1狀態(tài)；RSRS若＝10，觸發(fā)器就會翻轉(zhuǎn)成為1狀態(tài)。RS若＝01，觸發(fā)器就會翻轉(zhuǎn)成為0狀態(tài)。狀態(tài)圖描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖01波形圖反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的圖形稱為波形圖RSQQ置1置0置1置1置1保持不允許波形圖反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的圖形稱為波形基本RS觸發(fā)器的特點（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關，而且與觸發(fā)器的現(xiàn)態(tài)有關。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉(zhuǎn)，實現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)和必須是互補關系，即有約束條件。在數(shù)字電路中，凡根據(jù)輸入信號R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器?；綬S觸發(fā)器的特點（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關基本的RS觸發(fā)器動作特點是當R、S端的置0信號或置1信號一出現(xiàn)，輸出狀態(tài)就可能隨之發(fā)生變化。觸發(fā)器的狀態(tài)轉(zhuǎn)換沒有一個統(tǒng)一的節(jié)拍，這不僅使電路的抗干擾能力下降，也不便于多個觸發(fā)器同步工作。在實際使用中，經(jīng)常要求觸發(fā)器按一定的節(jié)拍翻轉(zhuǎn)，為此，需要加入一個時鐘控制端CP，只有在CP端出現(xiàn)時鐘脈沖時，觸發(fā)器的狀態(tài)才能變化。具有時鐘脈沖控制的觸發(fā)器稱為時鐘觸發(fā)器，又稱為同步觸發(fā)器，因為觸發(fā)器狀態(tài)的改變與時鐘脈沖同步。2.可控RS

觸發(fā)器(同步RS觸發(fā)器)基本的RS觸發(fā)器動作特點是當R、S端的置0信號或置1信號一出2.可控RS

觸發(fā)器(同步RS觸發(fā)器)基本R-S觸發(fā)器導引電路&G4SR&G3C.&G1&G2.SDRDQQ時鐘脈沖2.可控RS觸發(fā)器(同步RS觸發(fā)器)基本R-S觸發(fā)器當C=0時011

R，S

輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變11.&G1&G2.SDRDQQ&G4SR&G3C

SD，RD用于預置觸發(fā)器的初始狀態(tài)，

工作過程中應處于高電平，對電路工作狀態(tài)無影響。被封鎖被封鎖當C=0時011R，S輸入狀態(tài)11.&G1&G2.SD當C=1時1打開觸發(fā)器狀態(tài)由R，S

輸入狀態(tài)決定。11打開觸發(fā)器的翻轉(zhuǎn)時刻受C控制（C高電平時翻轉(zhuǎn)），而觸發(fā)器的狀態(tài)由R，S的狀態(tài)決定。.&G1&G2.SDRDQQ&G4SR&G3C當C=1時1打開觸發(fā)器狀態(tài)由R，S輸入狀態(tài)決定。1當C=1時1打開(1)S=0,R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R，S

輸入狀態(tài)決定。11打開.&G1&G2.SDRDQQ&G4SR&G3C當C=1時1打開(1)S=0,R=00011觸發(fā)1101010(2)S=0,R=1觸發(fā)器置“0”(3)S=1,R=0觸發(fā)器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1101010(2)S=0,R=1觸發(fā)器置“0”1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1當時鐘由1變0后觸發(fā)器狀態(tài)不定11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4)S可控RS狀態(tài)表00SR01010111不定Qn+1QnQn—時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)邏輯符號QQSR

CSDRDC高電平時觸發(fā)器狀態(tài)由R、S確定跳轉(zhuǎn)可控RS狀態(tài)表00SR0例：畫出可控R－S

觸發(fā)器的輸出波形RSC不定不定可控R－S狀態(tài)表C高電平時觸發(fā)器狀態(tài)由R、S確定QQ0100SR01010111不定Qn+1Qn例：畫出可控R－S觸發(fā)器的輸出波形RSC不定不定可控R3、同步D觸發(fā)器將S=D、R=D代入同步RS觸發(fā)器的特性方程，得同步D觸發(fā)器的特性方程：CP=1期間有效3、同步D觸發(fā)器將S=D、R=D代入同步RS觸發(fā)器的特性方程4、同步JK觸發(fā)器將S=JQn、R=KQn代入同步RS觸發(fā)器的特性方程，得同步JK觸發(fā)器的特性方程：CP=1期間有效4、同步JK觸發(fā)器將S=JQn、R=KQn代入同步RS觸發(fā)器特性表JK=00時不變JK=01時置0JK=10時置1JK=11時翻轉(zhuǎn)特性表JK=00時不變存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。C克服辦法：采用主從結構或者邊沿觸發(fā)00SR01010

111

不定Qn+1QnQ=SQ=R存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈21.1.2主從JK觸發(fā)器1.電路結構從觸發(fā)器主觸發(fā)器反饋線C

C

CF主JKRS

CF從QQQSDRD1互補時鐘控制主、從觸發(fā)器不能同時翻轉(zhuǎn)21.1.2主從JK觸發(fā)器1.電路結構從觸發(fā)器主觸發(fā)器反2.工作原理01F主打開F主狀態(tài)由J、K決定，接收信號并暫存。F從封鎖F從狀態(tài)保持不變。01CRS

CF從QQQSDRD1

CF主JKC

C012.工作原理01F主打開F主狀態(tài)由J、K決定，接收信號并暫10狀態(tài)保持不變。從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。F從打開F主封鎖0RS

CF從QQQSDRD1

CF主JKC

C01C01010狀態(tài)保持不變。從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從10010C高電平時觸發(fā)器接收信號并暫存（即F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)保持不變）。要求C高電平期間J、K的狀態(tài)保持不變。C下降沿()觸發(fā)器翻轉(zhuǎn)（F從狀態(tài)與F主狀態(tài)一致）。C低電平時,F主封鎖J、K不起作用CRS

CF從QQQSDRD1

CF主JKC

10010C高電平時觸發(fā)器接收信號并暫存（即F主狀態(tài)由J、K電路特點邏輯符號①主從JK觸發(fā)器采用主從控制結構，從根本上解決了輸入信號直接控制的問題，具有CP＝1期間接收輸入信號，CP下降沿到來時觸發(fā)翻轉(zhuǎn)的特點。②輸入信號J、K之間沒有約束。③存在一次變化問題。電路特點邏輯符號①主從JK觸發(fā)器采用主從控制結構，從根本上解1、邊沿觸發(fā)器的邏輯符號21.1.3邊沿觸發(fā)器1、邊沿觸發(fā)器的邏輯符號21.1.3邊沿觸發(fā)器在每一個CP上升沿時刻，觸發(fā)器均根據(jù)當時輸入信號D的狀態(tài)進行翻轉(zhuǎn)，其他時刻觸發(fā)器維持原態(tài)不變。

2、邊沿觸發(fā)器的時序圖在每一個CP上升沿時刻，觸發(fā)器均根據(jù)當時輸入信號D的狀態(tài)進行時序邏輯電路課件21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器

當J=D，K=D時，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表D

Qn+1

0101J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表D1

CQJKSDRDQ仍為下降沿觸發(fā)翻轉(zhuǎn)21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換2.將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器T

CQJKSDRDQT觸發(fā)器狀態(tài)表T

Qn+1

01QnQn(保持功能)(計數(shù)功能)J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表當J=K時，兩觸發(fā)器狀態(tài)相同2.將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器TCQJKSDRDQ3.將D

觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能

即要求來一個C，觸發(fā)器就翻轉(zhuǎn)一次。CQD=QD觸發(fā)器狀態(tài)表D

Qn+1

0101

CQQD3.將D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能21.2

時序邏輯電路分析方法

時序邏輯電路又稱時序電路，它主要由存儲電路和組合邏輯電路兩部分組成。

根據(jù)電路狀態(tài)轉(zhuǎn)換情況的不同，時序邏輯電路分為:同步時序邏輯電路：觸發(fā)器的時鐘輸入端CP都連在一起。異步時序邏輯電路：時鐘脈沖只觸發(fā)部分觸發(fā)器，其余觸發(fā)器則是由電路內(nèi)信號觸發(fā)的?；痉治霾襟E如下:1．寫方程式：輸出方程、驅(qū)動方程、狀態(tài)方程;2．列狀態(tài)轉(zhuǎn)換真值表;3．邏輯功能的說明;4．畫狀態(tài)轉(zhuǎn)換圖和時序圖21.2時序邏輯電路分析方法時序邏輯電路又稱[例]

試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。（1）寫方程②驅(qū)動方程：③狀態(tài)方程：

①輸出方程：[例]試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。（（2）狀態(tài)轉(zhuǎn)換真值表（3）狀態(tài)轉(zhuǎn)換圖（4）電路功能：該電路在輸入第6個計數(shù)脈沖CP后，返回原來的狀態(tài)，同時輸出端Y輸出一個進位脈沖。因此，該電路為同步6進制加法計數(shù)器（有自啟動功能）。（2）狀態(tài)轉(zhuǎn)換真值表（3）狀態(tài)轉(zhuǎn)換圖（4）電路功能：該電路在[例]

試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。[例]試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。[例]

試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。[例]試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。21.3

寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放n

位二進制時，要n個觸發(fā)器。按功能分數(shù)碼寄存器移位寄存器21.3寄存器寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用21.3.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令通常由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變動畫21.3.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指21.3.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器21.3.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。寄存數(shù)碼1.單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q1QJKF2QJKF1QJKF3數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入動畫寄存數(shù)碼1.單向移位寄存器清零D1移位脈沖23410111Q1110010110011000輸出再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脈沖786動畫1110010110011000輸出再輸入四個移位脈沖，10四位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q1Q0移位過程Q3寄存數(shù)碼D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行輸出再繼續(xù)輸入四個移位脈沖,從 Q3端串行輸出1011數(shù)碼四位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q11清零0寄存指令并行輸入串行輸出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行輸入移位脈沖DC2.并行、串行輸入/串行輸出寄存器1清零0寄存指令并行輸入串行輸出DQ2SDRDd2&F2Q1寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行3.雙向移位寄存器：既能左移也能右移。DQ2DQ1DQ0>1&11>1&>1&.RDCS左移輸入

待輸數(shù)據(jù)由低位至高位依次輸入待輸數(shù)據(jù)由高位至低位依次輸入101右移輸入移位控制端000000&&&&&&010動畫3.雙向移位寄存器：既能左移也能右移。DQ2DQ1DQ0>右移串行輸入左移串行輸入UCCQ0Q1Q2Q3M1M0

CP16151413121110913456782D0D1D2D3DSRDSLCRGNDCT74LS194并行輸入4.集成4位雙向移位寄存器右移串行輸入左移串行輸入UCCQ0Q1Q2Q3M1M0CP4.集成4位雙向移位寄存器4.集成4位雙向移位寄存器21.4

計數(shù)器

計數(shù)器是數(shù)字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器

N

進制計數(shù)器(按計數(shù)制)21.4計數(shù)器計數(shù)器是數(shù)字電路和計算機中廣泛應用21.4.1二進制計數(shù)器

按二進制的規(guī)律累計脈沖個數(shù)，它也是構成其它進制計數(shù)器的基礎。要構成n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1.異步二進制加法計數(shù)器異步計數(shù)器：計數(shù)脈沖C不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。21.4.1二進制計數(shù)器按二進制的規(guī)律累計脈沖1010

當J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉(zhuǎn)一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖三位異步二進制加法計數(shù)器在電路圖中J、Ｋ懸空表示J、K=1下降沿觸發(fā)翻轉(zhuǎn)每來一個C翻轉(zhuǎn)一次

當相鄰低位觸發(fā)器由1變0時翻轉(zhuǎn)1010當J、K=1時，具有計數(shù)功能，每來一個脈沖觸異步二進制加法器工作波形2分頻4分頻8分頻

每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步C12345678Q0Q1Q2異步二進制加法器工作波形2分頻4分頻8分頻每個觸發(fā)器用D觸發(fā)器構成三位二進制異步加法器？？2、若構成減法計數(shù)器C又如何連接？思考1、各觸發(fā)器C應如何連接？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能C清零RDQDQQ0F0QDQQ0F0QDQQ3F3用D觸發(fā)器構成三位二進制異步加法器？？2、若構成減法計數(shù)器C2.同步二進制加法計數(shù)器異步二進制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復雜。同步計數(shù)器組成原則:

根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級間連接方式—找出J、K輸入端的聯(lián)接方式。2.同步二進制加法計數(shù)器異步二進制加法計數(shù)器線路聯(lián)接簡單1、4位同步二進制加法計數(shù)器計數(shù)脈沖同時加到各位觸發(fā)器上，當每個到來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。1、4位同步二進制加法計數(shù)器(1)寫方程式輸出方程驅(qū)動方程狀態(tài)方程(1)寫方程式輸出方程驅(qū)動方程狀態(tài)方程(2)列狀態(tài)轉(zhuǎn)換真值表(3)邏輯功能電路在輸入第十六個計數(shù)脈沖CP后返回到初始的0000狀態(tài)，同時進位輸出端CO輸出一個進位信號。因此，該電路為十六進制計數(shù)器。(2)列狀態(tài)轉(zhuǎn)換真值表(3)邏輯功能電路在輸入第十六個692、集成同步二進制計數(shù)器CT74LS161

692、集成同步二進制計數(shù)器CT74LS16121.3.2十進制計數(shù)器十進制計數(shù)器：計數(shù)規(guī)律：“逢十進一”。它是用四位二進制數(shù)表示對應的十進制數(shù)，所以又稱為二-十進制計數(shù)器。

四位二進制可以表示十六種狀態(tài)，為了表示十進制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用8421編碼的十進制計數(shù)器。21.3.2十進制計數(shù)器十進制計數(shù)器：四位二進二進制數(shù)Q3Q2Q1Q0脈沖數(shù)(C)十進制數(shù)0123456789100000000100100011010001010110011110001001000001234567890十進制加法計數(shù)器狀態(tài)表二進制數(shù)Q3Q2Q1Q0脈沖數(shù)(C)十進制數(shù)01234567RDQJKQF0QJKQF1C計數(shù)脈沖QJKQF2QJKQQ3F3Q2Q1Q01、十進制同步加法計數(shù)器RDQJKQF0QJKQF1C計數(shù)脈沖QJKQF2QJKQQQ0Q1Q2Q3C12345678910十進制計數(shù)器工作波形Q0Q1Q2Q3C12345678910十進制計數(shù)器工作波形2、集成異步十進制計數(shù)器CT74LS290ROA和ROB為置0輸入端，R9A和R9B為置9輸入端

2、集成異步十進制計數(shù)器CT74LS290ROA和ROB為3、集成同步十進制計數(shù)器CT74LS1603、集成同步十進制計數(shù)器CT74LS160用集成計數(shù)器實現(xiàn)任意模值計數(shù)器：M為要設計的計數(shù)值，N為集成計數(shù)器的計數(shù)值，則存在兩種情況：1．M<N的情況(1)置零法(反饋歸零法)；(2)置數(shù)法(反饋置數(shù)法)；2．M>N的情況利用計數(shù)器的級聯(lián)獲得大容量M進制計數(shù)器；如何構成N進制計數(shù)器用集成計數(shù)器實現(xiàn)任意模值計數(shù)器：M為要設計的計數(shù)值，N為集成[例]采用CT74LS161構成13進制計數(shù)器置數(shù)法：①寫出SM-1的二進制代碼為：SM-1=S13-1=S12=1100②寫出反饋置數(shù)函數(shù)。由于計數(shù)器從0開始計數(shù)，因此，反饋置數(shù)函數(shù)為：③畫出連線圖。1、M<N時[例]采用CT74LS161構成13進制計數(shù)器1、M<N時置零法①寫出S13的二進制代碼，S13=1101；②寫出反饋置零函數(shù)。由于異步置0信號為低電平0，因此：

；③畫連線圖。置零法[例]為由兩片CT74LS290級聯(lián)組成的一百進制異步計數(shù)器。（290進行模10計數(shù)，兩片組合可以進行模100計數(shù)）2、M>N時[例]為由兩片CT74LS290級聯(lián)組成的一百進制異步計數(shù)器由兩片CT74LS160級聯(lián)成的一百進制同步加法計數(shù)器(160進行模10計數(shù)，兩片組合可以進行模100計數(shù))由兩片CT74LS160級聯(lián)成的一百進制同步加法計數(shù)器(1由兩片4位二進制數(shù)加法計數(shù)器CT74LS161級聯(lián)成的五十進制計數(shù)器。（161可做模16計數(shù)，兩片組合進行模256計數(shù)，若要實現(xiàn)模50計數(shù)，需要通過置數(shù)法和置零法。）由兩片4位二進制數(shù)加法計數(shù)器CT74LS161級聯(lián)成的五十進由兩片CT74LS290構成的二十三進制計數(shù)器（290進行模10計數(shù)，兩片組合可以進行模100計數(shù)，若要實現(xiàn)模23計數(shù)，需要通過置數(shù)法和置零法。）由兩片CT74LS290構成的二十三進制計數(shù)器（290進行模21.4555定時器及其應用555定時器是一種將模擬電路和數(shù)字電路集成于一體的電子器件。用它可以構成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等多種電路。555定時器在工業(yè)控制、定時、檢測、報警等方面有廣泛應用。21.4.1555定時器的結構及工作原理1.分壓器：由三個等值電阻構成2.比較器：由電壓比較器C1和C2構成3.R-S觸發(fā)器4.放電開關管T21.4555定時器及其應用555定時器是一種VAVB輸出端

電壓控制端高電平觸發(fā)端低電平觸發(fā)端放電端復位端UCC分壓器比較器R-S觸發(fā)器放電管調(diào)轉(zhuǎn)地++C1++C2QQRDSD5K5K5KT24567831VAVB輸出端電壓控制端高電平觸發(fā)端低電平觸發(fā)端放電端復<2/3UCC<1/3UCC10>2/3UCC>1/3UCC01<2/3UCC>1/3UCC11>2/3UCC<1/3UCC00RDSDV6V2比較結果1/3UCC不允許2/3UCC++C1++C2..5K5K5KVAVBUCCRDSD562<2/3UCC<1/3UCC10>2/3UCC>1/3V6V2<2/3UCC<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCQT10保持導通截止保持綜上所述，555功能表為：QQRDSDT輸出RDSD101011QT10保持導通截止保持V6V2<2/3UCC<1/3UCC>2/3UCC>1第21章時序邏輯電路21.1

雙穩(wěn)態(tài)觸發(fā)器21.2

寄存器21.3

計數(shù)器21.4555定時器及其應用21.5應用舉例第21章時序邏輯電路21.1雙穩(wěn)態(tài)觸發(fā)器21.2寄存器本章要求1.掌握R－S、J－K、D

觸發(fā)器的邏輯功能及不同結構觸發(fā)器的動作特點。2.掌握寄存器、移位寄存器、二進制計數(shù)器、十進制計數(shù)器的邏輯功能，會分析時序邏輯電路。3.學會使用本章所介紹的各種集成電路。4.了解集成定時器及由它組成的單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作原理。第21章時序邏輯電路本章要求1.掌握R－S、J－K、D觸發(fā)器的邏輯功能及第

電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關，當輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點：

下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構成時序電路的基本邏輯單元。電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原21.1

雙穩(wěn)態(tài)觸發(fā)器21.1.2主從J－K觸發(fā)器21.1.3維持阻塞D

觸發(fā)器21.1.4觸發(fā)器邏輯功能轉(zhuǎn)換21.1.1R－S

觸發(fā)器21.1雙穩(wěn)態(tài)觸發(fā)器21.1.2主從J－K觸發(fā)器21.1

雙穩(wěn)態(tài)觸發(fā)器特點：1、有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；2、能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)；3、輸入信號消失后，被置成的“0”或“1”態(tài)能保存下來，即具有記憶功能。雙穩(wěn)態(tài)觸發(fā)器：是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。21.1雙穩(wěn)態(tài)觸發(fā)器特點：雙穩(wěn)態(tài)觸發(fā)器：21.1.1R－S

觸發(fā)器兩互補輸出端1.基本R－S觸發(fā)器兩輸入端&QQ.G1&.G2SDRD

正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時，稱為“1”態(tài)；反之為“0”態(tài)。反饋線21.1.1R－S觸發(fā)器兩互補輸出端1.基本R－

觸發(fā)器輸出與輸入的邏輯關系1001設觸發(fā)器原態(tài)為“1”態(tài)。翻轉(zhuǎn)為“0”態(tài)(1)SD=1，RD=01010QQ.G1&.&G2SDRD觸發(fā)器輸出與輸入的邏輯關系1001設觸發(fā)器原態(tài)為“1”態(tài)設原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復位0結論:不論觸發(fā)器原來為何種狀態(tài)，當SD=1，RD=0時，將使觸發(fā)器置“0”或稱為復位。QQ.G1&.&G2SDRD設原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復位0結01設原態(tài)為“0”態(tài)011100翻轉(zhuǎn)為“1”態(tài)(2)SD=0，RD=1QQ.G1&.&G2SDRD01設原態(tài)為“0”態(tài)011100翻轉(zhuǎn)為“1”態(tài)(2)SD=設原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1結論:不論觸發(fā)器原來為何種狀態(tài)，當SD=0，RD=1時，將使觸發(fā)器置“1”或稱為置位。QQ.G1&.&G2SDRD設原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1結11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=1，RD=1QQ.G1&.&G2SDRD11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=設原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1當SD=1，RD=1時，觸發(fā)器保持原來的狀態(tài)，即觸發(fā)器具有保持、記憶功能。QQ.G1&.&G2SDRD設原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1當S110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)“1”態(tài)(4)SD=0，RD=0

當信號SD=RD

=0同時變?yōu)?時，由于與非門的翻轉(zhuǎn)時間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號確定。QQ.G1&.&G2SDRD10若先翻轉(zhuǎn)110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)“1基本R－S

觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)-直接置“0”端(復位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不變保持00同時變1后不確定功能低電平有效基本R－S觸發(fā)器狀態(tài)表邏輯符號RD(ResetDir特性表（真值表）現(xiàn)態(tài)：觸發(fā)器接收輸入信號之前的狀態(tài)，也就是觸發(fā)器原來的穩(wěn)定狀態(tài)。次態(tài)：觸發(fā)器接收輸入信號之后所處的新的穩(wěn)定狀態(tài)。特性表（真值表）現(xiàn)態(tài)：觸發(fā)器接收輸入信號之前的狀態(tài)，也就是觸次態(tài)Qn+1的卡諾圖特性方程

觸發(fā)器的特性方程就是觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關系式次態(tài)Qn+1的卡諾圖特性方程觸發(fā)器的特性方程狀態(tài)圖描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖01×1/1×/10/01/①當觸發(fā)器處在0狀態(tài)，即Qn=0時，若輸入信號＝01或11，觸發(fā)器仍為0狀態(tài)；RS②當觸發(fā)器處在1狀態(tài)，即Qn=1時，若輸入信號＝10或11，觸發(fā)器仍為1狀態(tài)；RSRS若＝10，觸發(fā)器就會翻轉(zhuǎn)成為1狀態(tài)。RS若＝01，觸發(fā)器就會翻轉(zhuǎn)成為0狀態(tài)。狀態(tài)圖描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖01波形圖反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的圖形稱為波形圖RSQQ置1置0置1置1置1保持不允許波形圖反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的圖形稱為波形基本RS觸發(fā)器的特點（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關，而且與觸發(fā)器的現(xiàn)態(tài)有關。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉(zhuǎn)，實現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)和必須是互補關系，即有約束條件。在數(shù)字電路中，凡根據(jù)輸入信號R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器?；綬S觸發(fā)器的特點（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關基本的RS觸發(fā)器動作特點是當R、S端的置0信號或置1信號一出現(xiàn)，輸出狀態(tài)就可能隨之發(fā)生變化。觸發(fā)器的狀態(tài)轉(zhuǎn)換沒有一個統(tǒng)一的節(jié)拍，這不僅使電路的抗干擾能力下降，也不便于多個觸發(fā)器同步工作。在實際使用中，經(jīng)常要求觸發(fā)器按一定的節(jié)拍翻轉(zhuǎn)，為此，需要加入一個時鐘控制端CP，只有在CP端出現(xiàn)時鐘脈沖時，觸發(fā)器的狀態(tài)才能變化。具有時鐘脈沖控制的觸發(fā)器稱為時鐘觸發(fā)器，又稱為同步觸發(fā)器，因為觸發(fā)器狀態(tài)的改變與時鐘脈沖同步。2.可控RS

觸發(fā)器(同步RS觸發(fā)器)基本的RS觸發(fā)器動作特點是當R、S端的置0信號或置1信號一出2.可控RS

觸發(fā)器(同步RS觸發(fā)器)基本R-S觸發(fā)器導引電路&G4SR&G3C.&G1&G2.SDRDQQ時鐘脈沖2.可控RS觸發(fā)器(同步RS觸發(fā)器)基本R-S觸發(fā)器當C=0時011

R，S

輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變11.&G1&G2.SDRDQQ&G4SR&G3C

SD，RD用于預置觸發(fā)器的初始狀態(tài)，

工作過程中應處于高電平，對電路工作狀態(tài)無影響。被封鎖被封鎖當C=0時011R，S輸入狀態(tài)11.&G1&G2.SD當C=1時1打開觸發(fā)器狀態(tài)由R，S

輸入狀態(tài)決定。11打開觸發(fā)器的翻轉(zhuǎn)時刻受C控制（C高電平時翻轉(zhuǎn)），而觸發(fā)器的狀態(tài)由R，S的狀態(tài)決定。.&G1&G2.SDRDQQ&G4SR&G3C當C=1時1打開觸發(fā)器狀態(tài)由R，S輸入狀態(tài)決定。1當C=1時1打開(1)S=0,R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R，S

輸入狀態(tài)決定。11打開.&G1&G2.SDRDQQ&G4SR&G3C當C=1時1打開(1)S=0,R=00011觸發(fā)1101010(2)S=0,R=1觸發(fā)器置“0”(3)S=1,R=0觸發(fā)器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1101010(2)S=0,R=1觸發(fā)器置“0”1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1當時鐘由1變0后觸發(fā)器狀態(tài)不定11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4)S可控RS狀態(tài)表00SR01010111不定Qn+1QnQn—時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)邏輯符號QQSR

CSDRDC高電平時觸發(fā)器狀態(tài)由R、S確定跳轉(zhuǎn)可控RS狀態(tài)表00SR0例：畫出可控R－S

觸發(fā)器的輸出波形RSC不定不定可控R－S狀態(tài)表C高電平時觸發(fā)器狀態(tài)由R、S確定QQ0100SR01010111不定Qn+1Qn例：畫出可控R－S觸發(fā)器的輸出波形RSC不定不定可控R3、同步D觸發(fā)器將S=D、R=D代入同步RS觸發(fā)器的特性方程，得同步D觸發(fā)器的特性方程：CP=1期間有效3、同步D觸發(fā)器將S=D、R=D代入同步RS觸發(fā)器的特性方程4、同步JK觸發(fā)器將S=JQn、R=KQn代入同步RS觸發(fā)器的特性方程，得同步JK觸發(fā)器的特性方程：CP=1期間有效4、同步JK觸發(fā)器將S=JQn、R=KQn代入同步RS觸發(fā)器特性表JK=00時不變JK=01時置0JK=10時置1JK=11時翻轉(zhuǎn)特性表JK=00時不變存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。C克服辦法：采用主從結構或者邊沿觸發(fā)00SR01010

111

不定Qn+1QnQ=SQ=R存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈21.1.2主從JK觸發(fā)器1.電路結構從觸發(fā)器主觸發(fā)器反饋線C

C

CF主JKRS

CF從QQQSDRD1互補時鐘控制主、從觸發(fā)器不能同時翻轉(zhuǎn)21.1.2主從JK觸發(fā)器1.電路結構從觸發(fā)器主觸發(fā)器反2.工作原理01F主打開F主狀態(tài)由J、K決定，接收信號并暫存。F從封鎖F從狀態(tài)保持不變。01CRS

CF從QQQSDRD1

CF主JKC

C012.工作原理01F主打開F主狀態(tài)由J、K決定，接收信號并暫10狀態(tài)保持不變。從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。F從打開F主封鎖0RS

CF從QQQSDRD1

CF主JKC

C01C01010狀態(tài)保持不變。從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從10010C高電平時觸發(fā)器接收信號并暫存（即F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)保持不變）。要求C高電平期間J、K的狀態(tài)保持不變。C下降沿()觸發(fā)器翻轉(zhuǎn)（F從狀態(tài)與F主狀態(tài)一致）。C低電平時,F主封鎖J、K不起作用CRS

CF從QQQSDRD1

CF主JKC

10010C高電平時觸發(fā)器接收信號并暫存（即F主狀態(tài)由J、K電路特點邏輯符號①主從JK觸發(fā)器采用主從控制結構，從根本上解決了輸入信號直接控制的問題，具有CP＝1期間接收輸入信號，CP下降沿到來時觸發(fā)翻轉(zhuǎn)的特點。②輸入信號J、K之間沒有約束。③存在一次變化問題。電路特點邏輯符號①主從JK觸發(fā)器采用主從控制結構，從根本上解1、邊沿觸發(fā)器的邏輯符號21.1.3邊沿觸發(fā)器1、邊沿觸發(fā)器的邏輯符號21.1.3邊沿觸發(fā)器在每一個CP上升沿時刻，觸發(fā)器均根據(jù)當時輸入信號D的狀態(tài)進行翻轉(zhuǎn)，其他時刻觸發(fā)器維持原態(tài)不變。

2、邊沿觸發(fā)器的時序圖在每一個CP上升沿時刻，觸發(fā)器均根據(jù)當時輸入信號D的狀態(tài)進行時序邏輯電路課件21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器

當J=D，K=D時，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表D

Qn+1

0101J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表D1

CQJKSDRDQ仍為下降沿觸發(fā)翻轉(zhuǎn)21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換2.將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器T

CQJKSDRDQT觸發(fā)器狀態(tài)表T

Qn+1

01QnQn(保持功能)(計數(shù)功能)J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表當J=K時，兩觸發(fā)器狀態(tài)相同2.將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器TCQJKSDRDQ3.將D

觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能

即要求來一個C，觸發(fā)器就翻轉(zhuǎn)一次。CQD=QD觸發(fā)器狀態(tài)表D

Qn+1

0101

CQQD3.將D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能21.2

時序邏輯電路分析方法

時序邏輯電路又稱時序電路，它主要由存儲電路和組合邏輯電路兩部分組成。

根據(jù)電路狀態(tài)轉(zhuǎn)換情況的不同，時序邏輯電路分為:同步時序邏輯電路：觸發(fā)器的時鐘輸入端CP都連在一起。異步時序邏輯電路：時鐘脈沖只觸發(fā)部分觸發(fā)器，其余觸發(fā)器則是由電路內(nèi)信號觸發(fā)的?；痉治霾襟E如下:1．寫方程式：輸出方程、驅(qū)動方程、狀態(tài)方程;2．列狀態(tài)轉(zhuǎn)換真值表;3．邏輯功能的說明;4．畫狀態(tài)轉(zhuǎn)換圖和時序圖21.2時序邏輯電路分析方法時序邏輯電路又稱[例]

試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。（1）寫方程②驅(qū)動方程：③狀態(tài)方程：

①輸出方程：[例]試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。（（2）狀態(tài)轉(zhuǎn)換真值表（3）狀態(tài)轉(zhuǎn)換圖（4）電路功能：該電路在輸入第6個計數(shù)脈沖CP后，返回原來的狀態(tài)，同時輸出端Y輸出一個進位脈沖。因此，該電路為同步6進制加法計數(shù)器（有自啟動功能）。（2）狀態(tài)轉(zhuǎn)換真值表（3）狀態(tài)轉(zhuǎn)換圖（4）電路功能：該電路在[例]

試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。[例]試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。[例]

試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。[例]試分析電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。21.3

寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放n

位二進制時，要n個觸發(fā)器。按功能分數(shù)碼寄存器移位寄存器21.3寄存器寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用21.3.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令通常由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變動畫21.3.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指21.3.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。

所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器21.3.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。寄存數(shù)碼1.單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q1QJKF2QJKF1QJKF3數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入動畫寄存數(shù)碼1.單向移位寄存器清零D1移位脈沖23410111Q1110010110011000輸出再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脈沖786動畫1110010110011000輸出再輸入四個移位脈沖，10四位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q1Q0移位過程Q3寄存數(shù)碼D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行輸出再繼續(xù)輸入四個移位脈沖,從 Q3端串行輸出1011數(shù)碼四位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q11清零0寄存指令并行輸入串行輸出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行輸入移位脈沖DC2.并行、串行輸入/串行輸出寄存器1清零0寄存指令并行輸入串行輸出DQ2SDRDd2&F2Q1寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行3.雙向移位寄存器：既能左移也能右移。DQ2DQ1DQ0>1&11>1&>1&.RDCS左移輸入

待輸數(shù)據(jù)由低位至高位依次輸入待輸數(shù)據(jù)由高位至低位依次輸入101右移輸入移位控制端000000&&&&&&010動畫3.雙向移位寄存器：既能左移也能右移。DQ2DQ1DQ0>右移串行輸入左移串行輸入UCCQ0Q1Q2Q3M1M0

CP16151413121110913456782D0D1D2D3DSRDSLCRGNDCT74LS194并行輸入4.集成4位雙向移位寄存器右移串行輸入左移串行輸入UCCQ0Q1Q2Q3M1M0CP4.集成4位雙向移位寄存器4.集成4位雙向移位寄存器21.4

計數(shù)器

計數(shù)器是數(shù)字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器

N

進制計數(shù)器(按計數(shù)制)21.4計數(shù)器計數(shù)器是數(shù)字電路和計算機中廣泛應用21.4.1二進制計數(shù)器

按二進制的規(guī)律累計脈沖個數(shù)，它也是構成其它進制計數(shù)器的基礎。要構成n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1.異步二進制加法計數(shù)器異步計數(shù)器：計數(shù)脈沖C不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。21.4.1二進制計數(shù)器按二進制的規(guī)律累計脈沖1010

當J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉(zhuǎn)一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖三位異步二進制加法計數(shù)器在電路圖中J、Ｋ懸空表示J、K=1下降沿觸發(fā)翻轉(zhuǎn)每來一個C翻轉(zhuǎn)一次

當相鄰低位觸發(fā)器由1變0時翻轉(zhuǎn)1010當J、K=1時，具有計數(shù)功能，每來一個脈沖觸異步二進制加法器工作波形2分頻4分頻8分頻

每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步C12345678Q0Q1Q2異步二進制加法器工作波形2分頻4分頻8分頻每個觸發(fā)器用D觸發(fā)器構成三位二進制異步加法器？？2、若構成減法計數(shù)器C又如何連接？思考1、各觸發(fā)器C應如何連接？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能C清零RDQDQQ0F0QDQQ0F0QDQQ3F3用D觸發(fā)器構成三位二進制異步加法器？？2、若構成減法計數(shù)器C2.同步二進制加法計數(shù)器異步二進制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復雜。同步計數(shù)器組成原則:

根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級間連接方式—找出J、K輸入端的聯(lián)接方式。2.同步二進制加法計數(shù)器異步二進制加法計數(shù)器線路聯(lián)接簡單1、4位同步二進制加法計數(shù)器計數(shù)脈沖同時加到各位觸發(fā)器上，當每個到來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。1、4位同步二進制加法計數(shù)器(1)寫方程式輸出方程驅(qū)動方程狀態(tài)方程(1)寫方程式輸出方程驅(qū)動方程狀態(tài)方程(2)列狀態(tài)轉(zhuǎn)換真值表(3)邏輯功能電路在輸入第十六個計數(shù)脈沖CP后返回到初始的0000狀態(tài)，同時進位輸出端CO輸出一個進位信號。因此，該電路為十六進制計數(shù)器。(2)列狀態(tài)轉(zhuǎn)換真值表(3)邏輯功能電路在輸入第十六個1552、集成同步二進