存儲(chǔ)系統(tǒng)的基本要求和并行主存系統(tǒng)課件

第三章存儲(chǔ)、中斷、總線與I/O系統(tǒng)

第三章存儲(chǔ)、中斷、總線與I/O系統(tǒng)1目錄存儲(chǔ)系統(tǒng)的基本要求和并行主存系統(tǒng)

中斷系統(tǒng)總線系統(tǒng)輸入/輸出系統(tǒng)目錄存儲(chǔ)系統(tǒng)的基本要求和并行主存系統(tǒng)2存儲(chǔ)系統(tǒng)的基本要求

要求：大容量、高速度和低價(jià)格

存儲(chǔ)器的容量W：存儲(chǔ)體的字長(zhǎng)（位、字節(jié)）l：每個(gè)存儲(chǔ)體的字?jǐn)?shù)m：并行工作的存儲(chǔ)體個(gè)數(shù)

存儲(chǔ)系統(tǒng)的基本要求要求：大容量、高速度和低價(jià)格3存儲(chǔ)器的存取速度訪問時(shí)間是存儲(chǔ)器從接到訪存讀申請(qǐng)，到信息被讀到數(shù)據(jù)總線上所需的時(shí)間存儲(chǔ)周期是連續(xù)啟動(dòng)一個(gè)存儲(chǔ)體所需要的間隔時(shí)間頻寬（帶寬）存儲(chǔ)器可提供的數(shù)據(jù)傳送速率，一般用每秒鐘傳送的信息位數(shù)（或字節(jié)數(shù)）來衡量單體的頻寬m個(gè)分體的最大頻寬實(shí)際頻寬<最大頻寬存儲(chǔ)器的存取速度4存儲(chǔ)器的價(jià)格

總價(jià)格C每位價(jià)格c存儲(chǔ)器的價(jià)格5舉例：頻寬平衡假定一臺(tái)計(jì)算機(jī)200MIPS（2億次）CPU取指令：200MW/s指令字長(zhǎng)為一個(gè)字WCPU取操作數(shù)和保存結(jié)果：400MW/s各種I/O：5MW/s總和：605MW/s,假定存儲(chǔ)器字長(zhǎng)為一個(gè)字主存的訪問周期(1/605=0.0016528)《=16.5ns實(shí)際上，主存（DRAM）(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)在200ns內(nèi)。相差100倍。

舉例：頻寬平衡假定一臺(tái)計(jì)算機(jī)200MIPS（2億次）6解決：并行主存

設(shè)置各種Cache采用存儲(chǔ)體系，特別是Cache存儲(chǔ)體系

解決：并行主存7單體單字存儲(chǔ)器地址寄存器W位讀出寄存器單體單字存儲(chǔ)器地址寄存器W位讀出寄存器8單體多字存儲(chǔ)器

地址寄存器W位W位W位W位W位單字長(zhǎng)寄存器單體多字存儲(chǔ)器地址寄存器W位W位9多體單字交叉存取存儲(chǔ)器

存控（主存控制部件）地址寄存器0地址寄存器1地址寄存器2地址寄存器3M0M1M2M3總線控制CPUIOP多體單字交叉存取存儲(chǔ)器存控（主存控制部件）地址寄存器010m個(gè)存儲(chǔ)體分時(shí)啟動(dòng)實(shí)際上是一種采用流水線方式工作的并行存儲(chǔ)器,理論上，存儲(chǔ)器的速度可望提高n倍

每存儲(chǔ)體的啟動(dòng)間隔t為：

其中：n為存儲(chǔ)體個(gè)數(shù)

Tm為每個(gè)存儲(chǔ)體的訪問周期……tTm#0#1#2#m-1m個(gè)存儲(chǔ)體分時(shí)啟動(dòng)實(shí)際上是一種采用流水線方式工作的并行存儲(chǔ)器11模m低位交叉編址

地址A=m*i+j；i=0,1,2…l-1j=0,1,2…m-1尋址規(guī)則：體地址j=Amodm(A%m)體內(nèi)地址i=A/m:0,m,2m,………m(l-1)+0:i,m+i,2m+i,………m(l-1)+I適合于單處理機(jī)內(nèi)的數(shù)據(jù)存取和帶Cache的主存

模m低位交叉編址地址A=m*i+j；i=0,1,212模4低位交叉編址模體地址編址序列對(duì)應(yīng)二進(jìn)制地址碼最末二位狀態(tài)M00,4,8,12,…,4i+0,…00M11,5,9,13,…,4i+1,…01M22,6,10,14,…,4i+2,…10M33,7,11,15,…,4i+3,…11模4低位交叉編址模體地址編址序列對(duì)應(yīng)二進(jìn)制地址碼最末二位狀態(tài)13MBR存儲(chǔ)體0MARMBR存儲(chǔ)體n-1MARMBR存儲(chǔ)體1MAR……存儲(chǔ)器地址寄存器（高位）譯碼器（低位）……MBR存儲(chǔ)體0MARMBR存儲(chǔ)體n-1MARMBR存儲(chǔ)體1M14模m高位交叉編址地址A=m*j+i；i=0,1,2…l-1;j=0,1,2…m-1尋址規(guī)則：體地址j=A/l體內(nèi)地址I=Amodl(A%l):0,1,2,……l-1:il,il+1,………(i+1)l–1適合于共享存儲(chǔ)器的多機(jī)系統(tǒng)，適用于指令和數(shù)據(jù)分別存于不同分體中

模m高位交叉編址地址A=m*j+i；i=0,1,2…l-15MBR存儲(chǔ)體0MARMBR存儲(chǔ)體n-1MARMBR存儲(chǔ)體1MAR……譯碼器（高位）存儲(chǔ)器地址寄存器（低位）……MBR存儲(chǔ)體0MARMBR存儲(chǔ)體n-1MARMBR存儲(chǔ)體1M16混合編址

按高位分為模塊，模塊內(nèi)按低位交叉控制復(fù)雜，不常采用

并行主存系統(tǒng)

能并行讀取多個(gè)CPU字的單體多字、多體單字或多體多字的交叉存儲(chǔ)主存系統(tǒng)。

混合編址按高位分為模塊，模塊內(nèi)按低位交叉17定量分析主存頻寬與分體數(shù)m、轉(zhuǎn)移概率λ的關(guān)系

設(shè)對(duì)具有m路獨(dú)立模體的并行主存系統(tǒng)，CPU發(fā)出地址的訪存申請(qǐng)隊(duì)列，假定：（1）在每一個(gè)主存周期之前，掃描隊(duì)列，截?。?）是在k個(gè)地址中沒有兩個(gè)或兩個(gè)以上的地址處于同一模體中，顯然,k<=m（3）截取的k個(gè)地址的隊(duì)列，能同時(shí)訪問k個(gè)模體，k=1,2,…m定量分析主存頻寬與分體數(shù)m、轉(zhuǎn)移概率λ的關(guān)系設(shè)對(duì)具18

另設(shè)：P(k)表示申請(qǐng)長(zhǎng)度為k，且不沖突的概率密度函數(shù)。顯然k的平均值：

設(shè)轉(zhuǎn)移概率λ：給定指令的下一條指令地址為非順序地址的概率。則:另設(shè)：P(k)表示申請(qǐng)長(zhǎng)度為k，且不沖突的概率密度函數(shù)。19帶入上式：由數(shù)學(xué)歸納法得：是一個(gè)等比級(jí)數(shù)，因此：

帶入上式：20用歸納法證明用歸納法證明21用歸納法證明（續(xù)）用歸納法證明（續(xù)）22說明λ=1時(shí)，B=1λ=0時(shí)，B=m,效率最高λ>0.3時(shí)，m=4、8、16的B差別不大λ<0.1時(shí),m值的大小對(duì)B的改進(jìn)會(huì)有顯著影響一般取m<=8m=2,4,8對(duì)數(shù)據(jù)來講，由于隨機(jī)性大，因此靠加大m不一定滿足要求。

轉(zhuǎn)移概率0.20.40.60.81.0246810121416B字?jǐn)?shù)/主存周期m=4m=8m=16說明λ=1時(shí)，B=1轉(zhuǎn)移概率0.20.40.60.8123舉例設(shè)訪存申請(qǐng)隊(duì)列的轉(zhuǎn)移概率λ為25%，比較在模32和模16的多體單字交叉存儲(chǔ)器中，每一個(gè)周期能訪問到的平均字?jǐn)?shù)。每一個(gè)周期能訪問到的平均字?jǐn)?shù)為：將λ=25%，m=32代入上式，可求得：將λ=25%，m=16代入上式，可求得：將λ=25%，m=8代入上式，可求得：舉例設(shè)訪存申請(qǐng)隊(duì)列的轉(zhuǎn)移概率λ為25%，比較在模32和模1624結(jié)論從最壞情況考慮，設(shè)所有申請(qǐng)（包括指令和數(shù)據(jù)）都是全隨機(jī)的，Hellerman用單來單服務(wù)、先來先服務(wù)的排隊(duì)論模型進(jìn)行模擬，可得出隨m的提高，主存頻寬只是以近似的關(guān)系改善。當(dāng)然，指令流和數(shù)據(jù)流也不會(huì)是全隨機(jī)的，因此，B的值總是會(huì)比的值要大正是因?yàn)槌绦虻霓D(zhuǎn)移概率不會(huì)很低，數(shù)據(jù)分布的離散性較大，所以單靠增大m來提高并行主存系統(tǒng)的頻寬是有限的，而且性能價(jià)格比還會(huì)隨m的增大而下降，就必須從系統(tǒng)結(jié)構(gòu)上進(jìn)行改進(jìn)，采用存儲(chǔ)體系結(jié)論從最壞情況考慮，設(shè)所有申請(qǐng)（包括指令和數(shù)據(jù)）都是全隨機(jī)的25第三章存儲(chǔ)、中斷、總線與I/O系統(tǒng)

第三章存儲(chǔ)、中斷、總線與I/O系統(tǒng)26目錄存儲(chǔ)系統(tǒng)的基本要求和并行主存系統(tǒng)

中斷系統(tǒng)總線系統(tǒng)輸入/輸出系統(tǒng)目錄存儲(chǔ)系統(tǒng)的基本要求和并行主存系統(tǒng)27存儲(chǔ)系統(tǒng)的基本要求

要求：大容量、高速度和低價(jià)格

存儲(chǔ)器的容量W：存儲(chǔ)體的字長(zhǎng)（位、字節(jié)）l：每個(gè)存儲(chǔ)體的字?jǐn)?shù)m：并行工作的存儲(chǔ)體個(gè)數(shù)

存儲(chǔ)系統(tǒng)的基本要求要求：大容量、高速度和低價(jià)格28存儲(chǔ)器的存取速度訪問時(shí)間是存儲(chǔ)器從接到訪存讀申請(qǐng)，到信息被讀到數(shù)據(jù)總線上所需的時(shí)間存儲(chǔ)周期是連續(xù)啟動(dòng)一個(gè)存儲(chǔ)體所需要的間隔時(shí)間頻寬（帶寬）存儲(chǔ)器可提供的數(shù)據(jù)傳送速率，一般用每秒鐘傳送的信息位數(shù)（或字節(jié)數(shù)）來衡量單體的頻寬m個(gè)分體的最大頻寬實(shí)際頻寬<最大頻寬存儲(chǔ)器的存取速度29存儲(chǔ)器的價(jià)格

總價(jià)格C每位價(jià)格c存儲(chǔ)器的價(jià)格30舉例：頻寬平衡假定一臺(tái)計(jì)算機(jī)200MIPS（2億次）CPU取指令：200MW/s指令字長(zhǎng)為一個(gè)字WCPU取操作數(shù)和保存結(jié)果：400MW/s各種I/O：5MW/s總和：605MW/s,假定存儲(chǔ)器字長(zhǎng)為一個(gè)字主存的訪問周期(1/605=0.0016528)《=16.5ns實(shí)際上，主存（DRAM）(動(dòng)態(tài)隨機(jī)存儲(chǔ)器)在200ns內(nèi)。相差100倍。

舉例：頻寬平衡假定一臺(tái)計(jì)算機(jī)200MIPS（2億次）31解決：并行主存

設(shè)置各種Cache采用存儲(chǔ)體系，特別是Cache存儲(chǔ)體系

解決：并行主存32單體單字存儲(chǔ)器地址寄存器W位讀出寄存器單體單字存儲(chǔ)器地址寄存器W位讀出寄存器33單體多字存儲(chǔ)器

地址寄存器W位W位W位W位W位單字長(zhǎng)寄存器單體多字存儲(chǔ)器地址寄存器W位W位34多體單字交叉存取存儲(chǔ)器

存控（主存控制部件）地址寄存器0地址寄存器1地址寄存器2地址寄存器3M0M1M2M3總線控制CPUIOP多體單字交叉存取存儲(chǔ)器存控（主存控制部件）地址寄存器035m個(gè)存儲(chǔ)體分時(shí)啟動(dòng)實(shí)際上是一種采用流水線方式工作的并行存儲(chǔ)器,理論上，存儲(chǔ)器的速度可望提高n倍

每存儲(chǔ)體的啟動(dòng)間隔t為：

其中：n為存儲(chǔ)體個(gè)數(shù)

Tm為每個(gè)存儲(chǔ)體的訪問周期……tTm#0#1#2#m-1m個(gè)存儲(chǔ)體分時(shí)啟動(dòng)實(shí)際上是一種采用流水線方式工作的并行存儲(chǔ)器36模m低位交叉編址

地址A=m*i+j；i=0,1,2…l-1j=0,1,2…m-1尋址規(guī)則：體地址j=Amodm(A%m)體內(nèi)地址i=A/m:0,m,2m,………m(l-1)+0:i,m+i,2m+i,………m(l-1)+I適合于單處理機(jī)內(nèi)的數(shù)據(jù)存取和帶Cache的主存

模m低位交叉編址地址A=m*i+j；i=0,1,237模4低位交叉編址模體地址編址序列對(duì)應(yīng)二進(jìn)制地址碼最末二位狀態(tài)M00,4,8,12,…,4i+0,…00M11,5,9,13,…,4i+1,…01M22,6,10,14,…,4i+2,…10M33,7,11,15,…,4i+3,…11模4低位交叉編址模體地址編址序列對(duì)應(yīng)二進(jìn)制地址碼最末二位狀態(tài)38MBR存儲(chǔ)體0MARMBR存儲(chǔ)體n-1MARMBR存儲(chǔ)體1MAR……存儲(chǔ)器地址寄存器（高位）譯碼器（低位）……MBR存儲(chǔ)體0MARMBR存儲(chǔ)體n-1MARMBR存儲(chǔ)體1M39模m高位交叉編址地址A=m*j+i；i=0,1,2…l-1;j=0,1,2…m-1尋址規(guī)則：體地址j=A/l體內(nèi)地址I=Amodl(A%l):0,1,2,……l-1:il,il+1,………(i+1)l–1適合于共享存儲(chǔ)器的多機(jī)系統(tǒng)，適用于指令和數(shù)據(jù)分別存于不同分體中

模m高位交叉編址地址A=m*j+i；i=0,1,2…l-40MBR存儲(chǔ)體0MARMBR存儲(chǔ)體n-1MARMBR存儲(chǔ)體1MAR……譯碼器（高位）存儲(chǔ)器地址寄存器（低位）……MBR存儲(chǔ)體0MARMBR存儲(chǔ)體n-1MARMBR存儲(chǔ)體1M41混合編址

按高位分為模塊，模塊內(nèi)按低位交叉控制復(fù)雜，不常采用

并行主存系統(tǒng)

能并行讀取多個(gè)CPU字的單體多字、多體單字或多體多字的交叉存儲(chǔ)主存系統(tǒng)。

混合編址按高位分為模塊，模塊內(nèi)按低位交叉42定量分析主存頻寬與分體數(shù)m、轉(zhuǎn)移概率λ的關(guān)系

設(shè)對(duì)具有m路獨(dú)立模體的并行主存系統(tǒng)，CPU發(fā)出地址的訪存申請(qǐng)隊(duì)列，假定：（1）在每一個(gè)主存周期之前，掃描隊(duì)列，截取（2）是在k個(gè)地址中沒有兩個(gè)或兩個(gè)以上的地址處于同一模體中，顯然,k<=m（3）截取的k個(gè)地址的隊(duì)列，能同時(shí)訪問k個(gè)模體，k=1,2,…m定量分析主存頻寬與分體數(shù)m、轉(zhuǎn)移概率λ的關(guān)系設(shè)對(duì)具43

另設(shè)：P(k)表示申請(qǐng)長(zhǎng)度為k，且不沖突的概率密度函數(shù)。顯然k的平均值：

設(shè)轉(zhuǎn)移概率λ：給定指令的下一條指令地址為非順序地址的概率。則:另設(shè)：P(k)表示申請(qǐng)長(zhǎng)度為k，且不沖突的概率密度函數(shù)。44帶入上式：由數(shù)學(xué)歸納法得：是一個(gè)等比級(jí)數(shù)，因此：

帶入上式：45用歸納法證明用歸納法證明46用歸納法證明（續(xù)）用歸納法證明（續(xù)）47說明λ=1時(shí)，B=1λ=0時(shí)，B=