2022年新余學院計算機網(wǎng)絡技術專業(yè)《計算機組成原理》科目期末試卷B(有答案)

2022年新余學院計算機網(wǎng)絡技術專業(yè)《計算機組成原理》科目期末試卷B（有答案）一、選擇題1M×NI×k的芯片（I<M，k<N），需要在字和位方向上同時擴展，此時共需要（）個存儲芯片。A.M×N M/I×M/ID.M/I×N/k2、在一個容量為l28KB的SRAM存儲器芯片上，按字長32位編址，其地址范圍可從0000H到（）。A.3H B.7H C.7H D.3fH3、在C語言程序中，下列表達式中值為True的有（）。I.123456789=（int）（float）l23456789Ⅱ.123456==（int）（float）1234561Ⅲ.123456789-（int（double）123456789A.僅IⅡ B.僅I、Ⅲ 僅ⅡⅢ D.、Ⅱ、Ⅲ、4、4位機器內的數(shù)值代碼，則它所表示的十進制真值可能為（）。I.16 Ⅱ.-1 Ⅲ.-8 V.8A.I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V5/減運算過程一般包括對階、尾數(shù)運算、規(guī)格化、舍入和判斷溢出等步驟。設浮點數(shù)的階碼和尾數(shù)均采用補碼表示，且位數(shù)分別為57位（均含兩位符號位）x=2×29/32，y=25×5/8xty的最終結果是（）。A.001111100010B.001110100010 C.010000010001 發(fā)生溢出6、下列關于同步總線的說法中，正確的有（）。I.同步總線一般按最慢的部件來設置公共時鐘II.同步總線一般不能很長同步總線一般采用應答方式進行通信通常，CPU內部總線、處理器總線等采用同步總線A.I，II B.I，II，IV C.III，IV D.II，III，IV7/32根，總線時鐘頻率66MHz，每個時鐘周期傳送兩次數(shù)據(jù)（上升沿和下降沿各傳送一次數(shù)據(jù)），最大數(shù)據(jù)傳輸率（總線帶寬）是（）。A.132MB/s B.264MB/s C.528MB/s D.1056MB/s8、（）可區(qū)分存儲單元中在放的是指令還是數(shù)據(jù)。A.存儲器運算 C.用戶 控制器9、假定機器M200MHzP在機器M12sP優(yōu)4指令都換成了一條左移兩位的指令，得到優(yōu)化后的程序P。若在M上乘法指令的CPl為102，左移指令的CPl為z，P的執(zhí)行時間是P”執(zhí)行時間的1.2倍，則P中的乘法指令條數(shù)為（）。A.200萬 B.400萬 C.800萬 D.1600萬10、內部異常（內中斷）可分為故障（Fault）、陷阱（Trap）和終止（Abort）三類。下列有關內部異常的敘述中，錯誤的是（）。A.內部異常的產生與當前執(zhí)行指令相關B.CPUC.內部異常的響應發(fā)生在指令執(zhí)行過程中D.內部異常處理后返回到發(fā)生異常的指令繼續(xù)執(zhí)行1110000r/min6ms20MB/s，0.2ms4KB的扇區(qū)所需平均時間約為（）。A.9ms B.9.4ms C.12ms D.12.4ms12、微指令操作控制字段的每一位代表一個控制信號，這種微程序的控制方式叫作（）A.B.字段間接編碼C.混合編碼直接編碼13、微指令大體可分為兩類：水平型微指令和垂直型微指令。下列幾項中，不符合水平型微指令特點的是（）。A.執(zhí)行速度快B.并行度較低C.更多地體現(xiàn)了控制器的硬件細節(jié)D.微指令長度較長14、某指令系統(tǒng)有200條指令，對操作碼采用固定長度二進制編碼時，最少需要用（）A.4 B.8 C.16 D.32154GB3232若指令按字邊界對齊存放，則程序計數(shù)器和指令寄存器的位數(shù)至少分別是（）。A.30，30 B.30，32 C.32，30 D.32，32二、填空題16、主存儲器的性能指標主要是存儲容量、存取時間和 17、尋址方式按操作數(shù)的物理位置不同，多使型和 型，前者比后者行速度快。18、計算機軟件一般分為兩大類：一類，另一類操作系統(tǒng)屬于 類。19、廣泛使用和 都是半導體隨機讀寫存儲器，它們共同的缺點 20、DMA控制器訪采用以下三種方法、 、 21、直接內存訪問方式中，DM控制器從CPU完全接管的控制，數(shù)交換不經(jīng)過CPU，而直接在內存之間進行。22、為了解決多同時競爭總，必須具部件。23、指令字長度、 、 三種形式。24、指令尋址的基本方式有兩種方式和 方式。25、流水CPU中的主要問題相關， 相關和 相關；為此需采用相應的技術對策，才能保證流水暢通而不斷流。三、名詞解釋題26、層次化存儲體系：27、微指令：28、軟件兼容：29、CRT：四、簡答題30、比較選擇型DMA控制器與多路型DMA控制器？31、在字符顯示器中，何時訪問一次字符發(fā)生器？其地址碼如何形成？32、什么叫機器指令？什么叫指令系統(tǒng)？為什么說指令系統(tǒng)與機器的主要功能以及與硬件結構之間存在著密切的關系？33、什么是閃速存儲器？它有哪些特點？五、計算題34、設某機主存容量為16MB，Cache的容量為8KB，且按字節(jié)編址。每字塊8個字，每字32位。設計一個4路組相聯(lián)映射的Cache組織。畫出主存地址字段中各段的位數(shù)。設Cache初態(tài)為空，CPU依次從主存0，1，2，…，99100個字（主存一次讀出一個字），并重復此次序10次，問命中率是多少？若Cache5倍，試問有Cache和無Cache相比，速度提高多少倍？系統(tǒng)的效率是多少？35、一個直接映射的Cache有128個字塊，主機內存包含16K個字塊，每個塊有16個字，訪問Cache的時間是10ms，填充一個Cache字塊的時間是200ms，Cache的初始狀態(tài)為空。如果按字尋址，請定義主存地址字段格式，給出各字段的位寬；CPU16~21010Cache的命中率是多少？3）10次循環(huán)中，CPU平均每次循環(huán)讀取的時間是多少？36、假設硬盤傳輸數(shù)據(jù)以32位的字為單位，傳輸速率為1MB/s.CPU的時鐘頻率為50MHz。采用程序查詢的輸入/輸出方式，假設查詢操作需要100CPUI/O查詢所花費的時間比率，假定進行足夠的查詢以避免數(shù)據(jù)丟失。采用中斷方式進行控制，每次傳輸?shù)拈_銷（包括中斷處理）為100求CPU為傳輸硬盤數(shù)據(jù)花費的時間比率。采用DMA控制器進行輸入/輸出操作，假定DMA的啟動操作需要1000個時鐘周期，DMA完成時處理中斷需要500個時鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長度為4KB，問在硬盤工作時處理器將用多少時間比率進行輸入/輸出操作，忽略DMA申請使用總線的影響。六、綜合題37、某計算機采用頁式虛擬存儲管理方式，按字節(jié)編址，虛擬地址為32位，物理地址為24位，頁大小為8KB:TLB采用全相聯(lián)映射；Cache數(shù)據(jù)區(qū)大小為64KB，按2路組相聯(lián)方式組織，主存塊大小為64B。存儲訪問過程的示意圖如圖所示。請回答下列問題。圖中字段A~G的位數(shù)各是多少？TLB標記字段B中存放的是什么信息？將塊號為4099CacheCache組號是多少？對應的H字段內容是什么？Cache缺失處理的時間開銷大還是缺頁處理的時間開銷大？為什么？為什么Cache可以采用直寫（WriteThrough）策略，而修改頁面內容時總是采用回寫（WriteBack）策略？38、某程序中有如下循環(huán)代碼段p：“for（inti=0；i<N；i++）sum+=A[i]；”。假設編譯時變量sum和i分別分配在寄存器R1和R2中。常量N在寄存器R6中，數(shù)組A的首地址在寄存器R3中。程序段P起始地址為08048100H，對應的匯編代碼和機器代碼見下表。M32bne式：OP為操作碼：Rs和Rd為寄存器編號：OFFSET為偏移量，用補碼表示。請回答下列問題，并說明理由。M的存儲器編址單位是什么？已知sllA中每個元素占多少位？表中bne指令的OFFSET字段的值是多少？已知bne指令采用相對尋址方式，當前，PC內容為bne指令地址，通過分析題表中指令地址和bne指令內容，推斷出bne指令的轉移目標地址計算公式。若M采用如下“”的5級指令流水線：IF（取指）、ID（譯碼及取數(shù)）、EXE（執(zhí)行）、MEM（訪存）、WB（寫回寄存器），且硬件不采取任何轉發(fā)措施，分支指令的執(zhí)行均引起3個時鐘周期的阻塞，則P中哪些指令的執(zhí)行會由于數(shù)據(jù)相關而發(fā)生流水線阻塞？哪條指令的執(zhí)行會發(fā)生控制冒險？為什么指令1的執(zhí)行不會因為與指令5的數(shù)據(jù)相關而發(fā)生阻塞？39、某機器字長32位，CPU內有32個32位的通用寄存器，設計一種能容納64種操作的指令系統(tǒng)，設指令字長等于機器字長。如果主存可直接或間接尋址，采用寄存器-存儲空間是多少？試畫出指令格式。在1）的基礎上，如果采用通用寄存器作為基址寄存器，則上述寄存器-存儲器間。參考答案一、選擇題、C、B、C、D、D、B、C、D9、B10、D、11、B12、D、、B、B、B二、填空題16、存儲周期存儲器帶寬17、RRRS18、系統(tǒng)軟件應用軟件系統(tǒng)軟件19、SRAMDRAM斷電后不能保存信息20、停止CPU訪問周期挪用DMA和CPU交替訪內21、總線I/O設備（或輸入輸出設備）22、主設備控制權總線仲裁23、單字長半字長雙字長24、字向位向25、資源數(shù)據(jù)控制三、名詞解釋題、層次化存儲體系：把各種不同存儲容量、不同訪問速度、不同成本的存儲器件按層次構成多層的存儲器，并通過軟硬件的管理將其組成統(tǒng)一的整體，使所存儲的程序和數(shù)據(jù)按層次分布在各種存儲器件中。27、微指令：控制器存儲的控制代碼，分為操作控制部分和順序控制部分。28、軟件兼容：一個計算機系統(tǒng)上的軟件能在另一個計算機系統(tǒng)上運行，并得到相同的結果，則稱這兩個計算機系統(tǒng)是軟件兼容的。29、CRT：陰極射線管，顯示器的一種。四、簡答題30、答：選擇型DMA控制器特別適合數(shù)據(jù)傳送率很高以至接近內存存取速度的設備，而不適用慢速設備；而多路型，DMA控制器卻適合于同時為多個慢速外設服務。選擇型DMA控制器在物理上可以連接多個設備，而邏輯上只允許接一個設備；而多路型不僅在物理上可連接多個外設，而且在邏輯上也允許這些外設同時工作。選擇型以數(shù)據(jù)塊方式傳送，多路型中各設備以字節(jié)交叉方式通過DMA控制器進行數(shù)據(jù)傳送。31、答：（1）每當點（列）計數(shù)器一個計數(shù)循環(huán)后，就訪問一次緩沖存儲器，然后緊跟著訪問一次字符發(fā)生器。（2）由緩沖存儲器讀出的字符代碼作為高位地址。（3）線（行計數(shù)器的計數(shù)值作為低位地址。32、答：人們習慣把每一條機器語言的語句稱為機器指令，而又將全部機器指令的集合稱為機器的指令系統(tǒng)。33、答：閃速存儲器是高密度、非易失性的讀/寫半導體存儲器。從原理上看，它屬于ROM型存儲器，但是它又可隨機改寫信息；從功能上看，它又相當于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲器技術。閃速存儲器的特點：（1）固有的非易失性，（2）廉價的高密度，（3）可直接執(zhí)行，.五、計算題34、解析：主存地址字段如圖所示。由于CacheCPU讀0號單元時不命中，必須訪存，同時將該字所在的主存塊調入Cache（調入內存一定是一整塊調入，而一塊包括8個單接著CPU讀1~7號單元均命中。同理，CPU讀8，16，…，96號單元均不命中。可見，CPU在連續(xù)讀100個字中共有13次未命中，而后9次循環(huán)讀100個字全部命中，命中率為100×10?13×100%=98.7%100×105t，Cache的存儲周期為t，沒有Cache的訪問時間是5t×l000，有Cachet×（1000-13）+5t×13，則有Cache和無Cache相比，速度提高的倍數(shù)為

5??×1000 ?1=3.75??(1000?13)+5??×13?? ×100%=0.987??+(1?0.987)×5??35、解析：按字尋址，每個塊有164位。Cache有128個字塊，故Cache字塊地址為816K個字塊，故主存地址總共14位。則主存字塊標記位數(shù)為14-8-位。

4=2Cache中每個塊16個字，故16~210位置的字，按照直接映射可分別放入Cache的第1~13Cache的初始狀態(tài)為空，循環(huán)讀取10次時，第一次循環(huán)第16、3248、64…、20813次，其他位置均命中，后面9次循環(huán)每個字都命中。故Cache的命中率為1-13/（195×10）=99.3%。第一次循環(huán)需要填充Cache13次，訪問Cache195-13=182次，總時間為200ns×13+10ns×182=4420ms。其余9次循環(huán)只需訪問Cache195次，總時間為195×10ns×9=17550ns。故平均訪問時間為（17550ns+4420ns）/10=2197ns。36、解析：假設采用程序查詢方式，則可算出硬盤每秒進行查詢的次數(shù)為：1MB/4B=250K次，而查詢250K次需要的時鐘周期數(shù)為250K×100=25000K，則可算出CPU為1/0查詢所花費的時間比率為25000×1000×100%=50%50×106輸

4??

=4μs,而每次傳的開銷為100個時鐘周期，還得先計算出時鐘周期，即1

=0.02s。所以，每次50??Hz2μs，故CPU為傳輸硬盤數(shù)據(jù)花費的時間比率為2s4s

×100%=50%.：可算得每秒傳輸次數(shù)1MB/4KB=250CPU為傳輸硬盤數(shù)據(jù)花費的時間比率為

1000+500 ×250×100%=75%50×106六、綜合題37、解析：1）頁大小為8KB，頁內偏移地址為13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存塊大小為64B，故G=6。2路組相聯(lián)，每組數(shù)據(jù)區(qū)容量有64B×2=128B，共有64KB/128B=512組，故F=9：E=24-G-F=24-6-9=9。因而A=19，B=19，C=11，D=l3，E=9，F(xiàn)=9，G=6。TLB中標記字段B的內容是虛頁號，表示該TLB項對應哪個虛頁的頁表項。2）塊號4099=000001000000000011B，因此所映射的Cache組號是000000011B=3，對應的H字段內容為000001000B。Cache而Cache缺失只訪問主存。慢得多，所以，在Cache——主存層次，Cache——外存（磁盤）層次，修改頁面內容時總是采用寫回策略。38、解答：該題為計算機組成原理科目的綜合題型，涉及指令系統(tǒng)、存儲管理以及CPU三個部分內容，考生應注意各章節(jié)內容之間的聯(lián)系，才能更好的把握當前考試的趨勢。M324B，觀察表中各指令的444B1B，所以該計算機是按字節(jié)編址的。在二進制中某數(shù)左移兩位相當于以乘四，由該條