雙穩(wěn)態(tài)觸發(fā)器課件_第1頁
雙穩(wěn)態(tài)觸發(fā)器課件_第2頁
雙穩(wěn)態(tài)觸發(fā)器課件_第3頁
雙穩(wěn)態(tài)觸發(fā)器課件_第4頁
雙穩(wěn)態(tài)觸發(fā)器課件_第5頁
已閱讀5頁,還剩43頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1數(shù)字邏輯電路組合邏輯電路時序邏輯電路

輸出狀態(tài)只決定于當前時刻各輸入狀態(tài)的組合,而與電路先前狀態(tài)無關(guān)(無記憶功能)

。

輸出狀態(tài)不僅決定于當前時刻各輸入狀態(tài)的組合,而且還與電路先前狀態(tài)有關(guān)(有記憶功能)

。第21章觸發(fā)器和時序邏輯電路門電路是組合電路的基本單元觸發(fā)器是時序電路的基本單元按功能分類:R-S觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器、T型觸發(fā)器等。按穩(wěn)定工作狀態(tài):雙穩(wěn)態(tài)、單穩(wěn)態(tài)、無穩(wěn)態(tài)觸發(fā)器(多諧振蕩器)按結(jié)構(gòu)分類:基本型、同步型、主從型、維持阻塞型。1數(shù)字邏輯電路組合邏輯電路時序邏輯電路輸出狀態(tài)2&&反饋兩個輸入端兩個輸出端邏輯圖邏輯符號Q=1,Q=0時,稱觸發(fā)器處于置位狀態(tài)(1態(tài));Q=0,Q=1時,稱觸發(fā)器處于復(fù)位狀態(tài)(0態(tài))?,F(xiàn)態(tài)——輸入信號作用前的狀態(tài),用Qn和Qn(或Q、Q)表示;次態(tài)——輸入信號作用后的狀態(tài),用Qn+1和Qn+1表示。SD——置1端或置位(SET)端;RD——置0或復(fù)位(RESET)端。

21.1.1

RS觸發(fā)器21.1雙穩(wěn)態(tài)觸發(fā)器1.基本RS觸發(fā)器SDRD2&&反饋兩個輸入端兩個輸出端邏輯圖邏輯符號Q=1,Q=03&&(1)輸入RD=0,SD=1時1001輸出:(2)輸入RD=1,SD=0時0110&a&b輸出:觸發(fā)信號——輸出端狀態(tài)改變時輸入端所加的有效信號。翻轉(zhuǎn)——輸出端狀態(tài)的轉(zhuǎn)換過程?;綬S觸發(fā)器又稱為置0置1觸發(fā)器,或置位復(fù)位觸發(fā)器。3&&(1)輸入RD=0,SD=1時1001輸出:(2)4若原狀態(tài):10111001輸出保持原狀態(tài):&a&b01110110&a&b若原狀態(tài):輸出保持原狀態(tài):(3)輸入RD=1,SD=1時4若原狀態(tài):10111001輸出保持原狀態(tài):&a&b01115(4)輸入RD=0,SD=0時&a&b001111若a門快,=0,Q=1若b門快,Q=0,=1當RD=SD=0同時變?yōu)?時,翻轉(zhuǎn)快的門輸出變?yōu)?,另一個不得翻轉(zhuǎn)。--------不定狀態(tài),應(yīng)當避免。5(4)輸入RD=0,SD=0時&a&b001111若a6邏輯符號SDRD邏輯狀態(tài)表01不變不定10100110

SDRDQn+1簡化的邏輯狀態(tài)表6邏輯符號SDRD邏輯狀態(tài)表01不變不定101001107不定QRS例:基本RS觸發(fā)器的R、S端波形如下,畫出Q端波形。不定Q7不定QRS例:基本RS觸發(fā)器的R、S端波形如下,畫出Q端波8由或非門組成的基本RS觸發(fā)器8由或非門組成的基本RS觸發(fā)器901不變不定

SDRDQn+110100110901不變不定SDRDQn+110100110101011(2)可控RS觸發(fā)器&&&&CPSDRDSCPRDDCSRQ不定(Clock-Pulse)CP

R

S

Q

0

保持

1

0

0

保持

1

0

1

1

0

1

1

0

0

1

1

1

1

不確定

CP11(2)可控RS觸發(fā)器&&&&CPSDRDSCPRDDCS12121321.1.2JK觸發(fā)器邏輯狀態(tài)表1321.1.2JK觸發(fā)器邏輯狀態(tài)表14JCPKDDnn1nQKQJQ+=+14JCPKDDnn1nQKQJQ+=+15DCDD21.1.3D觸發(fā)器QCDCPQn+1=D15DCDD21.1.3D觸發(fā)器QCDCPQn+1=164、觸發(fā)器邏輯功能的轉(zhuǎn)換(1)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器JCKDD1D(2)將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器JCKDDTTQn+101QnQn164、觸發(fā)器邏輯功能的轉(zhuǎn)換(1)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器17(3)將D觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器DCDDn+1Qn=Q17(3)將D觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器DCDDn+1Qn=Q18181921.1.6.在下圖中,試著畫出Q1和Q2端的波形,時鐘的波形如下所示。時鐘的頻率為4000Hz,那么Q1和Q2的頻率各位多少?1921.1.6.在下圖中,試著畫出Q1和Q2端的波形,時2021.1.7.在下圖中,試著畫出Q1和Q2端的波形,時鐘的波形如下所示。Q1和Q2的初始時刻為0。2021.1.7.在下圖中,試著畫出Q1和Q2端的波形,時2121.1.8.如圖所示電路是一個可以產(chǎn)生幾種脈沖波形的信號發(fā)生器。試從所給出的時鐘脈沖畫出三個輸出端口的波形。設(shè)初始狀態(tài)為0。2121.1.8.如圖所示電路是一個可以產(chǎn)生幾種脈沖波形的2221.1.9.試分析下圖所示電路,畫出Y1和Y2的波形,并與時鐘脈沖CP比較,說明電路的功能。設(shè)初始狀態(tài)為0。2221.1.9.試分析下圖所示電路,畫出Y1和Y2的波形23&1A11B21Y342B52Y6GND72A1098111213144B4A4Y3A3Y3BVCC&&&74LS00引腳分布圖21.1.10.下圖是一單脈沖輸出電路,試用一片74LS112雙下降沿JK觸發(fā)器和一片74LS00連接電路,畫出連接圖,并畫出CP,Q1和Q2的波形。23&1A11B21Y342B52Y6GND72A109812421.1.11(1)試按邏輯電路畫出電路連接圖;(2)畫出兩觸發(fā)器輸出波形。設(shè)初始狀態(tài)均為0。2421.1.11(1)試按邏輯電路畫出電路連接圖;(225數(shù)字邏輯電路組合邏輯電路時序邏輯電路

輸出狀態(tài)只決定于當前時刻各輸入狀態(tài)的組合,而與電路先前狀態(tài)無關(guān)(無記憶功能)

輸出狀態(tài)不僅決定于當前時刻各輸入狀態(tài)的組合,而且還與電路先前狀態(tài)有關(guān)(有記憶功能)

。第21章觸發(fā)器和時序邏輯電路門電路是組合電路的基本單元觸發(fā)器是時序電路的基本單元按功能分類:R-S觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器、T型觸發(fā)器等。按穩(wěn)定工作狀態(tài):雙穩(wěn)態(tài)、單穩(wěn)態(tài)、無穩(wěn)態(tài)觸發(fā)器(多諧振蕩器)按結(jié)構(gòu)分類:基本型、同步型、主從型、維持阻塞型。1數(shù)字邏輯電路組合邏輯電路時序邏輯電路輸出狀態(tài)26&&反饋兩個輸入端兩個輸出端邏輯圖邏輯符號Q=1,Q=0時,稱觸發(fā)器處于置位狀態(tài)(1態(tài));Q=0,Q=1時,稱觸發(fā)器處于復(fù)位狀態(tài)(0態(tài))?,F(xiàn)態(tài)——輸入信號作用前的狀態(tài),用Qn和Qn(或Q、Q)表示;次態(tài)——輸入信號作用后的狀態(tài),用Qn+1和Qn+1表示。SD——置1端或置位(SET)端;RD——置0或復(fù)位(RESET)端。

21.1.1

RS觸發(fā)器21.1雙穩(wěn)態(tài)觸發(fā)器1.基本RS觸發(fā)器SDRD2&&反饋兩個輸入端兩個輸出端邏輯圖邏輯符號Q=1,Q=027&&(1)輸入RD=0,SD=1時1001輸出:(2)輸入RD=1,SD=0時0110&a&b輸出:觸發(fā)信號——輸出端狀態(tài)改變時輸入端所加的有效信號。翻轉(zhuǎn)——輸出端狀態(tài)的轉(zhuǎn)換過程?;綬S觸發(fā)器又稱為置0置1觸發(fā)器,或置位復(fù)位觸發(fā)器。3&&(1)輸入RD=0,SD=1時1001輸出:(2)28若原狀態(tài):10111001輸出保持原狀態(tài):&a&b01110110&a&b若原狀態(tài):輸出保持原狀態(tài):(3)輸入RD=1,SD=1時4若原狀態(tài):10111001輸出保持原狀態(tài):&a&b011129(4)輸入RD=0,SD=0時&a&b001111若a門快,=0,Q=1若b門快,Q=0,=1當RD=SD=0同時變?yōu)?時,翻轉(zhuǎn)快的門輸出變?yōu)?,另一個不得翻轉(zhuǎn)。--------不定狀態(tài),應(yīng)當避免。5(4)輸入RD=0,SD=0時&a&b001111若a30邏輯符號SDRD邏輯狀態(tài)表01不變不定10100110

SDRDQn+1簡化的邏輯狀態(tài)表6邏輯符號SDRD邏輯狀態(tài)表01不變不定1010011031不定QRS例:基本RS觸發(fā)器的R、S端波形如下,畫出Q端波形。不定Q7不定QRS例:基本RS觸發(fā)器的R、S端波形如下,畫出Q端波32由或非門組成的基本RS觸發(fā)器8由或非門組成的基本RS觸發(fā)器3301不變不定

SDRDQn+110100110901不變不定SDRDQn+110100110341035(2)可控RS觸發(fā)器&&&&CPSDRDSCPRDDCSRQ不定(Clock-Pulse)CP

R

S

Q

0

保持

1

0

0

保持

1

0

1

1

0

1

1

0

0

1

1

1

1

不確定

CP11(2)可控RS觸發(fā)器&&&&CPSDRDSCPRDDCS36123721.1.2JK觸發(fā)器邏輯狀態(tài)表1321.1.2JK觸發(fā)器邏輯狀態(tài)表38JCPKDDnn1nQKQJQ+=+14JCPKDDnn1nQKQJQ+=+39DCDD21.1.3D觸發(fā)器QCDCPQn+1=D15DCDD21.1.3D觸發(fā)器QCDCPQn+1=404、觸發(fā)器邏輯功能的轉(zhuǎn)換(1)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器JCKDD1D(2)將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器JCKDDTTQn+101QnQn164、觸發(fā)器邏輯功能的轉(zhuǎn)換(1)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器41(3)將D觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器DCDDn+1Qn=Q17(3)將D觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器DCDDn+1Qn=Q42184321.1.6.在下圖中,試著畫出Q1和Q2端的波形,時鐘的波形如下所示。時鐘的頻率為4000Hz,那么Q1和Q2的頻率各位多少?1921.1.6.在下圖中,試著畫出Q1和Q2端的波形,時4421.1.7.在下圖中,試著畫出Q1和Q2端的波形,時鐘的波形如下所示。Q1和Q2的初始時刻為0。2021.1.7.在下圖中,試著畫出Q1和Q2端的波形,時4521.1.8.如圖所示電路是一個可以產(chǎn)生幾種脈沖波形的信號發(fā)生器。試從所給出的時鐘脈沖畫出三個輸出端口的波形。設(shè)初始狀態(tài)為0。2121.1.8.如圖所示電路是一個可以產(chǎn)生幾種脈沖波形的4621.1.9.試分析下圖所示電路,畫出Y1和Y2的波形,并與時鐘脈沖CP比較,說明電路的功能。設(shè)初始狀態(tài)為0。2221.1.9.試分析下圖所示電路,畫出Y1和Y2的波形47&1A11B21Y342B52Y

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論