半導(dǎo)體存儲(chǔ)器

第6章

半導(dǎo)體存儲(chǔ)器

【本章重點(diǎn)】本章重點(diǎn)介紹半導(dǎo)體存儲(chǔ)器系統(tǒng)基本知識(shí)及分類，講述微型計(jì)算機(jī)存儲(chǔ)器系統(tǒng)的構(gòu)成及微機(jī)系統(tǒng)與外部存儲(chǔ)器的連接方法?！颈菊码y點(diǎn)】本章難點(diǎn)是存儲(chǔ)器系統(tǒng)的構(gòu)成和微機(jī)系統(tǒng)和外部存儲(chǔ)器的連接方法。

概述第六章存儲(chǔ)器讀寫存貯器（RAM）半導(dǎo)體存儲(chǔ)器與CPU的連接外存儲(chǔ)器簡(jiǎn)介

隨著大規(guī)模、超大規(guī)模集成電路技術(shù)的發(fā)展，半導(dǎo)體存貯器的發(fā)展和更新日新月異。各種存取時(shí)間短、容量大、功耗低、價(jià)格便宜的器件不斷涌現(xiàn)，為用戶構(gòu)成不同規(guī)模的存貯系統(tǒng)帶來(lái)了極大的方便。本章主要介紹各類半導(dǎo)體存貯器并著重說(shuō)明這些存貯器在工程上如何使用。

6.1存儲(chǔ)器系統(tǒng)概述6.1.1存儲(chǔ)器的分類2、按照構(gòu)成存儲(chǔ)器材料的不同，可分為半導(dǎo)體存儲(chǔ)器、磁存儲(chǔ)器、激光存儲(chǔ)器、紙卡存儲(chǔ)器1、根據(jù)存儲(chǔ)器是設(shè)在主機(jī)內(nèi)部還是外部，可分為內(nèi)部存儲(chǔ)器（主存儲(chǔ)器）和

外部存儲(chǔ)器（輔存儲(chǔ)器）根據(jù)存儲(chǔ)器是設(shè)在主機(jī)內(nèi)部還是外部，可分為內(nèi)部存儲(chǔ)器（主存儲(chǔ)器）和外部存儲(chǔ)器（輔存儲(chǔ)器）

內(nèi)存用來(lái)存儲(chǔ)當(dāng)前運(yùn)行所需要的程序和數(shù)據(jù)，以便直接與CPU交換信息。相對(duì)外存而言，它容量小，存取速度快，價(jià)格較高；外存存放當(dāng)前暫不參與運(yùn)行和永久保存的一些程序和數(shù)據(jù)，在CPU需要處理時(shí)再成批的與內(nèi)存交換。它容量大，價(jià)格較低，但存取速度慢。按照構(gòu)成存儲(chǔ)器材料的不同，可分為半導(dǎo)體存儲(chǔ)器、磁存儲(chǔ)器、激光存儲(chǔ)器、紙卡存儲(chǔ)器半導(dǎo)體存儲(chǔ)器RAMROM雙極型MOS型SRAMDRAMNVRAM掩膜ROMPROMEPROMEEPROMRAM隨機(jī)讀寫存儲(chǔ)器（Random

AccessMemory）ROM只讀存儲(chǔ)器（Read

OnlyMemory）

它的內(nèi)容可讀出、寫入或改寫，主要用于存放各種現(xiàn)場(chǎng)的輸入、輸出數(shù)據(jù)、中間計(jì)算結(jié)果及作堆棧用等。

內(nèi)容只可讀出不可寫入，最大優(yōu)點(diǎn)是所存信息可長(zhǎng)期保存，斷電時(shí)，ROM中的信息不會(huì)消失。主要用于存放固定的程序和數(shù)據(jù)，通常用它存放引導(dǎo)裝入程序。Cache高速緩沖存儲(chǔ)器CPU高速緩存控制器高速SRAM主存儲(chǔ)器

Cache是位于CPU和主存（DRAM）之間規(guī)模較小、速度很高的靜態(tài)存儲(chǔ)器（SRAM）。在Cache中通常存放CPU當(dāng)前用的最多的程序和數(shù)據(jù)，是使CPU能以最高的速度工作。設(shè)置高速緩沖存儲(chǔ)器是高檔微型計(jì)算機(jī)中最常用的一種方法，目前一般也將它們或它們的一部分制作在CPU芯片中。6.1.2存儲(chǔ)器的性能指標(biāo)1、存儲(chǔ)容量

用某一芯片有多少個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存儲(chǔ)若干位來(lái)表示，是以bit為單位的。存儲(chǔ)容量=地址單元數(shù)×數(shù)據(jù)線位數(shù)2、存取時(shí)間即存取芯片中某一個(gè)單元的數(shù)據(jù)所需要的時(shí)間。3、其它指標(biāo)可靠性、功耗、價(jià)格等6264芯片容量為8k×8bit138[例1]①512×4②1K×4③2K×1④8K×8[例2]欲組成16K×8的存儲(chǔ)器，需存儲(chǔ)器2114（1K×4）多少片？1K×416K×81K×8解：所需芯片數(shù)應(yīng)為（8/4）×（16K/1K）=2×16=32（片）說(shuō)明一94104111138已知單片容量n×m，要求存儲(chǔ)容量為N×M⑴先要組成一個(gè)芯片組n×M，所需芯片數(shù)為M/m；⑵此時(shí)組成N×M容量存儲(chǔ)器所需芯片組數(shù)為N/n；則所需芯片總數(shù)應(yīng)為（M/m）×（N/n）問(wèn)題1、現(xiàn)有1024×1bit靜態(tài)RAM芯片，欲組成64K×8bit存儲(chǔ)容量的存儲(chǔ)器，試求需要多少片RAM芯片？多少芯片組？多少根片內(nèi)地址選擇線？多少根芯片選擇線？2、設(shè)有一個(gè)具有14位地址和8位字長(zhǎng)的存儲(chǔ)器，問(wèn)：①該存儲(chǔ)器能存儲(chǔ)多少位的信息？②如果存儲(chǔ)器由1K×1bit的靜態(tài)RAM芯片組成，需多少芯片？答案：512片64組10根6根答案：128Kbit128片1010110001001010000011011011011000000000000000000001110110101111111111111K×81010110001001010000011011011011000000000000000000001110110101111111111111K×8……………………50H3AH00HD9H00011011兩根地址線譯碼2K×81010110001001010000010011011011000000000000000000000010110110101101111111111001000110100011010001101110110011111111111110000000000100000000011110110101101……………………000H~3FFH400H~7FFH說(shuō)明二存儲(chǔ)器容量擴(kuò)展1、位擴(kuò)展加大字長(zhǎng)[例]用8個(gè)16K×1bit芯片組成16K×8bit的存儲(chǔ)器。……A0A13…D0D1D2D716K×1CSCSCSCSWEWEWEWE16K×1D0D1D2D7將多片存儲(chǔ)器的地址、片選、讀/寫端相應(yīng)并聯(lián)，數(shù)據(jù)端單獨(dú)引出。2、字?jǐn)U展擴(kuò)大地址[例]用4個(gè)16K×4bit芯片組成64K×4bit的存儲(chǔ)器。CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3譯碼器A14A150123D0~D3D0~D3D0~D3D0~D33、字位擴(kuò)展

一個(gè)由2114（1K×4bit）芯片組成的存儲(chǔ)器（容量為4K×8bit）與CPU的連接方式CPUA9~A0A11~A10D3~D0A9~A0WECS2114D7~D4A9~A0WECS2114D3~D0A9~A0WECS2114D7~D4A9~A0WECS2114MREQWRD7~D0○○……○○○○譯碼器○6.2讀寫存儲(chǔ)器（RAM）靜態(tài)讀寫存儲(chǔ)器SRAM（6264）讀寫存儲(chǔ)器（RAM）動(dòng)態(tài)讀寫存儲(chǔ)器DRAM（2164）只讀存儲(chǔ)器EPROM（2764）EEPROM62648K×8bit的SRAM芯片12345678910111213141516171819202122232425262728NC地+5VA12A11A10A7A6A5A4A3A2A1A0A8A9D0D1D2D3D4D5D6D7CS1CS2WEOEA0~A12：地址線決定該芯片有8K個(gè)存儲(chǔ)單元，在使用時(shí)常接總線的低位地址D0~D7：雙向數(shù)據(jù)線決定芯片中每個(gè)存儲(chǔ)單元存儲(chǔ)了多少二進(jìn)制位，使用時(shí)與總線的數(shù)據(jù)線相連。CS1、CS2：片選信號(hào)線只有當(dāng)CS1=0，CS2=1時(shí)，該芯片才被選中。使用時(shí)常利用選片信號(hào)將芯片放在所需要的地址范圍上。OE

輸出允許信號(hào)線只有當(dāng)OE=0時(shí)，才允許芯片將某單元的數(shù)據(jù)送到數(shù)據(jù)線上。WE

寫允許信號(hào)線WE=0時(shí)，允許將數(shù)據(jù)寫入芯片：WE=1時(shí)，允許芯片的數(shù)據(jù)讀出。1、引腳62646.2.1靜態(tài)讀寫存貯器（SRAM）WECS1CS2OED0—D70011寫入1010讀出011010三態(tài)（高阻）表6.16264真值表2、工作過(guò)程寫入數(shù)據(jù)：在芯片的A12~A0上加上要寫入單元的地址；在D7~D0上加上要寫入的數(shù)據(jù)；使CS1和CS2同時(shí)有效；在WE上加上有效的低電平，OE無(wú)效高電平。A12~A0CS1CS2WED7~D03、半導(dǎo)體存儲(chǔ)器與CPU的連接片內(nèi)譯碼的地址線直接與地址總線的低位地址線相連存儲(chǔ)器芯片的數(shù)據(jù)線若與CPU的數(shù)據(jù)線相等，則對(duì)應(yīng)相連即可。若少于，則應(yīng)將2片、4片…存儲(chǔ)器芯片的數(shù)據(jù)線分別與CPU的數(shù)據(jù)線相連芯片寫允許和輸出允許線分別與CPU的MEMW和MEMR引腳相連利用CPU的高位地址信號(hào)和控制信號(hào)的譯碼形成片選信號(hào)存儲(chǔ)器接口的設(shè)計(jì)存儲(chǔ)器片選控制方法：

常用的片選控制方法有線選法、全譯碼法、局部譯碼法等幾種。（1）線選法線選法除將低位地址直接接片內(nèi)地址外，將余下的高位地址線，分別作為各個(gè)存儲(chǔ)器芯片的片選控制信號(hào)，如圖所示。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0--D7A0--A10數(shù)據(jù)總線地址總線線選法片選控制的原理圖（3）（4）（5）RAM2KBRAM2KB（1）（2）A15A14A13A12A11A10------------A0地址范圍

01111007800H

01111117FFFH1011100B800H1011111BFFFH1101100C800H1101111CFFFH1110100E800H1110111EFFFH1111000F000H1111011F7FFH}}}}}存儲(chǔ)器5地址范圍存儲(chǔ)器4地址范圍存儲(chǔ)器3地址范圍存儲(chǔ)器2地址范圍存儲(chǔ)器1地址范圍存儲(chǔ)器地址的形成線選法的優(yōu)點(diǎn)是連接簡(jiǎn)單，選擇芯片無(wú)需專門的譯碼電路。線選法的缺點(diǎn)是地址不連接，使可尋址的地址范圍減少，即尋址能力的利用率太低，使大量地址空間浪費(fèi)，在使用時(shí)要予以注意。

這種方法除了將低位地址總線直接連至各芯片的地址線外，將余下的高位地址全部譯碼，譯碼的輸出作為各芯片的片選信號(hào)，如圖所示。（2）全地址譯碼法4KB(1)4KB(2)4KB(16)譯碼器CSCSCSY0Y1Y15A0---A11地址總線數(shù)據(jù)總線D0---D7A15--A12全譯碼片選法原理圖....…….A15A14A13A12A11A10---------A0地址范圍

0000000Y1

0000H--0FFFH

0001

000Y2

1000H--1FFFH

0010000Y3

2000H--2FFFH

1101000Y14

D000H--DFFFH

1110000Y15

E000H--EFFFH

1111000Y16

F000H--FFFFH

存儲(chǔ)器1地址范圍存儲(chǔ)器2地址范圍存儲(chǔ)器3地址范圍存儲(chǔ)器14地址范圍存儲(chǔ)器15地址范圍全地址譯碼片選信號(hào)的形成存儲(chǔ)器16地址范圍

當(dāng)采用線選法地址線不夠用，而又不需要全部存儲(chǔ)空間的尋址能力時(shí)，可采用這種方法。它是介于全譯碼和線選法之間的一種選址方法。（3）局部譯碼法2KB(1)2KB(2)2KB(8)譯碼器CSCSCSY0Y1Y7A0---A10地址總線數(shù)據(jù)總線D0---D7A15--A11局部譯碼片選原理圖中任三根……......例1：存儲(chǔ)器62648KB芯片工作在F0000H—F1FFFH內(nèi)存空間，畫出和系統(tǒng)的連線圖。6264地址線：A0---A12數(shù)據(jù)線：D0---D7WEOECS2接+5V電源CS1高位地址譯碼系統(tǒng)總線：地址線：A0---A12數(shù)據(jù)線：D0---D7MEMWMEMR全地址譯碼方式D0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V○﹠1○1○1○8086CPU6264A19A18A17A16A15A14A13A12A11A0…111100000…0…00…111…1F0000HF0001H…F1FFFHD0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V1○8086CPU6264A19A18A17A16A15A14A13A12A11A0…100000000…0…00…111…180000H80001H…81FFFH≥1例2：存儲(chǔ)器62648KB芯片工作在80000H—81FFFH內(nèi)存空間，畫出和系統(tǒng)的連線圖。部分地址譯碼方式D0~D7A0~A12MEMWMEMRA19A18A16A15A13D0~D7A0~A12WEOECS2CS18086CPU6264○﹠1○·A19A18A17A16A15A14A13A12A11A0…1000000…0…00…111…10011DA000H~DBFFFHDE000H~DFFFFHFA000H~FBFFFHFF000H~FFFFFH

部分地址譯碼方式是以犧牲內(nèi)存空間為代價(jià)來(lái)?yè)Q得譯碼的簡(jiǎn)單。線選法D0~D7A0~A12MEMWMEMRA19A18A17A16A15A14A13D0~D7A0~A12WEOECS2CS1＋5V8086CPU6264A19A18A17A16A15A14A13A12A11A0…000…0…………0…00000H00001H…7FFFFH00…0…………111…1…………11靜態(tài)RAM連接舉例1234567816910151413121174LS138ABCVCCG2AG2B地G1Y0Y1Y2Y3Y4Y5Y6Y7工作條件：G1=1，G2A=G2B=0C，B，A為譯碼輸入端，輸出有8種狀態(tài)即Y0∽Y7R/W1234567891011122425222120191817161514136116VCC地A7A6A5D0D1D2A4A3A2A1A0D7D6D5D4D3A8A9A10CSOE2K×8bit芯片當(dāng)讀寫信號(hào)R/W=0時(shí)寫入，R/W=1時(shí)讀出；輸出允許OE；選片信號(hào)CS。D0~D7A0A1…A10R/WOECSD0~D7A0A1…A10R/WOECSD0~D7A0A1…A10MEMWMEMRD0~D7A0A1…A10MEMWMEMR﹠○A19﹠○A18A17A16A15A14A13A12A11GG2AG2BCBAY0Y174LS1388086A19A18A17A16A15A14A13A12A11A10A9……A001111100000……011……101111100100……011……17C000H~7C7FFH7C800H~7CFFFHD0~D7A0A1…A10R/WOECSD0~D7A0A1…A10R/WOECSD0~D7A0A1…A10MEMWMEMRD0~D7A0A1…A10MEMWMEMR﹠○A19﹠○A18A17A16A15A14A13A12A11GG2AG2BCBAY2Y574LS1388086A19A18A17A16A15A14A13A12A11A10A9……A001111101000……011……101111110100……011……17D000H~7D7FFH7E800H~7EFFFH（二）、216464K×1bit的DRAM芯片12345678910111213141516NCDINDOUTWERASCAS地+5VA7A5A4A3A6A0A1A2A7~A0：地址引線（復(fù)用）