常用集成時(shí)序邏輯器件及應(yīng)用

§5.4常用集成時(shí)序邏輯器件及應(yīng)用5.4-1集成計(jì)數(shù)器5.4-2集成寄存器和移位寄存器5.4-3序列信號(hào)發(fā)生器5.4-4以MSI為核心的同步時(shí)序電路的分析與設(shè)計(jì)7.1集成計(jì)數(shù)器集成計(jì)數(shù)器具有功能較完善、通用性強(qiáng)、功耗低、工作速率高且可以自擴(kuò)展等許多優(yōu)點(diǎn)，因而得到廣泛應(yīng)用。目前由TTL和CMOS電路構(gòu)成的MSI計(jì)數(shù)器都有許多品種，表7-1列出了幾種常用TTL型MSI計(jì)數(shù)器的型號(hào)及工作特點(diǎn)。表5-4-1常用TTL型MSI計(jì)數(shù)器7.1.1常用集成計(jì)數(shù)器功能分析

1.異步集成計(jì)數(shù)器74LS9074LS90是二—五—十進(jìn)制異步計(jì)數(shù)器，其內(nèi)部邏輯電路及傳統(tǒng)邏輯符號(hào)分別如圖5-4-1(a)、(b)所示。它包含兩個(gè)獨(dú)立的下降沿觸發(fā)的計(jì)數(shù)器，即模2(二進(jìn)制)和模5(五進(jìn)制)計(jì)數(shù)器；異步清0端R01、R02和異步置9端S91、S92均為高電平有效，圖5-4-1(c)為74LS90的簡(jiǎn)化結(jié)構(gòu)框圖。采用這種結(jié)構(gòu)可以增加使用的靈活性。74LS196、74LS293等異步計(jì)數(shù)器多采用這種結(jié)構(gòu)。74LS90圖5-4-174LS90計(jì)數(shù)器(a)邏輯圖；(b)傳統(tǒng)邏輯符號(hào)；(c)結(jié)構(gòu)框圖表5-4-274LS90功能表

74LS90的功能表如表5-4-2所示。從表中看出，當(dāng)R01R02=1，S91S92=0時(shí)，無(wú)論時(shí)鐘如何，輸出全部清0；而當(dāng)S91S92=1時(shí)，無(wú)論時(shí)鐘和清0信號(hào)R01、R02如何，輸出就置9。這說(shuō)明清0、置9都是異步操作，而且置9是優(yōu)先的，所以稱(chēng)R01、R02為異步清0端，S91、S92為異步置9端。表5-4-274LS90功能表當(dāng)滿(mǎn)足R01R02=0、S91S92=0時(shí)電路才能執(zhí)行計(jì)數(shù)操作，根據(jù)CP1、CP2的各種接法可以實(shí)現(xiàn)不同的計(jì)數(shù)功能。當(dāng)計(jì)數(shù)脈沖從CP1輸入，CP2不加信號(hào)時(shí)，QA端輸出2分頻信號(hào)，即實(shí)現(xiàn)二進(jìn)制計(jì)數(shù)。當(dāng)CP1不加信號(hào)，計(jì)數(shù)脈沖從CP2輸入時(shí)，QD、QC、QB實(shí)現(xiàn)五進(jìn)制計(jì)數(shù)。實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)有兩種接法。圖7-2(a)是8421BCD碼接法，先模2計(jì)數(shù)，后模5計(jì)數(shù)，由QD、QC、QB、QA

輸出8421BCD碼，最高位QD作進(jìn)位輸出。圖7-2(b)是5421BCD碼接法，先模5計(jì)數(shù)，后模2計(jì)數(shù)，由QA、QD、QC、QB輸出5421BCD碼，最高位QＡ作進(jìn)位輸出，波形對(duì)稱(chēng)。兩種接法的狀態(tài)轉(zhuǎn)換表(也稱(chēng)態(tài)序表)見(jiàn)表5-4-3。表5-4-3兩種接法的態(tài)序表圖5-4-274LS90構(gòu)成十進(jìn)制計(jì)數(shù)器的兩種接法(a)8421BCD碼接法；(b)5421BCD碼接法

2.同步集成計(jì)數(shù)器7416174161是模24(四位二進(jìn)制)同步計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置、清0功能，其邏輯電路及傳統(tǒng)邏輯符號(hào)分別如圖7-3(a)、(b)所示。它由四個(gè)JK觸發(fā)器和一些控制門(mén)組成，QD、QC、QB、QA

是計(jì)數(shù)輸出，QD

為最高位。74LS161與74161內(nèi)部電路不同，但外部引腳圖及功能表均相同。

OC為進(jìn)位輸出端，OC=QDQCQBQAT，僅當(dāng)T=1且計(jì)數(shù)狀態(tài)為1111時(shí)，OC才變高，并產(chǎn)生進(jìn)位信號(hào)。74LS161圖5-4-374161計(jì)數(shù)器(a)邏輯圖；(b)傳統(tǒng)邏輯符號(hào)

CP為計(jì)數(shù)脈沖輸入端，上升沿有效。

Cr為異步清0端，低電平有效，只要Cr=0，立即有QDQCQBQA=0000，與CP無(wú)關(guān)。

LD為同步預(yù)置端，低電平有效，當(dāng)Cr=1，LD=0，在CP上升沿來(lái)到時(shí)，才能將預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。

P、T為計(jì)數(shù)器允許控制端，高電平有效，只有當(dāng)Cr=LD=1，PT=1，在CP作用下計(jì)數(shù)器才能正常計(jì)數(shù)。當(dāng)P、T中有一個(gè)為低時(shí)，各觸發(fā)器的J、K端均為0，從而使計(jì)數(shù)器處于保持狀態(tài)。P、T的區(qū)別是T影響進(jìn)位輸出OC，而P則不影響OC。表5-4-474161功能表圖5-4-474161時(shí)序圖3.十進(jìn)制可逆集成計(jì)數(shù)器74LS192圖5-4-574LS192傳統(tǒng)邏輯符號(hào)74LS192表5-4-574LS192功能表①該器件為雙時(shí)鐘工作方式，CP+是加計(jì)數(shù)時(shí)鐘輸入，CP-是減計(jì)數(shù)時(shí)鐘輸入，均為上升沿觸發(fā)，采用8421BCD碼計(jì)數(shù)。②Cr為異步清0端，高電平有效。③LD為異步預(yù)置控制端，低電平有效，當(dāng)Cr=0、LD=0時(shí)預(yù)置輸入端D、C、B、A的數(shù)據(jù)送至輸出端，即QDQCQBQA=DCBA。④進(jìn)位輸出和借位輸出是分開(kāi)的。

OC為進(jìn)位輸出，加法計(jì)數(shù)時(shí)，進(jìn)入1001狀態(tài)后有負(fù)脈沖輸出，脈寬為一個(gè)時(shí)鐘周期。

OB為借位輸出，減法計(jì)數(shù)時(shí)，進(jìn)入0000狀態(tài)后有負(fù)脈沖輸出，脈寬為一個(gè)時(shí)鐘周期。4.二進(jìn)制可逆集成計(jì)數(shù)器74LS169圖5-4-674LS169傳統(tǒng)邏輯符號(hào)表5-4-674LS169功能表74LS169

74LS169的特點(diǎn)如下：①該器件為加減控制型的可逆計(jì)數(shù)器，U/D=1時(shí)進(jìn)行加法計(jì)數(shù)，U/D=0時(shí)進(jìn)行減法計(jì)數(shù)。模為16，時(shí)鐘上升沿觸發(fā)。②LD為同步預(yù)置控制端，低電平有效。③沒(méi)有清0端，因此清0靠預(yù)置來(lái)實(shí)現(xiàn)。④進(jìn)位和借位輸出都從同一輸出端OC輸出。當(dāng)加法計(jì)數(shù)進(jìn)入1111后，OC端有負(fù)脈沖輸出，當(dāng)減法計(jì)數(shù)進(jìn)入0000后，OC端有負(fù)脈沖輸出。輸出的負(fù)脈沖與時(shí)鐘上升沿同步，寬度為一個(gè)時(shí)鐘周期。⑤P、T為計(jì)數(shù)允許端，低電平有效。只有當(dāng)LD=1，P=T=0，在CP作用下計(jì)數(shù)器才能正常工作，否則保持原狀態(tài)不變。圖5-4-774LS169時(shí)序工作波形圖5.4.2集成計(jì)數(shù)器的級(jí)聯(lián)

1.異步級(jí)聯(lián)用前一級(jí)計(jì)數(shù)器的輸出作為后一級(jí)計(jì)數(shù)器的時(shí)鐘信號(hào)。這種信號(hào)可以取自前一級(jí)的進(jìn)位(或借位)輸出，也可直接取自高位觸發(fā)器的輸出。此時(shí)若后一級(jí)計(jì)數(shù)器有計(jì)數(shù)允許控制端，則應(yīng)使它處于允許計(jì)數(shù)狀態(tài)。圖7-8是兩片74LS90按異步級(jí)聯(lián)方式組成的10×10=100進(jìn)制計(jì)數(shù)器。圖中每片74LS90接成8421BCD碼計(jì)數(shù)器，第二級(jí)的時(shí)鐘由第一級(jí)輸出QD提供。第一級(jí)每經(jīng)過(guò)10個(gè)狀態(tài)向第二級(jí)提供一個(gè)時(shí)鐘有效沿，使第二級(jí)改變一次狀態(tài)。圖5-4-874LS90的級(jí)聯(lián)擴(kuò)展

2.同步級(jí)聯(lián)同步級(jí)聯(lián)時(shí)，外加時(shí)鐘信號(hào)同時(shí)接到各片的時(shí)鐘輸入端，用前一級(jí)的進(jìn)位(借位)輸出信號(hào)作為下級(jí)的工作狀態(tài)控制信號(hào)(計(jì)數(shù)允許或使能信號(hào))。只有當(dāng)進(jìn)位(借位)信號(hào)有效時(shí)，時(shí)鐘輸入才能對(duì)后級(jí)計(jì)數(shù)器起作用。在同步級(jí)聯(lián)中，計(jì)數(shù)器的計(jì)數(shù)允許(使能)端和進(jìn)位(借位)端的連接有不同的方法，常見(jiàn)的有兩種：①利用T端串行級(jí)聯(lián)，各片的T端與相鄰低位片的OC相連，級(jí)聯(lián)電路如圖5-4-9(a)所示。從圖中看出，因T1=1，所以當(dāng)片1開(kāi)始計(jì)數(shù)，但未計(jì)滿(mǎn)時(shí)，由于T2=0,所以片2、片3均處于保持狀態(tài)。只有當(dāng)片1計(jì)滿(mǎn)需要進(jìn)位時(shí)，即T2=OC1=1時(shí)，片2才在下一個(gè)時(shí)鐘作用下加1計(jì)數(shù)。同理，只有當(dāng)?shù)臀黄魑惠敵鋈珵?，即T3=OC2=1時(shí)，片3才可能計(jì)數(shù)。這種級(jí)聯(lián)方式工作速度較低，因?yàn)槠g進(jìn)位信號(hào)OC是逐級(jí)傳遞的。例如，當(dāng)Q7~Q0=11111110時(shí)，T3=0，此時(shí)若CP有效，使Q0由0→1，則經(jīng)片1延遲建立OC1，再經(jīng)T2到OC2的傳遞延遲，T3才由0→1，待片3內(nèi)部穩(wěn)定后，才在下一個(gè)CP作用下使片3開(kāi)始計(jì)數(shù)。因此，計(jì)數(shù)的最高頻率將受到片數(shù)的限制，片數(shù)越多，計(jì)數(shù)頻率越低。圖5-4-974161的兩種同步級(jí)聯(lián)方式②利用P、T雙重控制，最低位片的OC1并行接到其它各片的P端，只有T2不與OC1相連，其它高位片的T端均與相鄰低位片OC相連。級(jí)聯(lián)電路如圖5-4-9(b)所示。從圖中看出：顯然，只有P3=1,T3=1，即低片各位輸出全為1時(shí),片3才可能計(jì)數(shù)，但OC傳遞比第一種方法快多了。例如，Q7~Q0=11111110時(shí)T3已經(jīng)為1，雖然P3=0，但只要有CP作用，Q0由0→1，只需經(jīng)片1延遲，就可以使P3=OC1=1，片3穩(wěn)定后，在CP作用下便可開(kāi)始計(jì)數(shù)。因此這種接法速度較快，而且級(jí)數(shù)越多，優(yōu)越性越明顯。但這種接法其最高位片的進(jìn)位OC3=1時(shí)并不表示計(jì)數(shù)器已計(jì)到最大值，只有將最高位片OC3和片1的OC1相與，其輸出才能作為整個(gè)計(jì)數(shù)器的進(jìn)位輸出，見(jiàn)圖5-4-9(c)。7.1.3任意模值計(jì)數(shù)器集成計(jì)數(shù)器可以加適當(dāng)反饋電路后構(gòu)成任意模值計(jì)數(shù)器。設(shè)計(jì)數(shù)器的最大計(jì)數(shù)值為N，若要得到一個(gè)模值為M(＜N)的計(jì)數(shù)器，則只要在N進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過(guò)程中，設(shè)法使之跳過(guò)(N-M)個(gè)狀態(tài)，只在M個(gè)狀態(tài)中循環(huán)就可以了。通常MSI計(jì)數(shù)器都有清0、置數(shù)等多個(gè)控制端，因此實(shí)現(xiàn)模M計(jì)數(shù)器的基本方法有兩種：一種是反饋清0法(或稱(chēng)復(fù)位法)，另一種是反饋置數(shù)法(或稱(chēng)置數(shù)法)。

1.反饋清0法這種方法的基本思想是：計(jì)數(shù)器從全0狀態(tài)S0開(kāi)始計(jì)數(shù)，計(jì)滿(mǎn)M個(gè)狀態(tài)后產(chǎn)生清0信號(hào)，使計(jì)數(shù)器恢復(fù)到初態(tài)S0，然后再重復(fù)上述過(guò)程。具體做法又分兩種情況：①異步清0。計(jì)數(shù)器在S0~SM-1共M個(gè)狀態(tài)中工作，當(dāng)計(jì)數(shù)器進(jìn)入SM狀態(tài)時(shí)，利用SM狀態(tài)進(jìn)行譯碼產(chǎn)生清0信號(hào)并反饋到異步清0端，使計(jì)數(shù)器立即返回S0狀態(tài)。其示意圖如圖7-10(a)中虛線(xiàn)所示。由于是異步清0，只要SM狀態(tài)一出現(xiàn)便立即被置成S0狀態(tài)，因此SM狀態(tài)只在極短的瞬間出現(xiàn)，通常稱(chēng)它為“過(guò)渡態(tài)”。在計(jì)數(shù)器的穩(wěn)定狀態(tài)循環(huán)中不包含SM狀態(tài)。圖5-4-10實(shí)現(xiàn)任意模值計(jì)數(shù)器的示意圖(a)清0法；(b)置數(shù)法②同步清0。計(jì)數(shù)器在S0~SM-1共M個(gè)狀態(tài)中工作，當(dāng)計(jì)數(shù)器進(jìn)入SM-1狀態(tài)時(shí)，利用SM-1狀態(tài)譯碼產(chǎn)生清0信號(hào)并反饋到同步清0端，要等下一拍時(shí)鐘來(lái)到時(shí)，才完成清0動(dòng)作，使計(jì)數(shù)器返回S0?？梢?jiàn)，同步清0沒(méi)有過(guò)渡狀態(tài)，其示意圖如圖5-4-10(a)中實(shí)線(xiàn)所示。

2.反饋置數(shù)法置數(shù)法和清0法不同，由于置數(shù)操作可以在任意狀態(tài)下進(jìn)行，因此計(jì)數(shù)器不一定從全0狀態(tài)S0開(kāi)始計(jì)數(shù)。它可以通過(guò)預(yù)置功能使計(jì)數(shù)器從某個(gè)預(yù)置狀態(tài)Si開(kāi)始計(jì)數(shù)，計(jì)滿(mǎn)M個(gè)狀態(tài)后產(chǎn)生置數(shù)信號(hào)，使計(jì)數(shù)器又進(jìn)入預(yù)置狀態(tài)Si，然后再重復(fù)上述過(guò)程，其示意圖如圖5-4-10(b)所示。這種方法適用于有預(yù)置功能的計(jì)數(shù)器。對(duì)于同步預(yù)置的計(jì)數(shù)器，使置數(shù)(LD)有效的信號(hào)應(yīng)從Si+M-1狀態(tài)譯出，等下一個(gè)CP到來(lái)時(shí)，才將預(yù)置數(shù)置入計(jì)數(shù)器，計(jì)數(shù)器在Si、Si+1、…Si+M-1共M個(gè)狀態(tài)中循環(huán)，如圖5-4-10(b)中實(shí)線(xiàn)所示；對(duì)于異步預(yù)置的計(jì)數(shù)器，使置數(shù)(LD)有效的信號(hào)應(yīng)從Si+M狀態(tài)譯出，當(dāng)Si+M狀態(tài)一出現(xiàn)，即置數(shù)信號(hào)一有效，立即就將預(yù)置數(shù)置入計(jì)數(shù)器，它不受CP控制，所以Si+M狀態(tài)只在極短的瞬間出現(xiàn)，穩(wěn)定狀態(tài)循環(huán)中不包含Si+M，如圖5-4-10(b)中虛線(xiàn)所示。綜上所述，采用反饋清0法或反饋置數(shù)法設(shè)計(jì)任意模值計(jì)數(shù)器都需要經(jīng)過(guò)以下三個(gè)步驟：①選擇模M計(jì)數(shù)器的計(jì)數(shù)范圍，確定初態(tài)和末態(tài)；②確定產(chǎn)生清0或置數(shù)信號(hào)的譯碼狀態(tài)，然后根據(jù)譯碼狀態(tài)設(shè)計(jì)譯碼反饋電路；③畫(huà)出模M計(jì)數(shù)器的邏輯電路。

【例5-4-1】用74LS90實(shí)現(xiàn)模7計(jì)數(shù)器。解：因?yàn)?4LS90有異步清0和異步置9功能，并有8421BCD碼和5421BCD碼兩種接法，因此可以用四種方案設(shè)計(jì)。①異步清0法。計(jì)數(shù)范圍是0~6，計(jì)到7時(shí)異步清0。

·8421BCD碼接法的態(tài)序表如表7-7所示。計(jì)數(shù)器輸出QD、QC、QB、QA

的有效狀態(tài)為0000~0110，計(jì)到0111時(shí)異步清0，譯碼狀態(tài)為0111，利用部分譯碼設(shè)計(jì)譯碼門(mén)，故R01R02=QCQBQA，即當(dāng)QC、QB、QA全為高時(shí)R01R02=1，使計(jì)數(shù)器復(fù)位到全0狀態(tài)。

·5421BCD碼接法的態(tài)序表如表5-4-8所示。計(jì)數(shù)器輸出QA、QD、QC、QB

的有效狀態(tài)為0000~1001，計(jì)到1010時(shí)異步清0，譯碼門(mén)邏輯方程為R01R02=QCQA。兩種接法的波形圖和邏輯電路分別如圖5-4-11(a)、(b)所示。從波形圖中可看出，在過(guò)渡態(tài)0111和1010中，輸出端都有“毛刺”，這是異步清0產(chǎn)生的。表5-4-7清0法8421BCD碼態(tài)序表表5-4-8清0法5421BCD碼態(tài)序表圖5-4-11例7-1清0法邏輯圖和時(shí)序圖(a)8421BCD碼接法；(b)5421BCD碼接法②反饋置9法。以9為起始狀態(tài)，按9、0、1、2、3、4、5順序計(jì)數(shù)，計(jì)到6時(shí)異步置9。

·8421BCD碼接法。態(tài)序表如表7-9所示，譯碼邏輯方程為S91S92=QCQB，其邏輯電路如圖7-12(a)所示。

·5421BCD碼接法。態(tài)序表如表7-10所示，譯碼邏輯方程為S91S92=QAQB，其邏輯電路如圖7-12(b)所示。表5-4-9置9法8421BCD碼態(tài)序表表5-4-10置9法5421BCD碼態(tài)序表圖5-4-12例7-1置9法邏輯圖(a)8421BCD碼接法；(b)5421BCD碼接法

【例5-4-2】用74161實(shí)現(xiàn)模7計(jì)數(shù)器。解：74161有異步清0和同步置數(shù)功能，因此可以采用異步清0法和同步置數(shù)法實(shí)現(xiàn)任意模值計(jì)數(shù)器。采用異步清0法和74LS90相似，不同的是74161的異步清0端Cr是低電平有效，因此譯碼門(mén)應(yīng)采用與非門(mén)。模7計(jì)數(shù)器態(tài)序表見(jiàn)表5-4-11(a)，邏輯圖見(jiàn)圖5-4-13(a)。置數(shù)法是通過(guò)控制同步置數(shù)端LD和預(yù)置輸入端DCBA來(lái)實(shí)現(xiàn)模M計(jì)數(shù)器。由于置數(shù)狀態(tài)可在N個(gè)狀態(tài)中任選，因此實(shí)現(xiàn)的方案很多，常用方法有三種：①同步置0法(前M個(gè)狀態(tài)計(jì)數(shù))。選用S0~SM-1共M個(gè)狀態(tài)計(jì)數(shù)，計(jì)到SM-1時(shí)使LD=0，等下一個(gè)CP來(lái)到時(shí)置0，即返回S0狀態(tài)。這種方法和同步清0似，但必須設(shè)置預(yù)置輸入DCBA=0000。本例中M=7，故選用0000~0110共七個(gè)狀態(tài)，計(jì)到0110時(shí)同步置0，LD=QCQB，其態(tài)序表見(jiàn)表5-4-11(b)，邏輯圖見(jiàn)圖5-4-13(b)。

②OC置數(shù)法(后M個(gè)狀態(tài)計(jì)數(shù))。選用Si~SN-1共M個(gè)狀態(tài)，當(dāng)計(jì)到SN-1狀態(tài)并產(chǎn)生進(jìn)位信號(hào)時(shí)，利用進(jìn)位信號(hào)置數(shù)，使計(jì)數(shù)器返回初態(tài)Si。同步置數(shù)時(shí)預(yù)置輸入數(shù)的設(shè)置為N-M。本例要求M=7，預(yù)置數(shù)為16-M=9,即DCBA=1001，故選用1001~1111共七個(gè)狀態(tài)，計(jì)到1111時(shí)利用OC同步置數(shù)，所以L(fǎng)D=OC，其態(tài)序表見(jiàn)表5-4-11(c)，邏輯圖見(jiàn)圖5-4-13(c)。③中間任意M個(gè)狀態(tài)計(jì)數(shù)。隨意選用Si~Si+M-1共M個(gè)狀態(tài)，計(jì)到Si+M-1時(shí)譯碼使LD=0，等下一個(gè)CP來(lái)到時(shí)返回Si狀態(tài)。本例選用0010~1000共七個(gè)狀態(tài)，計(jì)到1000時(shí)同步置數(shù)，故LD=QD，DCBA=0010，態(tài)序表見(jiàn)表5-4-11(d)，邏輯圖見(jiàn)圖5-4-13(d)。圖5-4-13例5-4-2模7計(jì)數(shù)器的四種實(shí)現(xiàn)方法表5-4-11例5-4-2態(tài)序表如果要求實(shí)現(xiàn)的模值M超過(guò)單片計(jì)數(shù)器的計(jì)數(shù)范圍時(shí)，必須將多片計(jì)數(shù)器級(jí)聯(lián)，才能實(shí)現(xiàn)模M計(jì)數(shù)器。常用的方法有兩種：①將模M分解為M=M1×M2×…Mn，用n片計(jì)數(shù)器分別組成模值為M1、M2、

…、Mn的計(jì)數(shù)器，然后再將它們異步級(jí)聯(lián)組成模M計(jì)數(shù)器。②先將n片計(jì)數(shù)器級(jí)聯(lián)組成最大計(jì)數(shù)值N＞M的計(jì)數(shù)器，然后采用整體清0或整體置數(shù)的方法實(shí)現(xiàn)模M計(jì)數(shù)器。

【例5-4-3】試用74LS90實(shí)現(xiàn)模54計(jì)數(shù)器。解：因一片74LS90的最大計(jì)數(shù)值為10，故實(shí)現(xiàn)模54計(jì)數(shù)器需要用兩片74LS90。①大模分解法?？蓪分解為54=6×9，用兩片74LS90分別組成8421BCD碼模6、模9計(jì)數(shù)器，然后級(jí)聯(lián)組成M=54計(jì)數(shù)器，其邏輯圖如圖5-4-14(a)所示。圖中，模6計(jì)數(shù)器的進(jìn)位信號(hào)應(yīng)從QC輸出。②整體清0法。先將兩片74LS90用8421BCD碼接法構(gòu)成模100計(jì)數(shù)器，然后加譯碼反饋電路構(gòu)成模54計(jì)數(shù)器。過(guò)渡態(tài)，所以譯碼邏輯方程為。模54計(jì)數(shù)器的邏輯圖如圖5-4-14(b)所示。圖5-4-14例5-4-3用74LS90實(shí)現(xiàn)模54計(jì)數(shù)器邏輯圖(a)大模分解法;(b)整體清0法

【例5-4-4】試用74161實(shí)現(xiàn)模60計(jì)數(shù)器。

解：因一片74161最大計(jì)數(shù)值為16，故實(shí)現(xiàn)模60計(jì)數(shù)器必須用兩片74161。①大模分解法?？蓪分解為60=6×10，用兩片74161分別組成模6、模10計(jì)數(shù)器，然后級(jí)聯(lián)組成模

60計(jì)數(shù)器，邏輯電路如圖5-4-15(a)所示。圖5-4-15例5-4-4模60計(jì)數(shù)器邏輯圖(a)大模分解法；(b)整體置0法；(c)OC整體置數(shù)法②整體置數(shù)法。先將兩片74161同步級(jí)聯(lián)組成N=162=256的計(jì)數(shù)器，然后用整體置數(shù)法構(gòu)成模60計(jì)數(shù)器。圖5-4-15(b)為整體置0邏輯圖，計(jì)數(shù)范圍為0~59，當(dāng)計(jì)到59(00111011)時(shí)同步置0。圖5-4-15(c)為OC整體置數(shù)法邏輯圖，計(jì)數(shù)范圍為196~255，計(jì)到255(OC=1)時(shí)使兩片LD均為0，下一個(gè)CP來(lái)到時(shí)置數(shù)，預(yù)置輸入=256-M=196,故D′C′B′A′DCBA=(196)10=(11000100)2。通常，凡是具有預(yù)置功能的加(減)計(jì)數(shù)器都可以實(shí)現(xiàn)可編程分頻器，只要用進(jìn)位(或借位)輸出去控制置數(shù)端，使加計(jì)數(shù)計(jì)到SN-1狀態(tài)，或減計(jì)數(shù)計(jì)到S0狀態(tài)時(shí)置數(shù)控制端有效，使計(jì)數(shù)器又進(jìn)入Si預(yù)置狀態(tài)。這樣計(jì)數(shù)器總是在Si~SN-1(或S0)共M個(gè)狀態(tài)中循環(huán)，從而構(gòu)成模M計(jì)數(shù)器。表7-12列出了在不同工作條件下預(yù)置輸入數(shù)的設(shè)置方式。表中N為最大計(jì)數(shù)值，M為要求實(shí)現(xiàn)的模值。對(duì)于同步置數(shù)加法計(jì)數(shù)器，預(yù)置值=N-M=［M］補(bǔ)，M=N-預(yù)=［預(yù)］補(bǔ)，即如果已知M，只要求出［M］補(bǔ)(M的各位求反，末位加1)，即可求得預(yù)置值；同理，若已知預(yù)置值，只要求出［預(yù)］補(bǔ)即可求得模M的值?？梢?jiàn)用這種方法設(shè)計(jì)可編程分頻器是很簡(jiǎn)便的。表5-4-12可編程計(jì)數(shù)器預(yù)置輸入數(shù)的設(shè)置

【例5-4-5】圖7-16為可編程分頻器，試分別求出M=100和M=200時(shí)的預(yù)置值；若I7~I0=01101000，試求M值。解：該電路為同步置數(shù)加法計(jì)數(shù)器，最大計(jì)數(shù)值N=256。根據(jù)預(yù)置值=N-M=［M］補(bǔ)，可求得：①當(dāng)M=(100)10=(01100100)2時(shí)，預(yù)置值D′C′B′A′DCBA=［M］補(bǔ)=10011100；當(dāng)M=(200)10=(11001000)2時(shí)，預(yù)置值D′C′B′A′DCBA=［M］補(bǔ)=00111000。②當(dāng)I7~I0=01101000時(shí)，由于M=［預(yù)］補(bǔ)，因此M=［01101000］補(bǔ)=(10011000)2=152。圖5-4-16例5-4-5可編程分頻器

【例5-4-6】

分別用74LS192和74LS169實(shí)現(xiàn)模6加法計(jì)數(shù)器和模6減法計(jì)數(shù)器。解：①用74LS192實(shí)現(xiàn)模6加、減計(jì)數(shù)器。由于74LS192為異步預(yù)置，最大計(jì)數(shù)值N=10，因此，加計(jì)數(shù)時(shí)預(yù)置值=N-M-1=10-6-1=3，減計(jì)數(shù)時(shí)，預(yù)置值=M=6。其態(tài)序表分別如表5-4-13(a)、(b)所示，邏輯圖如圖5-4-17(a)、(b)所示。②用74LS169實(shí)現(xiàn)模6加、減計(jì)數(shù)器。由于74LS169為同步置數(shù)，最大計(jì)數(shù)值N=16，因此，加計(jì)數(shù)時(shí)預(yù)置值=N-M=16-6=10=(1010)2,減計(jì)數(shù)時(shí)預(yù)置值M-1=6-1=5=(0101)2。其態(tài)序表分別如表5-4-13(c)、(d)所示，邏輯圖如圖5-4-17(c)、(d)所示。表5-4-13例7-6態(tài)序表圖5-4-17例7-6模6計(jì)數(shù)器(a)、(c)模6加法計(jì)數(shù)器；(b)、(d)模6減法計(jì)數(shù)器5-5集成寄存器和移位寄存器5.5.1常用集成寄存器一類(lèi)是由多個(gè)(邊沿觸發(fā))D觸發(fā)器組成的觸發(fā)型集成寄存器，如74LS171(4D)、74LS175(4D)、74LS174(6D)、74LS273(8D)等。圖7-18(a)是74LS171的邏輯符號(hào)，其功能表如表7-14所示。其中Cr為異步清0端，當(dāng)Cr=1時(shí)，在CP上升沿作用下，輸出Q接收輸入代碼，若CP無(wú)效時(shí)輸出保持不變。另一類(lèi)是由帶使能端(電位控制式)D觸發(fā)器構(gòu)成的鎖存型集成寄存器，如74LS375(4D)、74LS363(8D)、74LS373(8D)等。圖7-18(b)是八D鎖存器74LS373的邏輯符號(hào)，其功能表見(jiàn)表7-15。當(dāng)EN1EN0=10時(shí)，輸出Q隨輸入D變化，接收輸入代碼；當(dāng)EN1EN0=00時(shí)鎖存代碼；當(dāng)EN0=1時(shí)，輸出端的三態(tài)門(mén)處于禁止?fàn)顟B(tài)，因此輸出為高阻。表5-5-1474LS171功能表表5-5-1574LS373功能表圖5-5-18集成寄存器(a)74LS171的邏輯符號(hào)；(b)74LS373的邏輯符號(hào)5-5.2常用集成移位寄存器

1.四位雙向移位寄存器74LS19474LS194是四位通用移存器，具有左移、右移、并行置數(shù)、保持、清除等多種功能，其內(nèi)部結(jié)構(gòu)與邏輯符號(hào)分別如圖5-5-19(a)、(b)所示，功能表如表5-5-16所示。74LS194各引出端功能如下：

D0~D3:并行數(shù)碼輸入端。

Cr:異步清0端，低電平有效。

SR、SL：右移、左移串行數(shù)碼輸入端。

S1、

S0：工作方式控制端。圖5-5-1974LS194四位雙向移位寄存器(a)邏輯圖；(b)邏輯符號(hào)；(c)時(shí)序圖表5-5-1674LS194功能表從其功能表和圖5-5-19(c)時(shí)序圖可以看出，只要Cr=0，移存器無(wú)條件清0。只有當(dāng)Cr=1，CP上升沿到達(dá)時(shí)，電路才可能按S1S0設(shè)置的方式執(zhí)行移位或置數(shù)操作：S1S0=11為并行置數(shù)，S1S0=01為右移，S1S0=10為左移，時(shí)鐘無(wú)效或雖然時(shí)鐘有效，但S1S0=00則電路保持原態(tài)。2.集成移位寄存器的應(yīng)用

1)實(shí)現(xiàn)數(shù)據(jù)的串—并轉(zhuǎn)換在數(shù)字系統(tǒng)中，信息的傳播通常是串行的，而處理和加工往往是并行的，因此經(jīng)常要進(jìn)行輸入、輸出的串、并轉(zhuǎn)換。圖5-5-20七位串入—并出轉(zhuǎn)換電路表5-5-17七位串入—并出狀態(tài)表圖5-5-21七位并入—串出轉(zhuǎn)換電路表5-5-18七位并入—串出狀態(tài)表2)構(gòu)成移位型計(jì)數(shù)器圖5-5-22移位型計(jì)數(shù)器一般框圖移位型計(jì)數(shù)器的狀態(tài)變化順序必須符合移位的規(guī)律，即①環(huán)型計(jì)數(shù)器。圖5-5-23四位環(huán)型計(jì)數(shù)器(a)邏輯電路；(b)完全狀態(tài)圖

n位環(huán)型計(jì)數(shù)器由n位移存器組成，其反饋邏輯方程為D1=Qn。圖7-23(a)是由74LS194構(gòu)成的四位環(huán)型計(jì)數(shù)器，其輸入方程為SR=Q3，根據(jù)移位規(guī)律作出完全狀態(tài)圖如圖7-23(b)所示。若電路的起始狀態(tài)為Q0Q1Q2Q3=1000，則電路中循環(huán)移位一個(gè)1，環(huán)①為有效循環(huán)。若起始狀態(tài)為Q0Q1Q2Q3=1110，則電路中循環(huán)移位一個(gè)0，環(huán)②為有效循環(huán)。可見(jiàn)，四位環(huán)型計(jì)數(shù)器實(shí)際上是一個(gè)模4計(jì)數(shù)器。環(huán)型計(jì)數(shù)器結(jié)構(gòu)很簡(jiǎn)單，其特點(diǎn)是每個(gè)時(shí)鐘周期只有一個(gè)輸出端為1(或0)，因此可以直接用環(huán)型計(jì)數(shù)器的輸出作為狀態(tài)輸出信號(hào)或節(jié)拍信號(hào)，不需要再加譯碼電路。但它的狀態(tài)利用率低，n個(gè)觸發(fā)器或n位移存器只能構(gòu)成M=n的計(jì)數(shù)器，有(2n-n)個(gè)無(wú)效狀態(tài)。為了使環(huán)型計(jì)數(shù)器具有自啟動(dòng)特性，設(shè)計(jì)時(shí)要進(jìn)行修正。圖5-5-24(a)是修正后的四位環(huán)型計(jì)數(shù)器，它利用74LS194的預(yù)置功能，并進(jìn)行全0序列檢測(cè),有效地消除了無(wú)效循環(huán)，其狀態(tài)圖如圖5-5-24(b)所示。圖5-5-24有自啟動(dòng)特性的環(huán)型計(jì)數(shù)器(a)邏輯電路；(b)完全狀態(tài)圖②扭環(huán)計(jì)數(shù)器(也稱(chēng)循環(huán)碼或約翰遜計(jì)數(shù)器)。

n位扭環(huán)計(jì)數(shù)器由n位移存器組成，其反饋邏輯方程為

n位移存器可以構(gòu)成M=2n計(jì)數(shù)器，無(wú)效狀態(tài)為(2n-2n)個(gè)。扭環(huán)計(jì)數(shù)器的狀態(tài)按循環(huán)碼的規(guī)律變化，即相鄰狀態(tài)之間僅有一位代碼不同，因而不會(huì)產(chǎn)生競(jìng)爭(zhēng)、冒險(xiǎn)現(xiàn)象，且譯碼電路也比較簡(jiǎn)單。圖5-5-25是由74LS194構(gòu)成的四位扭環(huán)計(jì)數(shù)器和它的狀態(tài)圖。它有一個(gè)無(wú)效循環(huán)，不能自啟動(dòng)。圖5-5-25扭環(huán)計(jì)數(shù)器(a)邏輯電路；(b)完全狀態(tài)圖圖5-5-26有自啟特性的扭環(huán)計(jì)數(shù)器扭環(huán)計(jì)數(shù)器輸出波形的頻率比時(shí)鐘頻率降低了2n倍，所以它可以用作偶數(shù)分頻器。如果將反饋輸入方程改為

，則可以構(gòu)成奇數(shù)分頻器，其模值為M=2n-1。圖7-27是用74LS194構(gòu)成的7分頻電路，其態(tài)序表如表7-19所示，其狀態(tài)變化與扭環(huán)計(jì)數(shù)器相似，但跳過(guò)了全0狀態(tài)。表5-5-19M=7分頻器狀態(tài)表圖5-5-27用74LS194構(gòu)成的7分頻電路5-6序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器是能夠循環(huán)產(chǎn)生一組或多組序列信號(hào)的時(shí)序電路，它可以用移位寄存器或計(jì)數(shù)器構(gòu)成。序列信號(hào)的種類(lèi)很多，按照序列循環(huán)長(zhǎng)度M和觸發(fā)器數(shù)目n的關(guān)系一般可分為三種：①最大循環(huán)長(zhǎng)度序列碼，M=2n。②最長(zhǎng)線(xiàn)性序列碼(m序列碼)，M=2n-1。③任意循環(huán)長(zhǎng)度序列碼，M＜2n。5-6.1序列信號(hào)發(fā)生器的設(shè)計(jì)圖5-6-28反饋移位型序列信號(hào)發(fā)生器框圖1.反饋移位型序列信號(hào)發(fā)生器反饋移位型序列碼發(fā)生器的結(jié)構(gòu)框圖如圖7-28所示，它由移位寄存器和組合反饋網(wǎng)絡(luò)組成，從移存器的某一輸出端可以得到周期性的序列碼。其設(shè)計(jì)按以下步驟進(jìn)行：①根據(jù)給定序列信號(hào)的循環(huán)長(zhǎng)度M，確定移存器位數(shù)n，2n-1＜M≤2n。②確定移位寄存器的M個(gè)獨(dú)立狀態(tài)。將給定的序列碼按照移位規(guī)律每n位一組，劃分為M個(gè)狀態(tài)。若M個(gè)狀態(tài)中出現(xiàn)重復(fù)現(xiàn)象，則應(yīng)增加移存器位數(shù)。用n+1位再重復(fù)上述過(guò)程，直到劃分為M個(gè)獨(dú)立狀態(tài)為止。③根據(jù)M個(gè)不同狀態(tài)列出移存器的態(tài)序表和反饋函數(shù)表，求出反饋函數(shù)F的表達(dá)式。④檢查自啟動(dòng)性能。⑤畫(huà)邏輯圖。

【例5-6-7】

設(shè)計(jì)一個(gè)產(chǎn)生100111序列的反饋移位型序列信號(hào)發(fā)生器。解：①確定移存器位數(shù)n。因M=6，故n≥3。②確定移存器的六個(gè)獨(dú)立狀態(tài)。將序列碼100111按照移位規(guī)律每三位一組，劃分六個(gè)狀態(tài)為100、001、011、111、111、110。其中狀態(tài)111重復(fù)出現(xiàn)，故取n=4，并重新劃分六個(gè)獨(dú)立狀態(tài)為1001、0011、0111、1111、1110、1100。因此確定n=4，用一片74LS194即可。③列態(tài)序表和反饋激勵(lì)函數(shù)表，求反饋函數(shù)F的表達(dá)式。首先列出態(tài)序表，然后根據(jù)每一狀態(tài)所需要的移位輸入即反饋輸入信號(hào)，列出反饋激勵(lì)函數(shù)表如表7-20所示。從表中可見(jiàn)，移存器只需進(jìn)行左移操作，因此反饋函數(shù)F=SL。表7-20也表明了組合反饋網(wǎng)絡(luò)的輸出和輸入之間的函數(shù)關(guān)系，因此可填出F的K圖如圖7-29(a)所示，并求得5-6-29［例5-6-7］F的K圖和移存器狀態(tài)圖表5-6-20例5-6-7反饋函數(shù)表Q0Q1Q2Q3F(SL)100100110111111111101100111001④檢查自啟動(dòng)性能。圖5-6-30修正后的F的K圖和移存器狀態(tài)圖⑤畫(huà)邏輯電路。移位寄存器用一片74LS194，組合反饋網(wǎng)絡(luò)可以用SSI門(mén)電路或MSI組合器件實(shí)現(xiàn)。圖5-6-31(a)所示電路中，采用了門(mén)電路實(shí)現(xiàn)反饋函數(shù)。圖5-6-31(b)電路中SL=(Q0Q2)m(1Q310)T采用了4選1MUX實(shí)現(xiàn)反饋函數(shù)。圖5-6-31例5-6-7邏輯電路(a)反饋網(wǎng)絡(luò)采用SSI門(mén)；(b)反饋網(wǎng)絡(luò)采用MSI器件2.計(jì)數(shù)型序列碼發(fā)生器圖5-6-32計(jì)數(shù)型序列碼發(fā)生器結(jié)構(gòu)框圖設(shè)計(jì)過(guò)程分兩步：①根據(jù)序列碼的長(zhǎng)度M設(shè)計(jì)模M計(jì)數(shù)器，狀態(tài)可以自定；②按計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移關(guān)系和序列碼的要求設(shè)計(jì)組合輸出網(wǎng)絡(luò)。由于計(jì)數(shù)器的狀態(tài)設(shè)置和輸出序列沒(méi)有直接關(guān)系，因此這種結(jié)構(gòu)對(duì)于輸出序列的更改比較方便，而且還能同時(shí)產(chǎn)生多組序列碼。

【例5-67-8】設(shè)計(jì)一個(gè)產(chǎn)生1101000101序列碼的計(jì)數(shù)型序列碼發(fā)生器。

解：①因M=10，可選用74161設(shè)計(jì)一個(gè)模10計(jì)數(shù)器，并采用OC置數(shù)法來(lái)實(shí)現(xiàn)，有效狀態(tài)為0110~1111。②設(shè)計(jì)組合輸出網(wǎng)絡(luò)。根據(jù)計(jì)數(shù)狀態(tài)和輸出序列的對(duì)應(yīng)關(guān)系，列出真值表如表7-21所示。Z輸出的卡諾圖如圖7-33(a)所示，若采用8選1MUX實(shí)現(xiàn)邏輯函數(shù)，則可求得圖7-33例7-8實(shí)現(xiàn)Z的K圖及邏輯電路(a)K圖；(b)邏輯電路

【例7-9】

設(shè)計(jì)一個(gè)能同時(shí)產(chǎn)生兩組序列碼的雙序列碼發(fā)生器，要求兩組代碼分別是：Z1—110101，Z2—010110。解：首先用74LS194設(shè)計(jì)一個(gè)能自啟動(dòng)的模6扭環(huán)計(jì)數(shù)器如圖7-34(a)所示，并列出組合輸出電路的真值表如表7-22所示；然后用一片3-8譯碼器和與非門(mén)實(shí)現(xiàn)組合輸出網(wǎng)絡(luò)；最后畫(huà)出邏輯電路如圖7-34(b)所示。組合電路的輸出函數(shù)式為圖7-34例7-9邏輯電路

(a)模6計(jì)數(shù)器；(b)雙序列碼發(fā)生器電路表7-22例7-9真值表

7.3.2m序列碼發(fā)生器

m序列碼也稱(chēng)偽隨機(jī)序列碼，其主要特點(diǎn)是：①每個(gè)周期中，“1”碼出現(xiàn)2n-1次，“0”碼出現(xiàn)2n-1-1次，即0、1出現(xiàn)的概率幾乎相等。②序列中連1的數(shù)目是n，連0的數(shù)目是n-1。③分布無(wú)規(guī)律，具有與白噪聲相似的偽隨機(jī)特性。

m序列碼發(fā)生器是一種反饋移位型結(jié)構(gòu)的電路，它由n位移位寄存器加異或反饋網(wǎng)絡(luò)組成，其序列長(zhǎng)度M=2n-1，只有一個(gè)冗余狀態(tài)即全0狀態(tài)，所以稱(chēng)為最大線(xiàn)性序列碼發(fā)生器。由于其結(jié)構(gòu)已定型，且反饋函數(shù)和連接形式都有一定規(guī)律，因此利用查表的方式就可以設(shè)計(jì)出m序列碼。表7-23m序列反饋函數(shù)表表7-23列出了部分m序列碼的反饋函數(shù)F和移存器位數(shù)n的對(duì)應(yīng)關(guān)系。如果給定一個(gè)序列信號(hào)長(zhǎng)度M，則根據(jù)M=2n-1求出n，由n查表便可得到相應(yīng)的反饋函數(shù)F。例如，要產(chǎn)生M=7的m序列碼，首先根據(jù)M=2n=1，確定n=3，再查表可得反饋函數(shù)F=Q1Q3(即74LS194的F=Q0Q2)。但由于電路處于全0狀態(tài)時(shí)F=0，故采用此方法設(shè)計(jì)的m序列發(fā)生器不具有自啟動(dòng)特性。為了使電路具有自啟動(dòng)特性可以采取兩種方法：①在反饋方程中加全0校正項(xiàng)其邏輯電路如圖7-35(a)所示。②利用全0狀態(tài)重新置數(shù)從而實(shí)現(xiàn)自啟動(dòng)，其邏輯電路如圖7-35(b)所示。該電路輸出的m序列碼為0011101。圖7-35M=7的m序列碼發(fā)生器電路(a)

加全0校正項(xiàng)；(b)利用全0狀態(tài)置數(shù)7.4以MSI為核心的同步時(shí)序電路的分析與設(shè)計(jì)7.4.1分析方法

圖7-36例7-10邏輯電路圖7-36例7-10邏輯電路

【例7-10】分析圖7-36所示同步時(shí)序電路。解：該電路無(wú)外部輸入信號(hào)，其輸出取自計(jì)數(shù)器的輸出端QDQCQBQA，是Moore型電路。①求寫(xiě)激勵(lì)(控制)方程。②列狀態(tài)遷移表，畫(huà)狀態(tài)圖。先根據(jù)激勵(lì)方程與74161的功能確定每個(gè)狀態(tài)下的激勵(lì)信號(hào)及操作功能，然后確定其次態(tài)，因而得出該電路的態(tài)序表如表7-24所示。③分析功能。該電路是模12計(jì)數(shù)器，若從QD端輸出，則可以得到12分頻的對(duì)稱(chēng)方波。表7-24