《數(shù)字電子技術基礎》第6章觸發(fā)器和定時器

6.2同步RS觸發(fā)器6.4觸發(fā)器邏輯功能的轉換6.6555定時器6.3邊沿觸發(fā)器6.1基本RS觸發(fā)器第6章觸發(fā)器和定時器6.5觸發(fā)器的動態(tài)特性教學要求掌握：RS、JK、D、T、T’觸發(fā)器的邏輯功能；邊沿觸發(fā)器的觸發(fā)特點。

理解：觸發(fā)器邏輯功能的轉換。了解：主從觸發(fā)器的觸發(fā)特點；基本RS、同步RS觸發(fā)器的工作原理。概述數(shù)字電路:分組合邏輯電路和時序邏輯電路兩大類組合邏輯電路的基本單元是基本門時序邏輯電路的基本單元是觸發(fā)器。觸發(fā)器是數(shù)字電路中一種基本的單元電路，它具有兩個穩(wěn)定狀態(tài)，能夠存儲一位二進制信息，用于記憶時序數(shù)字電路的狀態(tài)。電路結構不同邏輯功能不同1)RS觸發(fā)器3)主從觸發(fā)器1)基本觸發(fā)器二.觸發(fā)器的分類2)同步觸發(fā)器4)邊沿觸發(fā)器2)JK觸發(fā)器3)D觸發(fā)器4)T觸發(fā)器觸發(fā)器的必備特點1.具有兩個能自行保持的穩(wěn)態(tài)(1態(tài)或0態(tài))；2.外加觸發(fā)信號時，電路的輸出狀態(tài)可以翻轉；3.在觸發(fā)信號消失后，也能將獲得的新態(tài)保存下來。5)T′觸發(fā)器觸發(fā)器有兩個輸出端：。正常時它們是互補的。當稱觸發(fā)器為“1”態(tài)；當稱觸發(fā)器為“0”態(tài)。輸入信號引起觸發(fā)器狀態(tài)改變叫觸發(fā)；Qn+1Qntn第6章觸發(fā)器和定時器Q為觸發(fā)器的狀態(tài)觸發(fā)前觸發(fā)器所處的狀態(tài)稱為現(xiàn)態(tài)(或原狀態(tài))，記為Qn；觸發(fā)后觸發(fā)器所處的狀態(tài)稱為次態(tài)（或新狀態(tài)），記為Qn+1

。１.電路組成邏、輯符號和工作原理信號輸入端低電平有效。6.1基本RS觸發(fā)器6.1.1與非門基本RS觸發(fā)器p32表6.1.1與非門基本RS觸發(fā)器的狀態(tài)表RS功能說明010001101×0×禁止01011010000Qn+1=1

置1Qn+1=0

置0Qn+1=Qn保持101011010011111101100101.置1功能

S=0，R=1時，無論觸發(fā)器之前處于何種狀態(tài)，觸發(fā)器置1態(tài)，稱為置1或置位；S（Set）端稱為置1（置位）端，置位輸入信號（S）低電平有效，在邏輯符號中用小圓指明。當R=0、S=1時，無論觸發(fā)器之前處于何種狀態(tài)，觸發(fā)器置為0態(tài)，稱為置0或復位；R（Reset）端稱為置0（復置位）輸入端，復位輸入信號（R）低電平有效，在邏輯符號中用小圓指明。2.置0功能3.保持功能Qn+1=Qn保持即觸發(fā)器具有的存儲功能。4.禁止輸入禁止R=S=0輸入。

邏輯功能歸納：S與R相同，R=S=0，禁用；

R=S=1，保持；

S與R不同，R

S，Q隨R變。次態(tài)Qn+1的卡諾圖特性方程觸發(fā)器的特性方程:

觸發(fā)器次態(tài)Qn+1與輸入、現(xiàn)態(tài)Qn之間的邏輯關系式。11001110011010000100功能Qn+1QnSR基本RS觸發(fā)器特性表110Qn+1=1置10Qn+1=0置0××

禁用（不定）Qn+1=Qn保持S

RQn２.觸發(fā)器的特性方程p32觸發(fā)特點:輸入信號R和S直接改變觸發(fā)器的狀態(tài)，稱為直接觸發(fā)。輸入信號的任何一次改變，都可能引起觸發(fā)器狀態(tài)變化。3.觸發(fā)特點和工作波形圖在忽略門電路的傳輸延時的情況下，繪制觸發(fā)器工作波形的步驟是：1)根據(jù)輸入信號確定觸發(fā)時刻tn（任何輸入信號的變化沿都是可能的觸發(fā)時刻）；2)將時間區(qū)間[tn,tn+1）的輸入信號值和前一時間區(qū)間（tn-1,tn）觸發(fā)器的現(xiàn)態(tài)代入觸發(fā)器功能方程計算，或狀態(tài)表，得到時間區(qū)間（tn,tn+1）上的次態(tài)，畫出波形圖。工作波形圖(時序圖）可直觀反映觸發(fā)器的觸發(fā)特點。工作波形圖及時序圖保持置0保持RSQQ置1禁止保持置0RS000×0010100011100110111001111直接觸發(fā)抗干擾能力差!例如,R的負窄脈沖。

輸入信號的任何一次改變，都可能引起觸發(fā)器狀態(tài)變化?。埃埃保保保?.1.2或非門基本RS觸發(fā)器１.電路組成邏、輯符號和工作原理表6.1.2或門基本RS觸發(fā)器的狀態(tài)表RS功能說明000011010101101000101101Qn+1=Qn保持1101011Qn+1=1置1Qn+1=0置0100100×禁止1010×1.置1功能

R=0，S=1時，置1或置位；2.置0功能當R=1、S=0時，置0或復位；R（Reset）端稱為置0（復位）輸入端，復位輸入信號（R）高電平有效，符號中無小圓。3.保持功能R=S=0時，保持不變，即觸發(fā)器的存儲功能。

4.禁止輸入破壞輸出端的互補狀態(tài)S（Set）端稱為置1（置位）端，置位輸入信號（S）高電平有效，在邏輯符號中無小圓。邏輯功能歸納：S與R相同，R=S=0，保持；

R=S=1，禁用；

S與R不同，R

S，Q隨S變。次態(tài)Qn+1的卡諾圖特性方程表6.1.2或門基本RS觸發(fā)器的狀態(tài)表RS功能說明000011010101101011Qn+1=Qn保持11Qn+1=1置1Qn+1=0置000×禁止×SRQnP19２.觸發(fā)器的特性方程觸發(fā)特點:輸入信號R和S直接改變觸發(fā)器的狀態(tài)，稱為直接觸發(fā)。輸入信號的任何一次改變，都可能引起觸發(fā)器狀態(tài)變化。3.觸發(fā)特點和工作波形圖RSQQ置0置1保持禁止置0保持直接觸發(fā)抗干擾能力差!如R的窄脈沖基本RS觸發(fā)器的特點（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關，而且與觸發(fā)器的現(xiàn)態(tài)(原態(tài)）有關。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉，實現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)，必須是互補關系，且有約束條件。在數(shù)字電路中，凡根據(jù)輸入信號R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器。集成基本RS觸發(fā)器EN＝1時工作EN＝0時禁止1S3S傳輸門的另一控制端EN的反

(a)74LS279的引腳圖

16

15

14

13

12

11

10

9

74LS279

1

2

3

4

5

6

7

8

VCC4S

4R

4Q3SA3SB

3R

3Q

1R1SA1SB1Q

2R

2S

2QGND

內4個RS

(b)CC4044的引腳圖

16

15

14

13

12

11

10

9

CC4044

1

2

3

4

5

6

7

8

VDD

4S

4R

1Q

3R

3S

3Q

2Q

4Q

EN

1S

1R

EN

2R

2SVSS

內4個RS

基本RS觸發(fā)器：直接觸發(fā)(R、Ｓ信號直接改變輸出狀態(tài)）

改變時間受同步信號控制的觸發(fā)方式統(tǒng)稱為同步觸發(fā)（廣義）。

多數(shù)數(shù)字系統(tǒng)的工作都是在一個控制脈沖的作用下運行的。這個控制脈沖稱為時鐘脈沖CP（ClockPulse），一般為周期性矩形脈沖。6.2同步RS觸發(fā)器可用同步信號的邊緣（上升沿、下降沿）或電平（高、低電平）實現(xiàn)同步觸發(fā)，前者稱為邊沿觸發(fā)；后者稱為電平觸發(fā)，習慣上稱為同步觸發(fā)（狹義）。1)電路的組成及工作原理CP＝0時，R′=S′=1，觸發(fā)器保持原來狀態(tài)不變。CP＝1時，工作情況與與非門基本RS觸發(fā)器相同。同步脈沖無非圈，高電平有效C(Control)控制信號，1表示控制1R和1S特性表特性方程CP=1期間有效CPRSQnQn+1功能0×

×

×Qn

保持1000100101

保持1010101111

置111001

10100

置01

11

01

11

1不用不用不允許P13邏輯功能歸納：S與R相同，R=S=0，保持；

R=S=1，禁用；

S與R不同，R

S，Q隨S變。主要特點波形圖（1）時鐘控制。在CP＝1期間接收輸入信號，CP＝0時狀態(tài)保持不變。這是與基本RS觸發(fā)器的顯著不同。（2）R、S之間有約束。不能允許出現(xiàn)R和S同時為1的情況，否則會使觸發(fā)器處于不確定的狀態(tài)。不變不變不變不變不變不變置1置0置1置0不變CP=1,由RS決定CP=0,不變例已知同步RS觸發(fā)器的CP、R、S的波形及觸發(fā)器的初態(tài)，畫出輸出端的波形。問題:在CP=1期間，R、S狀態(tài)改變，或者引入了干擾，輸出Q是否變化？答:都可能改變輸出Q，此時，時鐘控制無效。00100100100011例6.2.1試分析圖6.2.3所示的4位二進制數(shù)碼寄存器的工作原理。解：數(shù)碼從數(shù)據(jù)端D3D2D1D0輸入，從觸發(fā)器的Q3Q2Q1Q0輸出，LD（Laod）是寄存器裝載控制信號，即同步信號。當LD=0時，4個同步RS觸發(fā)器的Q不變，存儲已裝入的數(shù)據(jù)。當LD=1時，輸入數(shù)據(jù)裝入同步RS觸發(fā)器。10同步觸發(fā)器的另一個缺點是直通現(xiàn)象。例如，圖6.2.4電路中的3個同步RS觸發(fā)器級聯(lián)。當CP=1時，3個觸發(fā)器的輸出完全相同；為了消除直通現(xiàn)象，級聯(lián)觸發(fā)器必須是邊沿觸發(fā)器（見6.3節(jié)）。當CP=0時，3個觸發(fā)器存儲相同的值。1101110

邊沿觸發(fā)器:利用同步信號的邊沿（上升沿或下降沿）實現(xiàn)同步的觸發(fā)器。6.3邊沿觸發(fā)器實現(xiàn)邊沿觸發(fā)的方式有:主從型、

傳輸延時型維持阻塞型。各種觸發(fā)方式都可以實現(xiàn)不同功能的觸發(fā)器，即:RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器T’觸發(fā)器。6.3.1主從型RS觸發(fā)器1）電路組成及工作原理（1）接收輸入信號過程CP=1期間：主（M,master）觸發(fā)器控制門打開，接收輸入信號R、S。

從（S,slave）觸發(fā)器控制門封鎖，其狀態(tài)保持不變。主（master）觸發(fā)器從（slave）觸發(fā)器主從觸發(fā)器的CP反相，消除了直通。10（2）輸出信號過程

CP下降沿（↓）到來時，主觸發(fā)器控制門封鎖，在CP=1期間接收的內容被存儲起來。同時，從觸發(fā)器控制門被打開，接收主觸發(fā)器的輸入信號，輸出端隨之改變狀態(tài)。在CP=0期間，由于主觸發(fā)器保持狀態(tài)不變，因此從觸發(fā)器的狀態(tài)即Q的值當然不變。CP↓時有效特性方程01表6.3.1主從RS觸發(fā)器的狀態(tài)表CPRS功能↓0000保持11↓0101置111↓1000置010↓110×禁止1×2）觸發(fā)特點

CP=1期間接收輸入信號；CP下降沿到來時輸出狀態(tài)發(fā)生改變。即：主從RS觸發(fā)器的輸入數(shù)據(jù)是CP=1期間的R、S值，觸發(fā)器的輸出則相對于輸入信號延遲到CP的下降沿變化。①采樣→觸發(fā)2個階段②當干擾出現(xiàn)在CP=1期間，則仍會影響觸發(fā)器的狀態(tài)。表示這種延遲作用?！叭恰北硎具呇赜|發(fā)。小圓則進一步指明是下降沿觸發(fā)。圖6.3.2主從RS觸發(fā)器的波形圖QQRSCP

雖然主從觸發(fā)器克服了觸發(fā)器間的直通，但由于它們在CP=1期間接收輸入信號，導致抗干擾能力差。0010010001116.3.2傳輸延時型JK觸發(fā)器在傳輸延時（tpd）內門電路的輸出不能跟隨其輸入變化，即其輸出具有保持作用。利用門電路的這一保持作用可構成傳輸延時型邊沿觸發(fā)器。1）電路組成及工作原理RS（2）時鐘CP=1(包括上升沿)瞬時，觸發(fā)器仍然保持不變工作原理：（1）CP=0時，觸發(fā)器保持不變

L1=L2=1,并且第二級的2個與或非門等效為1個與非門基本RS觸發(fā)器，其復位端為L1,

置位端為L2，輸入低電平有效。從時鐘CP的上升沿開始，超過1個與非門的傳輸延時（tpd）之后，01110>tpd與非門輸出改變，但觸發(fā)器輸出保持。1RS如：L1=0,與或非門的下與非門輸出為0,但上與非門輸出為1,Q與Q均不變.CP=0,等效為1個與非門00011(3)時鐘CP下降沿到（），觸發(fā)器狀態(tài)變化

從CP的下降沿開始（1→0瞬間），在1個與非門的傳輸延時（tpd）內，2個與非門保持其輸出,與或非門為與非門基本RS觸發(fā)器：超過1個與非門的傳輸延時（tpd）之后，L1=L2=1,觸發(fā)器保持前述變化的結果。1RS0JK可以任意取值，沒有約束.因Qn與Qn互補，且引入J、K門，無論JK如何取值，不會出現(xiàn)R=S=00101110CP=0,等效為1個與非門00P6與非門圖P8公式特性方程：J、K是距CP下降沿之前tpd秒的任意邏輯值。tpd是納秒級，可以認為J、K是CP下降沿前瞬時的任意邏輯值。表6.3.2JK觸發(fā)器的狀態(tài)表CPJK功能↓000011↓0010↓0111↓0110邏輯功能歸納：J與K相同，J=K=0，保持；

J=K=1，翻轉；

J與K不同，Q隨J變。保持01置010置111翻轉電路特點時序圖只要窄脈沖干擾不出現(xiàn)在CP的下降沿，則不影響觸發(fā)器的輸出狀態(tài)。由本例推廣，傳輸延時型邊沿觸發(fā)器抗干擾能力強。狀態(tài)圖

狀態(tài)圖是反映時序數(shù)字電路狀態(tài)轉換及狀態(tài)轉換條件的圖形，它可以描述時序電路的功能。觸發(fā)器有2個狀態(tài)：0和1，用圓圈表示；箭頭表示狀態(tài)轉換的方向和一個有效的時鐘（例如，邊沿JK觸發(fā)器的下降沿），旁邊注明狀態(tài)轉換條件。例如，觸發(fā)器由0態(tài)轉換為1態(tài)的條件是：J=1，K=×（0或1）。0

J=1K=×1

J=×

K=1

J=0

K=×

J=×

K=0CPJK功能↓0000保持11↓0100置010↓1001置111↓1101翻轉10&G1&G2&G4&G3&G5&G6置0維持線CPABRSQQRDSDD置1維持線置1阻塞線置0阻塞線01011111）CP=0時，1.電路結構2.工作原理6.3.3維持阻塞D觸發(fā)器&G1&G2&G4&G3&G5&G6①置0維持線CPABRSQQRDSDD置1維持線置1阻塞線置0阻塞線01011111100D=0,G3=0，有3個作用。(1)置0：使Q=0。(2)置0維持：G3=0通過①線，D無論如何變化維持Q=0。(3)阻塞置1：G5=1，使G6=0，阻塞了G4=0，也就阻塞了Q=1。2）在CP=1的前端（上跳沿）（）設D=0Q=0&G1&G2&G4&G3&G5&G6①置0維持線CPABRSQQRDSDD

③置1維持線②置1阻塞線④置0阻塞線設D=1.11(1)置1：使Q=1。111101G4=0，也有3個作用。001010(2)置1維持：G4=0通過③線，使G6維持置1。D無論如何變化維持Q=1。(3)阻塞置0：G4=0，阻塞了G3置0，也阻塞了Q=0。&G1&G2&G4&G3&G5&G6置0維持線CPABRSQQRDSDD置1維持線置1阻塞線置0阻塞線01011111003）在CP=1的后端（）,維持阻塞保證基本RS觸發(fā)器的RS端不隨D端變化，因此Q端不變化。11上升沿時刻有效上升沿時,無圈特點:抗干擾能力極強，工作速度很高。表6.3.3維持阻塞型D觸發(fā)器的狀態(tài)表表中“↑”表示CP由0跳變?yōu)?的上升沿;D是CP上升沿前瞬時的輸入邏輯值。CPD功能↑000置01↑101置11在時鐘脈沖CP作用下，D觸發(fā)器僅具有置0和置1功能，常用于存儲1位二進制碼，故稱為數(shù)碼（Digit）觸發(fā)器。異步復位和置位表6.3.4維持阻塞型D觸發(fā)器的狀態(tài)表RdSdCPD功能00××××禁止01×××0異步復位10×××1異步置位11↑000置0111↑101置1101010110異步：其作用與CP無關，故名異步。如圖，異步復位Sd和置位Rd是低電平有效控制，其作用優(yōu)先，不受時鐘控制。同樣，其他功能的觸發(fā)器也可以有多個同步輸入和異步復位、異步置位信號。只要窄脈沖干擾不出現(xiàn)在CP的上升沿，則不影響觸發(fā)器的輸出狀態(tài)。此外，異步輸入端的作用優(yōu)先（見Sd=0處）。由本例推廣，維持阻塞型邊沿觸發(fā)器抗干擾能力強。觸發(fā)特點：集成邊沿D觸發(fā)器注意：CC4013的異步輸入端RD和SD為高電平有效。CP上升沿觸發(fā)6.4.1D觸發(fā)器轉換為T和T′觸發(fā)器

T觸發(fā)器：在有效時鐘作用下，具有觸發(fā)翻轉和保持2種功能的觸發(fā)器；用1個維持阻塞D觸發(fā)器和1個異或門可組成維持阻塞T觸發(fā)器。6.4觸發(fā)器邏輯功能的轉換轉換方法：令已有觸發(fā)器和待求觸發(fā)器的特性方程相等，求出轉換邏輯電路。下P481DC1Q=1T1TC1QQ當T恒為1時，D觸發(fā)器轉化為T’觸發(fā)器可見，T’觸發(fā)器僅具有翻轉功能。T′特性方程T′觸發(fā)器：僅具有觸發(fā)翻轉功能的觸發(fā)器稱為T’觸發(fā)器。6.4.2觸發(fā)器的邏輯功能轉換方法邏輯功能RSJKDTT′特性方程6.4.2觸發(fā)器的邏輯功能轉換方法：令已有觸發(fā)器和待求觸發(fā)器的特性方程相等，求出轉換邏輯電路。上P46例如，將維持阻塞D觸發(fā)器轉換為維持阻塞JK觸發(fā)器T觸發(fā)器特性方程：與JK觸發(fā)器的特性方程比較，得：電路圖JK觸發(fā)器→T觸發(fā)器將JK觸發(fā)器轉換為T和T＇觸發(fā)器JK觸發(fā)器的特性方程:0110↓1110↓0100↓110000↓功能KJCP保持10置001置111翻轉T＇觸發(fā)器特性方程：與JK觸發(fā)器的特性方程比較，得：電路圖變換T＇觸發(fā)器的特性方程：JK觸發(fā)器→T＇觸發(fā)器JK觸發(fā)器的特性方程:1.JK觸發(fā)器→T觸發(fā)器2.JK觸發(fā)器→T＇觸發(fā)器5.D觸發(fā)器→T觸發(fā)器6.D觸發(fā)器→T＇觸發(fā)器3.JK觸發(fā)器→D觸發(fā)器4.JK觸發(fā)器→RS觸發(fā)器7.D觸發(fā)器→JK觸發(fā)器8.D觸發(fā)器→RS觸發(fā)器9.RS觸發(fā)器→T觸發(fā)器10.RS觸發(fā)器→T＇觸發(fā)器11.RS觸發(fā)器→JK觸發(fā)器12.RS觸發(fā)器→D觸發(fā)器*6.5觸發(fā)器的動態(tài)特性觸發(fā)器由門電路組成，每個門都存在傳輸延時。因此，觸發(fā)器的輸入信號、時鐘信號必須在時間順序上恰當配合，才能保證觸發(fā)器穩(wěn)定可靠地實現(xiàn)其邏輯功能。設每個與非門的傳輸時間為tpd。觸發(fā)器同步輸入信號與時鐘信號之間的時間關系稱為觸發(fā)器的動態(tài)特性。一、輸入信號的建立時間和保持時間(一)建立時間

tset要求觸發(fā)器輸入信號先于

CP

信號的時間。(二)保持時間

th指保證觸發(fā)器可靠翻轉，

CP

到來后輸入信號需保持的時間。邊沿

D

觸發(fā)器的tset和th均在10ns左右。CPD010101≥≥≥≥二、時鐘觸發(fā)器的傳輸延遲時間

指從CP觸發(fā)沿到達開始，到輸出端Q、Q

完成狀態(tài)改變所經(jīng)歷的時間。(一)tCPLHCP有效沿后，輸出端由低電平變?yōu)楦唠娖降膫鬏斞舆t時間。CPQtCPLHtCPHLQTTL邊沿D觸發(fā)器7474，tCPLH=2tpd。0&G1&G2&G4&G3&G5&G6①置0維持線CPABRSQQRDSDD

③置1維持線②置1阻塞線④置0阻塞線11111101001010一由于每一級門電路的傳輸延遲，使時鐘觸發(fā)器的最高工作頻率受到限制。7474，fmax

≥15MHz。三、時鐘觸發(fā)器的最高時鐘頻率fmax(二)tCPHLCP有效沿后，輸出端由高電平變?yōu)榈碗娖降膫鬏斞舆t時間。TTL邊沿D觸發(fā)器7474，tCPHL=3tpd。(三)觸發(fā)器傳輸延遲時間tfCP有效沿后，輸出狀態(tài)到達穩(wěn)定需要的時間。tf=max{tCPLH,tCPHL}D觸發(fā)器7474，tf

=3tpd&G1&G2&G4&G3&G5&G6CPABRSQQRDSDD置1維持線置1阻塞線置0阻塞線0101110111小結

觸發(fā)器是數(shù)字電路的極其重要的基本單元。觸發(fā)器有兩個穩(wěn)定狀態(tài)，在外界信號作用下，可以從一個穩(wěn)態(tài)轉變?yōu)榱硪粋€穩(wěn)態(tài)；無外界信號作用時狀態(tài)保持不變。因此，觸發(fā)器可以作為二進制存儲單元使用。

觸發(fā)器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態(tài)圖和波形圖等5種方式來描述。觸發(fā)器的特性方程是表示其邏輯功能的重要邏輯函數(shù)，時常用來作為判斷電路狀態(tài)轉換的依據(jù)。

同一種功能的觸發(fā)器，可以用不同的電路結構形式來實現(xiàn)；反過來，同一種電路結構形式，可以構成具有不同功能的各種類型觸發(fā)器。

各種不同邏輯功能的觸發(fā)器的特性方程為：RS：Qn+1=S+RQn，其約束條件為：RS＝0JK：Qn+1=JQn+KQnD：Qn+1=DT：Qn+1=TQn+TQnT＇：Qn+1=Qn555定時器是一多用途的數(shù)字模擬混合集成電路，最大的優(yōu)點是電源電壓范圍大，為3V～18V.可以和TTL和CMOS器件兼容，同時驅動電流大約為200mA.可以構成單穩(wěn)態(tài)觸發(fā)器、

多諧振蕩器、

壓控振蕩器等多種應用電路，并直接驅動負載。6.6555定時器電阻分壓器2個電壓比較器RS觸發(fā)器反相器CH7555定時器電路框圖放電管555定時器的構成電壓比較器的功能：v+>v-，vO=1v+<v-，vO=0C1(同相）和C2(反相）5kΩ

5kΩ

5kΩ

6.6.1555定時器的功能CH7555定時器符號圖地低電位觸發(fā)端高電位觸發(fā)端放電端電源端清零端輸出端電壓控制端GNDTRIGTH（電位）6（電位）2Rd(邏輯電平)4OUT(邏輯電平)3DIS(NMOS管)7×××注：“×”表示任意電位。

表6.6.1CH7555功能表低電平0110低電平導通>2VDD/3>VDD/3>2VDD/3>VDD/3100110高電平高電平高電平10低電平導通>VDD/3<2VDD/3<2VDD/30保持保持<VDD/3高電平<VDD/310101截止555定時器的工作原理6.6.2由555定時器構成的施密特觸發(fā)器施密特觸發(fā)器是一種能夠把輸入波形整形成為適合于數(shù)字電路需要的矩形脈沖的電路。由集成運放構成的施密特觸發(fā)器（滯環(huán)比較器）的傳輸特性如下。vIvO1vIvOuoui0VT+VT-傳輸特性+6V-6V上閾值電壓2VDD/3下閾值電壓VDD/3反相傳輸特性同相傳輸特性反相施密特觸發(fā)器的傳輸特性6.6.2由555定時器構成的施密特觸發(fā)器反相施密特觸發(fā)器的構成vovi08V4V傳輸特性VDD上閾值電壓下閾值電壓VDD=12V時施密特觸發(fā)器的工作原理0電源vi1/3VDD2/3VDDCC5k5k5k12VDDV-C(2)(6)(5)(8)≥1≥1≥11RSGvO(4)(3)(7)(1)DISO1vTHTRIGRRD1vovi0VT+VT-10010101101000≥2/3VDD10011<2VDD/3≤1/3VDD施密特觸發(fā)器的特點集成施密特觸發(fā)器四二輸入施密特觸發(fā)與非門集成施密特觸發(fā)器在集成電路手冊中被歸類在門電路中六單輸入施密特觸發(fā)非門施密特觸發(fā)器的應用圖6.6.5脈沖鑒幅×××DIS(NMOS管)7OUT(邏輯電平)3Rd(邏輯電平)4（電位）2TH（電位）6低電平低電平導通>2VDD/3>VDD/3高電平高電平高電平低電平導通>VDD/3<2VDD/3保持保持<VDD/3高電平截止圖6.6.3脈沖幅度和邊沿整形圖6.6.4三角波變換成矩形波1/3VDD2/3VDD(a)整形電路的輸入、輸出波形輸入輸出UT+UT－1輸入輸出UT+UT－(b)幅度鑒別的輸入、輸出波形(c)多諧振蕩器CRucu'ouoUi0t0UotT+UT-U波形變換

單穩(wěn)態(tài)觸發(fā)器在數(shù)字電路中一般用于定時（產生一定寬度的矩形波）、整形（把不規(guī)則的波形轉換成寬度、幅度都相等的波形）以及延時（把輸入信號延遲一定時間后輸出）等。（1）電路有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。（2）在外來觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)。（3）暫穩(wěn)態(tài)是一個不能長久保持的狀態(tài)，經(jīng)過一段時間后，電路會自動返回到穩(wěn)態(tài)。

暫穩(wěn)態(tài)的持續(xù)時間與觸發(fā)脈沖無關，僅決定于電路本身的參數(shù)。特點：6.6.3由555定時器構成的單穩(wěn)態(tài)觸發(fā)器電路構成（1）接電源穩(wěn)態(tài)時當無輸入時，即VI=VDD，如NMOS管截止，C充電。當VC上升到2/3VDD時，NMOS管導通，C放電到0，輸出低電平。工作原理圖7.4.5單穩(wěn)態(tài)電路波形圖TTWVDDDISvoTH放電管(NMOS)輸出閾值輸入閾值輸入復位導通0××0導通0＞1/3VDD＞2/3VDD1不變不變＞1/3VDD＜2/3VDD1截止1＜1/3VDD×1RDTRIG穩(wěn)態(tài)暫穩(wěn)態(tài)0（2）當輸入負跳變時，則輸出1，NMOS管截止，C充電，電路進入暫穩(wěn)態(tài)。當VC上升到2/3VDD時，NMOS管導通，C放電到0，輸出低電平。1001RviCC5k5k5k12VDDV-C(2)(6)(5)(8)≥1≥1≥11RSGvO(4)(3)(7)(1)DISO1vTHTRIGRDR1CvC110110

電路要求：TI<TW,否則電路轉化為反相器。TI暫穩(wěn)態(tài)持續(xù)時間（TW）的計算起始值Vc(0+)=0,VC(∞)=VDD，VC(t)=VDD2/3,τ=RC因為VDD單穩(wěn)態(tài)觸發(fā)器的應用