高電源抑制的帶隙基準(zhǔn)源設(shè)計(jì)方案

【W(wǎng)ord版本下載可任意編輯】高電源抑制的帶隙基準(zhǔn)源設(shè)計(jì)方案本文通過結(jié)合LDO與Brokaw基準(zhǔn)，設(shè)計(jì)出了高PSR的帶隙基準(zhǔn)，此帶隙基準(zhǔn)輸出的1.186V電壓的低頻PSR為-145dB，PSR為-36dB，溫漂可以到達(dá)7.5ppm，適用于電子鎮(zhèn)流器芯片。本設(shè)計(jì)還優(yōu)化了啟動(dòng)部分，使新的帶隙基準(zhǔn)可以在短時(shí)間內(nèi)順利啟動(dòng)。

1電路構(gòu)造

1.1基準(zhǔn)

目前的基準(zhǔn)可以有多種實(shí)現(xiàn)方案：混合電阻，Buckvoltagetransfercell，但是修調(diào)復(fù)雜，不宜工業(yè)化。本設(shè)計(jì)采用Brokaw基準(zhǔn)，其較易實(shí)現(xiàn)高壓基準(zhǔn)輸出，并且其溫漂、PSR及啟動(dòng)特性均較好。本文采用的改良的Brokaw基準(zhǔn)的構(gòu)造如圖1所示。

對(duì)此的分析：

三極管的輸出電流公式：

其中I是三極管射極電流，Is與射極面積成正比，n為一常數(shù)，取1。這里，取VQC2：VQC1=8：1，因此Is2=8xIs1，又I1=I2，分別代入(1)并相除，整理得：

其中Vbe1是負(fù)溫度系數(shù)，Vt是正溫度系數(shù)，RC2與RC1是同類電阻，溫度系數(shù)相抵消，選擇合理的RC2/RC1，就可以得到一階補(bǔ)償為0的基準(zhǔn)電壓，可以很好的滿足本芯片的要求。

在電流鏡的選取上，采用威爾遜電流鏡，精度高，不需外加偏置電路，因此電源抑制比較高。輸出管采用mos管，對(duì)VQC5、VQC1支路電路影響小。通過增加MC1，使VQC2和VQC1的集電極電位相近，減小誤差。

產(chǎn)生的Vref為4.75V，在放大電壓的同時(shí)，PSR、溫漂均放大了4倍，即PSR升高了12dB(在隨后的仿真波形中可以看到)。

1.2LDO

LDO在低頻時(shí)的PSR主要取決于運(yùn)放的增益，為此選擇折疊共源共柵電路。此LDO電路基于文獻(xiàn)中的電路修改，如圖2所示，并采用PSR高的偏置生成電路。

1.3啟動(dòng)電路

Brokaw本身存在0狀態(tài)，VQC5基極為高電平，VQC2、VQC1基極為低電平，因此引入如圖3的啟動(dòng)電路。

圖3中右下角即為啟動(dòng)電路。對(duì)于常規(guī)Brokaw基準(zhǔn)，當(dāng)VQC2基極電壓低于啟動(dòng)電壓時(shí)，VQCS2將VQC5基極電壓拉低VQC2基極電壓拉高，使電路啟動(dòng)，所以VQCS2僅需很小的基極電流就可以使電路啟動(dòng)。

但是，由于本設(shè)計(jì)采用LDO供電，而LDO的參考電壓是bg，存在死循環(huán)，即bg低，則LDO低，所以基準(zhǔn)的VQC5無法給VQCS2提供電流，也就無法提高VQC2的電壓即bg，因此需要外界提供大電流bias-start，使得當(dāng)LDO無法啟動(dòng)基準(zhǔn)時(shí)，此電流可以足夠大，在RC4上產(chǎn)生的壓降使bg到達(dá)足夠大，繼而LDO到達(dá)使基準(zhǔn)啟動(dòng)所需的電壓，從而使電路進(jìn)入自動(dòng)修正狀態(tài)，終使bg和ref到達(dá)指定電壓。

這樣雖然能啟動(dòng)，但是，正常工作時(shí)，此大啟動(dòng)電流bias-start將通過VQCS1和VQCS3流向地，增加了系統(tǒng)的負(fù)擔(dān)。因此，在電流輸出管MB3下參加控制管MBC，并使得在正常工作時(shí)，LDO的高電壓足以使MBC關(guān)斷，從而降低啟動(dòng)電路的損耗。

2仿真與分析

本次設(shè)計(jì)的仿真基于ASMC的1μm的高壓BCD工藝。

2.1啟動(dòng)仿真

圖4是工藝角為tt，t=27℃時(shí)的啟動(dòng)仿真，此基準(zhǔn)需要3μs就可建立正常狀態(tài)，這是由于基準(zhǔn)中的Cc1選取為比較小的2pF的結(jié)果，這樣做的另一個(gè)結(jié)果就是中頻PSR有所降低，實(shí)際電路可根據(jù)需要選取Cc1的大小，如果需要中頻PSR較大，但對(duì)啟動(dòng)時(shí)間要求較低時(shí)，可以選取大Cc1(如Cc1選取10pF，則PSR將降為-28dB，但啟動(dòng)時(shí)間升至10μs)。LDO、ref、bg的啟動(dòng)過程比較平穩(wěn)，沒有過沖現(xiàn)象。

MBC控制作用的簡(jiǎn)述：在1μs時(shí)流過100μA的啟動(dòng)電流，當(dāng)LDO、ref、bg建立工作電壓后，啟動(dòng)電路開始關(guān)斷過程，電流急劇減小，并終在2μs時(shí)接近0A。整個(gè)電路正常運(yùn)行時(shí)消耗的電流是266μA。

2.2溫漂仿真

圖5為不同工藝角下的溫漂仿真。仿真結(jié)果說明，此電路可以到達(dá)ref-45ppm、bg-7.5ppm的低溫漂。實(shí)際電路存在器件的不匹配和誤差等，雖然達(dá)不到理論上的溫漂，但通過仔細(xì)布版、修調(diào)帶隙電路中Rc1、Rc2，可以到達(dá)較低的溫漂。

2.3PSR的仿真

圖6為工藝角tt，vcc=8.5V，t=27℃時(shí)的PSR的仿真，此基準(zhǔn)對(duì)電源干擾的抑制能力較強(qiáng)，4.75V輸出電壓在工作頻率60k左右時(shí)的PSR到達(dá)了-75.1dB，能有效抑制由半橋產(chǎn)生的震蕩;而且對(duì)來自數(shù)字部分的高頻震蕩也有較強(qiáng)的抑制能力。

表1為輸出電壓bg在不同工藝角下的PSR的仿真結(jié)果，本電路在不同工藝角下都能在高電源干擾的芯片中正常工作。

3結(jié)論

本文通過結(jié)合LDO與Brokaw基準(zhǔn)，設(shè)計(jì)出了高PSR的帶隙基準(zhǔn)，此帶隙基準(zhǔn)輸出的1.186V電壓的低頻PSR為-145dB，PSR為-36dB，溫