第3章 門電路課件

VCC0V第三章門電路第一節(jié)概述門電路：實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路。門電路的兩種輸入及輸出電平：高電平、低電平。它們分別對應邏輯電路的1,0狀態(tài)。正邏輯：1代表高電平；0代表低電平。負邏輯：0代表高電平；1代表低電平。VCC0V高電平低電平1根據制造工藝不同可分為單極型和雙極型兩大類。門電路中晶體管均工作在開關狀態(tài)。其中包括介紹晶體管和場效應管的開關特性。本章介紹兩類門電路。注意：各種門電路的工作原理，只要求一般掌握；而各種門電路的外部特性和應用是要求重點。當代門電路（所有數(shù)字電路）均已集成化?！绢}3.12】，【題3.16】，【題3.18】，【題3.19】，【題3.20】，【題3.29】2第二節(jié)半導體二極管門電路一、二極管的開關特性1.開關電路舉例2.靜態(tài)特性伏安特性等效電路在數(shù)字電路中重點在判斷二極管開關狀態(tài)，因此必須把特性曲線簡化。（見右側電路圖）有三種簡化方法：輸入信號慢變化時的特性。3第三種+-第二種VON0.7V第一種0.5V43.動態(tài)特性當外加電壓突然由正向變?yōu)榉聪驎r，二極管會短時間導通。tre這段時間用tre表示，稱為反向恢復時間。輸入信號快變化時的特性。它是由于二極管正向導通時PN結兩側的多數(shù)載流子擴散到對方形成電荷存儲引起的。DRLi5

由于二極管門電路有嚴重的缺點，在集成電路中并不使用，但可幫助理解集成門的工作原理。二、二極管與門設：VCC=5V,VIH=3V,VIL=0VVA=VB=0VD1,D2導通，VY=0.7VVA=VB=3VD1,D2導通，VY=3.7V+_+_VA=3V,VB=0VD2導通，D1截止，VY=0.7VVA=0V,VB=3VD1導通，D2截止，VY=0.7VVAVBVY000.7030.7300.7333.7ABY000010100111缺點：1.電平偏移；

2.負載能力差。YAY6三、二極管或門ABY000011101111VAVBVY000032.3302.3332.3D1,D2截止D1,D2導通D1截止,D2導通D1導通,D2截止ABYABY7GSD一.MOS管的開關特性1.MOS管的工作原理(Metal-Oxide-SemiconductorField-EffectTransistor)稱為：金屬—氧化物—半導體場效應管或絕緣柵場效應管導電溝道(反型層)源極Source漏極Drain柵極Gate當大于VGS(th)時，將出現(xiàn)導電溝道。VGS(th)稱為開啟電壓，與管子構造有關。SDB導電溝道將源區(qū)和漏區(qū)連成一體。此時在D,S間加電壓，將形成漏極電流iD。稱為N溝道增強型場效應管第三節(jié)CMOS門電路8顯然，導電溝道的厚度與柵源電壓大小有關。而溝道越厚，管子的導通電阻RON越小。因而，若不變，就可控制漏極電流iD。因此把MOS管稱為電壓控制器件。輸出特性2.輸入輸出特性輸入特性可不討論。9123恒流區(qū)恒流區(qū)中iD只受控制，其關系式為：相應曲線稱為轉移特性。空間電荷區(qū)截止區(qū)VDS=0V出現(xiàn)溝道。VDS增加，則溝道“傾斜”（阻值增加）。VGD=VGS(th)時，溝道“夾斷”。VDS再增加時，夾斷點向源區(qū)移動，但iD不變。可變電阻區(qū)夾斷點VGS(th)=2V設＝5V同理可求出柵源電壓為4V和3V時的夾斷點。固定電阻夾斷它也有三個工作區(qū)103.MOS管的基本開關電路當=VDD時，MOS管導通，其內阻用RON表示。當=0V時，MOS管截止，=VDD；

MOS管工作在可變電阻區(qū)。若，則回下頁VDDRONN+N+11D靜態(tài)特性—三個工作區(qū)。等效電路如圖，其中CI為柵極輸入電容。約為幾pF。動態(tài)特性—延遲作用（書上沒有）。由于是單極型器件，無電荷存儲效應。動態(tài)情況下，主要是輸入電容和負載電容起作用，使漏極電流和漏源電壓都滯后于輸入電壓的變化。其延遲時間比雙極型三極管還要長?？勺冸娮鑵^(qū)：截止區(qū)：恒流區(qū)：4.MOS管的開關特性及等效電路電路圖125.MOS管的四種類型(1)N溝道增強型(2)P溝道增強型(3)N溝道耗盡型(4)P溝道耗盡型開啟電壓夾斷電壓P溝道增強型：13請參閱79頁，表3.3.1141961年美國德克薩斯儀器公司首先制成集成電路。英文IntegratedCircuit,簡稱IC。集成電路的優(yōu)點：體積小、重量輕、可靠性高，功耗低。目前單個集成電路上已能作出數(shù)千萬個三極管，而其面積只有數(shù)十平方毫米。按集成度分類：小規(guī)模集成電路SSI:SmallScaleIntegration;中規(guī)模集成電路MSI:MediumScaleIntegration;大規(guī)模集成電路LSI:LargeScaleIntegration;超大規(guī)模集成電路VLSI:VeryLargeScaleIntegration,按制造工藝分類：雙極型集成電路；單極型集成電路；介紹TTL電路。介紹CMOS電路。二.CMOS反相器的電路結構和工作原理Complementary-SymmetryMOS.互補對稱式MOS電路。15（一）CMOS反相器的電路結構N溝道管開啟電壓VGS(th)N記為VTN;P溝道管開啟電壓VGS(th)P記為VTP;要求滿足VDDVTN+|VTP|;輸入低電平為0V；高電平為VDD;（1）輸入為低電平0V時；（2）輸入為高電平VDD時；T1截止；T2導通。iD=0，=0V;輸入與輸出間是邏輯非關系。要求兩管特性完全一樣T2截止；T1導通。iD=0，=VDD;16特點：靜態(tài)功耗近似為0；電源電壓可在很寬的范圍內選取。在正常工作狀態(tài)，T1與T2輪流導通，即所謂互補狀態(tài)。CC4000系列CMOS電路的VDD可在3－18V之間選取。其他系列以后介紹。（可參閱表3.3.2——在106頁）17（二）靜態(tài)特性1.電壓傳輸特性VVT2截止，T1導通T1截止，T2導通T1，T2都導通稱為轉折區(qū)閾值電壓轉折區(qū)變化率大，特性更接近理想開關。特點：此部分在教材80－86頁。閾值電壓用VTH表示。由于特性對稱，閾值電壓為VDD的一半。18輸入端噪聲容限高電平噪聲容限：低電平噪聲容限：VOH(min)VOL(max)VIL(max)VIH(min)設定VOH(min)求出VIL(max)設定VOL(max)求出VIH(min)特性對稱，因而輸入端噪聲容限較大。CC4000系列CMOS電路的噪聲容限為：（允許輸出電壓變化百分之十）VNH=VNL=30%VDD192.電流傳輸特性A當T1,T2都導通時，iD不為0；輸入電壓為VDD/2時，iD較大，因此不應使其長期工作在BC段。在動態(tài)情況下，電路的狀態(tài)會通過BC段，使動態(tài)功耗不為0；而且輸入信號頻率越高，動態(tài)功耗也越大，這成為限制電路扇出系數(shù)的主要因素。203.輸入特性由于MOS管柵極絕緣，輸入電流恒為0，但CMOS門輸入端接有保護電路，從而輸入電流不總為0。AiI由曲線可看出，輸入電壓在0－VDD間變化時，輸入電流為0；當輸入電壓大于VDD時，二極管D1導通；當輸入電壓小于0V時，二極管D2導通。二極管D2和電阻RS串聯(lián)電路的特性二極管D1的特性214.輸出特性(1)輸出低電平

T2工作在可變電阻區(qū)，有較小的導通電阻，當負載電流增加時，該電阻上的壓降將緩慢增加。對于CC4000系列門電路，當VDD=5V時，IOL的最大值為0.51mA；而在74HC系列中，該值為4mA。VDD增加相當于T2的VGS增加22(2)輸出高電平與輸出低電平類似，此時T1工作在可變電阻區(qū)；當負載電流增加時，T1的VDS加，導致輸出下降。此時，IOH的最大值，與輸出低電平時相同。對于CC4000系列門電路，當VDD=5V時，IOH的最大值為0.51mA；而在74HC系列中，該值為4mA。23（三）動態(tài)特性1.傳輸延遲時間

(1)MOS管的導通電阻比TTL電路大的多，所以其內部電容和負載電容對傳輸延遲時間的影響非常顯著。導通電阻受VDD影響，所以，VDD也影響傳輸延遲時間；

(2)CMOS門的輸入電容比TTL電路大的多，負載個數(shù)越多，延遲時間越大；CMOS門的扇出系數(shù)（驅動同類門個數(shù)）就是受傳輸延遲時間和將介紹的動態(tài)功耗等動態(tài)特性限制的。用tPHL和tPLH的平均值tPD表示延遲作用，稱為平均傳輸延遲時間。tPD范圍：4000系列為100ns,74HC系列為10ns,74AHC系列為5ns－見107頁表242.交流噪聲容限3.動態(tài)功耗與TTL電路類似，當噪聲電壓作用時間tW小于電路的傳輸延遲時間時，輸入噪聲容限VNA將隨tW縮小而明顯增大。傳輸延遲時間與電源電壓和負載電容有關，因此VDD和CL都對交流噪聲容限有影響。動態(tài)情況下，T1,T2會短時同時導通，產生附加功耗，其值隨輸入信號頻率增加而增加。定量估算可得動態(tài)功耗PC的公式：PC=CLfV2DD負載電容經T1、T2充、放電，也會產生功耗。25三、其他類型的CMOS門電路1.與非門特點：N溝道管串聯(lián)、P溝道管并聯(lián)；設：MOS管的導通電阻為RON、門電路的輸出電阻為RO。輸出電阻隨輸入狀態(tài)變化。用帶緩沖級的門電路可克服上述缺點。2.或非門特點：P溝道管串聯(lián)、N溝道管并聯(lián)；2RONRON/211RONR0N01RONRON10RON/22R0N00RO（與非)RO（或非）BA輸出高電平偏低輸出低電平偏高此外，輸入狀態(tài)還會影響這兩個門的電壓傳輸特性。（一）其他邏輯功能的CMOS門電路263.帶緩沖級的CMOS門電路（1）與非門：特點：輸出電阻恒為RON；輸出電平和電壓傳輸特性都不受輸入狀態(tài)影響。（2）或非門：同理，可用下式實現(xiàn)：27普通CMOS門不能接成線與形式。

OD門輸出端只是一個N溝道管，因此可以連成線與形式。特點：1.VDD1和VDD2可取不同值；

2.允許灌入電流較大。如：CC40107在VOL<0.5V的條件下，允許灌入的最大電流可達50mA。符號：ABY內部邏輯可以變化。（二）漏極開路門電路（OD）28負載電阻RL的計算（見95頁）圖中電阻RL以下連線稱為總線。這是用漏極開路門連成總線結構的典型電路。其中負載電阻RL只需用一個即可?？偩€電位用表示。分=VOH和＝VOL兩種情況討論：總線。其電位，與門符號表示線與當＝VOH時IOHIOHIOHIRLIRL=nIOH+mIIH用上式求出RL的最大值。IIHIIHIIH3IIH29當總線為低電平VOL時：IR

LIOLVOLIILIOL=IRL+m’IIL

≤IOLmax由上式求出RL的最小值。

RL在求出的范圍內取值。取值偏大會降低工作速度；取值偏小會增加電源功耗。只有一個門輸出低電平是最不利情況。見96頁例3.3.230（三）CMOS傳輸門1.傳輸門功能：可控制傳輸0V－VDD間的模擬電壓值。其邏輯符號如右：設：傳輸門的導通電阻為RTG、管T1和T2的導通電阻分別為RON1和RON2。則：RTG=RON1//RON2=RL/(RTG+RL)若滿足RL>>RTG則C=0時，傳輸門截止；C=1時,傳輸門導通。TGCC’傳輸門可雙向傳輸。T2T1C’31將電壓傳輸系數(shù)定義如下：KTG==采用改進電路的CMOS四模擬開關CC4066在VDD=15V時，RTG值不大于240?。而且在變化時，RTG基本保持不變。目前，某些精密CMOS模擬開關的導通電阻已降低到20?以下。模擬開關組成邏輯電路例如：異或門－－見98頁圖3.3.372.傳輸門的應用32（四）三態(tài)輸出的CMOS門電路33三態(tài)門在總線方面的應用雙向總線：接成總線方式時，在n個EN端中，每次最多只能有一個有效。34四、CMOS電路的正確使用1.輸入電路的靜電防護

CMOS電路的輸入保護電路承受靜電電壓和脈沖功率的能力有限。因此，在儲存，運輸，組裝和調試過程中，仍需采取防靜電措施。

(1)儲存和運輸不要使用化纖織物包裝，最好用金屬屏蔽層包裝；(3)不用的輸入端不應懸空。2.輸入電路的過流保護保護二極管只能承受1mA電流，因此下列三種情況下輸入端要串入保護阻。(1)輸入端接低內阻信號源；(2)輸入端接有大電容；(3)輸入端接長線。

(2)操作時使用的電烙鐵等，要妥善接地；35五、CMOS數(shù)字電路的各種系列各種系列的電路基本相同,主要在工藝上有改進.改進的目的主要有兩點:一是提高速度,二是減小功耗.1.4000系列:速度低,負載能力差,處在被取代階段.2.74HC/HCT系列:高速系列。tpd=9-10ns,負載能力為4mA左右。74HC系列:電源電壓2~6V，功耗隨電壓增大。74HCT系列:電源電壓5V，輸入輸出電平等均與TTL電路兼容。因此二者可混合使用。3.74AHC/AHCT系列:改進的高速系列。tpd=5.3ns,負載能力為8mA左右，是目前應用最廣的CMOS器件。以上為美國TI公司的產品，而VHC/VHCT系列為其他公司產品，其性能與74AHC/AHCT系列相當。4.74LVC/ALVC系列:90年代的新產品（低壓系列）。表3.3.236

tpd=3.8ns,負載能力為24mA（3V電源）左右。電源電壓1.65~3.3V?？奢斎?V電平信號，也可將3.3V以下信號轉換為5V輸出信號74ALVC系列進一步提高速度，tpd=2ns，負載能力沒變。因此是最好的CMOS系列。74系列工作環(huán)境溫度范圍是-40~+85度；54系列工作環(huán)境溫度范圍是-55~+125度；對于74LVC系列：對于74ALVC系列：70.71頁表37一、雙極型三極管（BJT)的開關特性1.靜態(tài)特性可用輸入輸出特性來描述?；鹃_關電路如圖：可用圖解法分析電路：輸入特性輸出特性第五節(jié)TTL門電路38條件特點BE結BC結截止導通放大飽和<VON(0.7V)ib<IBSic=ICEO(=0),iB=0ic=iB=VCE(sat)=0.3V0V反反反正正正Ib

IBS=ICS/

=VCC-iCRCs開關特性可歸納為下表：也是“特點”的一部分392.動態(tài)特性當輸入信號使三極管在截止和飽和兩種狀態(tài)之間迅速轉換時，三極管內部電荷的建立和消散都需要時間，因而集電極電流的變化將滯后于輸入電壓的變化。從而導致輸出電壓滯后于輸入電壓的變化。也可以理解為三極管的結電容起作用。注意：三極管飽和越深，由飽和到截止的延遲時間越長。飽和時截止時等效電路403、三極管非門（模型）AYRCRB+VCCVA

VF

T

3V0V導通

0V5V截止高出低,低出高1出0,0出1真值表真值表

AY反相器F=A’邏輯式

10

015V邏輯符號41三極管反相器（實用型）例3.5.1：計算參數(shù)設計是否合理（原理）VCC=5V,VEE=?8V,R1=3.3K,R2=10KRc=1K=20,VCE(sat)=0.1V,VIH=5V,VIL=0V42參數(shù)選擇合理。431.電路結構（以74系列非門為例）2.工作原理VCC=5V,VIH=3.4V,VIL=0.2VT1導通，深飽和T2,T5截止。因為T5有漏電流，可等效為大電阻。T4導通，忽略R2壓降，可求出=3.6V=VOH

=VIL:0.90.20.23.5.2TTL反相器的電路結構、工作原理和特性TTL(Transistor-TransistorLogic):晶體管—晶體管邏輯電路。推拉式（push-pull）、圖騰柱（totem-pole）輸出電路輸出級中間級輸入級53.6（一）結構和原理44

=VIH:T1的BE結截止、BC結導通；T2、T5導通。T4截止，因此T5深飽和。T2:ICS=(5-1.0)V/1.6K=2.6mA;

iB=(5-2.1)V/4k=0.72mA=20所以，T2飽和。=0.0V0.71.42.14.1?3.41.0綜上，Y=A’45電壓傳輸特性測試電路+5V&vIvO二、電壓傳輸特性電壓傳輸特性——輸出電壓VO隨輸入電壓VI的變化而變化的關系曲線，即vO

=f（vI）。46VOHABCDEvI/VvO/V0123

0.5

1

1.5234線性區(qū)：當0.6V<vI<1.3V，T2導通，T5仍截止，vc2隨vI增高而線性下降，經T4使vO線性下降。轉折區(qū)：當vI=1.4V時，T2和T5導通，vC2=1V，

T4和D2截止，輸出電壓急劇下降為低電平VOL=0.3V

，其中點所對應的輸入電壓稱為閾值電壓VTH=1.4V。

VTHVOL飽和區(qū)：vI>1.4V，vb1被鉗位在2.1V，此時T2、T5導通，輸出低電平VOL=0.3V

，且vO不隨vI的增大而變化。截止區(qū)：當vI<0.6V，vB1<1.3V，T2和T5都截止，輸出高電平VOH=3.6V。電路471、輸出高電平VOH=3.6V

一般產品規(guī)定，VOH?2.4V

VOL

?0.4V。

3、閾值電壓VTH=1.4VvI<VTH時，認為vI是低電平。vI>VTH時，認為vI是高電平。非門的三個主要參數(shù)轉折區(qū)中點對應的輸入電壓，也稱門檻電壓。2、輸出低電平VOL=0.3V48三、輸入端噪聲容限噪聲容限——在不影響輸出邏輯狀態(tài)時輸入端所允許的最大噪聲電壓低電平噪聲容限高電平噪聲容限在保證輸出高電平的前提下，允許疊加在輸入低電平上的最大正向干擾（或噪聲）電壓。在保證輸出低電平的前提下，允許疊加在輸入高電平上的最大負向干擾（或噪聲）電壓。門電路抗干擾能力。

對于74系列門電路，VNH、VNL都不小于0.4V。49T1T2T5R31k+VCC+5VR14kA3.5.3TTL與非門的靜態(tài)輸入特性和輸出特性判斷門電路帶負載的能力1、輸入特性——輸入電流iI隨輸入電壓vI變化的關系曲線50輸入漏電流IIH輸入短路電流IISIIH+5VvI=VIL=0.3VT1導通，be2、be5截止輸入低電平電流IILIISvI=VIH=3.6VT1處于倒置工作狀態(tài)。輸入高電平電流512.輸出特性(1)高電平輸出特性

T4飽和前，VOH基本不隨iL變，T4飽和后，VOH將隨負載電流增加線性下降，其斜率基本由R4決定。(2)低電平輸出特性受功耗限制，74系列門輸出高電平時最大負載電流不超過0.4mA。T5飽和，c-e間等效電阻不超過10歐姆，因此直線斜率很小。rce52例3.5.2：計算G1能驅動的同類門的個數(shù)。設G1滿足：VOH=3.2V,VOL=0.2V。16解：N1=16/1=16G1輸出低電平G1輸出高電平

G1輸出高電平時，最大允許輸出電流為0.4mA；每個負載門輸入電流為IIH,不超過0.04mA;故：N2=0.4/0.04=10綜合N1,N2,應取N=10N稱為門的扇出系數(shù)。每個負載門電流G1門電流0.2VIIH533.輸入端負載特性當小于0.6V時當=1.4V時，T2、T5均已導通，T1基極電位被鉗在2.1V而不再隨RP增加，因此也不再隨RP增加。當RP較小時，這是直線方程返回RP輸入電阻對輸入電壓的影響。1.4V54例：計算圖中電阻RP取值范圍。已知：VOH=3.4V,VOL=0.2V,VIH(min)=2.0V,VIL(max)=0.8V。解：當=VOH時，要求VIH(min)VOH-IIHRP

VIH(min)=VOL+RP(VCC-VBE–VOL)/(R1+RP)當=VOL時，要求VIL(max)VIL(max)RP0.69KRP35K對于74系列，當RP=2K時，就達到1.4V。綜合兩種情況RP應按此式選取式3.5.9牢記：RP大于2K歐姆時，等效為高電平；小于0.7K歐姆時，等效為低電平。當=VOL時，當=VOH，要求，才為高電平。RP35K上頁RP553.5.4TTL反相器的動態(tài)特性1.傳輸延遲時間延遲作用是由晶體管的延遲時間，電阻以及寄生電容等因素引起的。

tPLH往往比tPHL大。經常用平均傳輸延遲時間tPD來表示：tPD=(tPLH+tPHL)/2563.電源動態(tài)尖峰電流在動態(tài)情況下，會出現(xiàn)T4和T5同時導通的情況，，特別是輸出由低電平跳變?yōu)楦唠娖綍r。使電源電流出現(xiàn)尖峰脈沖。此電流最大可達30多mA.電源尖峰電流的不利影響：1.使電源平均電流增加；2.通過電源線和地線產生內部噪聲。573.5.5其他類型的TTL門電路（一）其他邏輯功能的門電路1.與非門

T1為多發(fā)射極管?？傻刃閮蓚€三極管。其工作原理可從兩方面分析：b.輸入有低時，輸出高電平。此時A,B兩端并聯(lián)，T1成為一個三極管，結論成立。a.輸入全高時，輸出低電平。設A端輸入0.2V，則TI基極電位為0.9V,此時無論B端狀態(tài)如何，都不會影響T1基極電位。因此輸出為高電平。0.2V0.9V

如果輸入全懸空，輸出為低電平。因此輸入懸空等效為輸入高電平。582.或非門或非門的原理可從兩方面分析：a.輸入全低，輸出為高

A端為低電平，使T2截止；

B端為低電平，使截止；從而使T5截止，輸出為高電平。b.輸入有高，輸出為低

若A端為高電平，使T2導通，此時無論為何狀態(tài)，都不會使T2截止。因此T5一定導通，使輸出為低電平。593.與或非門在或非門的基礎上，增加與輸入端，從而實現(xiàn)與或非邏輯。604.異或門紅框中的電路控制T7的狀態(tài)。因此，當T7截止時，電路就是以A,B為輸入的與非門。

A,B兩輸入端的高電平分別通過T5和T4使T7截止。說明輸入A,B有高電平，就按與非門分析；當A,B全低時，T4,T5全截止，使T7導通，輸出低電平。001111011110000(AB)’BA從右表可得出該電路為異或門。61使用時需外接電阻RL。（二）集電極開路門（電路）(OC)OpenCollectorGate目的：將門的輸出端并聯(lián)，實現(xiàn)線與：普通TTL門輸出端并聯(lián)時，將產生過大的輸出電流導致器件損壞。(此電流可達30多毫安。）電路原理：當輸入有低電平使T5截止時，VY=VCC當輸入有高電平使T5導通時，VY=0電阻可接到其他電源，用表示。如SN7407可接30V電壓很容易驗證這是一個二輸入端與非門。RL62（三）三態(tài)輸出門電路（TS）Three-StateOutputGateEN’為使能端，低電平有效。EN’為低電平時:若A,B都為高電平：二極管D截止，對電路無影響，輸出為低電平；若A,B中有低電平：

T2,T5截止，二極管D導通,T4基極電位被鉗在4.3V，T4導通，輸出高電平，但電位為2.9V。3.6V4.3V2.9VEN’為高電平時:

T5截止；T4基極電位被鉗在1V,因此，T4截止。從而輸出端出現(xiàn)高阻狀態(tài)。如EN’端有兩個非門，則為高電平有效。0.3VEN’ABYENABY63四.TTL電路的改進系列（一）74H系列除了74系列外，TTL電路還有74H、74S、74LS、74AS和74ALS等系列。又稱為高速系列。High-sp