CPU的結(jié)構(gòu)與原理實(shí)用

會(huì)計(jì)學(xué)1CPU的結(jié)構(gòu)與原理實(shí)用2.2.1

CPU的邏輯結(jié)構(gòu)第1頁/共38頁馮·諾依曼計(jì)算機(jī)的結(jié)構(gòu)與原理(1)計(jì)算機(jī)的工作由程序控制，程序是一個(gè)指令序列，指令是能被計(jì)算機(jī)理解和執(zhí)行的操作命令；(2)程序(指令)和數(shù)據(jù)均以二進(jìn)制編碼表示，均存放在存儲(chǔ)器中；(3)存儲(chǔ)器中存放的指令和數(shù)據(jù)按地址進(jìn)行存?。?4)指令是由CPU一條一條順序執(zhí)行的。中央處理器運(yùn)算器和控制器輸入設(shè)備輸出設(shè)備存儲(chǔ)器第2頁/共38頁“存儲(chǔ)程序控制”原理將問題的解算步驟編制成為程序，程序連同它所處理的數(shù)據(jù)都用二進(jìn)位表示并預(yù)先存放在存儲(chǔ)器中程序運(yùn)行時(shí)，CPU從內(nèi)存中一條一條地取出指令和相應(yīng)的數(shù)據(jù)，按指令操作碼的規(guī)定，對數(shù)據(jù)進(jìn)行運(yùn)算處理，直到程序執(zhí)行完畢為止②CPU從內(nèi)存中逐條讀取該程序的指令及相關(guān)的數(shù)據(jù)④將指令的運(yùn)算處理結(jié)果送回內(nèi)存保存⑤任務(wù)完成后，將處理得到的全部結(jié)果成批傳送到外存以長久保存外存儲(chǔ)器內(nèi)存儲(chǔ)器CPU①任務(wù)啟動(dòng)時(shí)，執(zhí)行該任務(wù)的程序和數(shù)據(jù)從外存成批傳送到內(nèi)存指令1指令2指令k指令n程序數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)m數(shù)據(jù)③CPU逐條執(zhí)行指令,按指令要求完成對數(shù)據(jù)的運(yùn)算和處理第3頁/共38頁存儲(chǔ)器中央處理器存儲(chǔ)數(shù)據(jù)和指令執(zhí)行指令處理數(shù)據(jù)指令，數(shù)據(jù)處理結(jié)果CPU的任務(wù)CPU的主要任務(wù)是執(zhí)行指令，它按指令的規(guī)定對數(shù)據(jù)進(jìn)行操作第4頁/共38頁指令是什么？指令就是命令，它用來規(guī)定CPU執(zhí)行什么操作。指令是構(gòu)成程序的基本單位，程序是由一連串指令組成的指令采用二進(jìn)位表示，大多數(shù)情況下，指令由兩個(gè)部分組成：操作碼操作數(shù)地址指出CPU應(yīng)執(zhí)行何種操作的一個(gè)命令詞，例如加、減、乘、除、取數(shù)、存數(shù)等指出該指令所操作(處理)的數(shù)據(jù)或者數(shù)據(jù)所在位置舉例:100206把02存儲(chǔ)單元和06存儲(chǔ)單元中的內(nèi)容相加，和數(shù)保存在02單元第5頁/共38頁CPU的結(jié)構(gòu)和任務(wù)CPU主要由運(yùn)算器、控制器和寄存器組3個(gè)部分組成CPU的任務(wù)：取指令并完成指令所規(guī)定的操作寄存器組運(yùn)算器中央處理器指令計(jì)數(shù)器指令寄存器控制器數(shù)據(jù)程序指令1指令2指令k指令n數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)m數(shù)據(jù)內(nèi)存儲(chǔ)器指令

指令地址

操作數(shù)地址存放待執(zhí)行指令的地址已經(jīng)啟動(dòng)運(yùn)行的程序和數(shù)據(jù)存放待執(zhí)行的指令并進(jìn)行譯碼完成規(guī)定的運(yùn)算暫存等待處理的數(shù)據(jù)操作命令第6頁/共38頁~~~~內(nèi)存儲(chǔ)器AC927BALU01234567運(yùn)算器(ALU)與通用寄存器(GPR)運(yùn)算器用來對數(shù)據(jù)進(jìn)行各種算術(shù)或邏輯運(yùn)算，所以稱為算術(shù)邏輯部件(ALU)，參加ALU運(yùn)算的操作數(shù)通常來自通用寄存器GPR，運(yùn)算結(jié)果也送回GPRSTORER1內(nèi)存地址C例3：存數(shù)指令9例2：加法指令A(yù)DDR1R3R5(3＃寄存器內(nèi)容與5＃寄存器內(nèi)容相加，并把和數(shù)寫入1＃寄存器)例1:取數(shù)指令LOADR3內(nèi)存地址ALOADR5內(nèi)存地址B27362793636通用寄存器GPR第7頁/共38頁2.2.2指令與指令系統(tǒng)instructionsetsoftwarehardware第8頁/共38頁指令及其格式指令采用二進(jìn)位表示，大多數(shù)情況下由兩個(gè)部分組成：操作碼操作數(shù)地址指出CPU應(yīng)執(zhí)行何種操作的一個(gè)命令詞，例如加、減、乘、除等指出該指令所操作(處理)的數(shù)據(jù)或者數(shù)據(jù)所在位置指令的格式：操作碼用幾位表示？(多少種不同的操作功能)操作數(shù)地址是2個(gè)還是3個(gè)？R1R3+R5R1R1-R3

如何指出內(nèi)存地址？(尋址方式)指令長度是多少位，固定長度/可變長度？ADDR1R3R5SUBR1R3第9頁/共38頁指令在計(jì)算機(jī)中的執(zhí)行過程取指令：CPU的控制器從存儲(chǔ)器讀取一條指令并放入指令寄存器指令譯碼：指令寄存器中的指令經(jīng)過譯碼，決定該指令應(yīng)進(jìn)行何種操作、操作數(shù)在哪里執(zhí)行指令3.1取操作數(shù)3.2進(jìn)行運(yùn)算修改指令計(jì)數(shù)器，決定下一條指令的地址1取指令4修改指令計(jì)數(shù)器3執(zhí)行指令2指令譯碼指令執(zhí)行周期問題：CPU的時(shí)鐘頻率(主頻)與指令執(zhí)行速度是什么關(guān)系？第10頁/共38頁關(guān)于指令系統(tǒng)CPU可執(zhí)行的全部指令稱為該CPU的指令系統(tǒng)，即它的機(jī)器語言指令應(yīng)該簡單，簡單才能提高速度!操作功能要簡單，不宜太多、太復(fù)雜指令的格式要統(tǒng)一：固定長度、統(tǒng)一分段操作數(shù)的來源要有限制：算術(shù)邏輯運(yùn)算指令的操作數(shù)只能來自寄存器LOAD/STORE指令的操作數(shù)來自(或送到)內(nèi)存寄存器內(nèi)存內(nèi)存寄存器Intel奔騰處理器的指令系統(tǒng)由于歷史的原因，并不符合上述原則！第11頁/共38頁關(guān)于指令的操作功能指令系統(tǒng)中的指令分成許多類，例如奔騰4處理器中共有七大類指令：數(shù)據(jù)傳送類 ■算術(shù)運(yùn)算類邏輯運(yùn)算類 ■移位操作類位(位串)操作類 ■控制轉(zhuǎn)移類輸入/輸出類等每一類指令（如數(shù)據(jù)傳送類、算術(shù)運(yùn)算類）又按照操作數(shù)的性質(zhì)（如整數(shù)還是實(shí)數(shù)）、長度（16位、32位、64位、128位等）而區(qū)分為許多不同的指令，因此CPU往往有數(shù)以百計(jì)的不同的指令第12頁/共38頁關(guān)于奔騰4系列的指令系統(tǒng)產(chǎn)品發(fā)展過程為：8088（8086）→80286→80386→80486→Pentium→PentiumPRO→PentiumII→PentiumIII→Pentium4→奔騰D→奔騰至尊→酷睿→酷睿2為解決軟件兼容性問題，采用“向下兼容方式”開發(fā)新的處理器，即所有新處理器均保留老處理器的全部指令，同時(shí)還擴(kuò)充功能更強(qiáng)的新指令。例如：Pentium比80386增加了的80多條浮點(diǎn)指令，PentiumII比Pentium增加了50多條處理多媒體信息的指令（MultimediaExtension，稱為MMX），PentiumIII比PentiumII增加了70條處理128位長操作數(shù)的流式單指令多數(shù)據(jù)指令(StreamingSIMDExtention,SSE)Pentium4又比PentiumIII增加了144條指令（稱為SSE2）奔騰D

、奔騰至尊、酷睿2等又增加了13條SSE3指令第13頁/共38頁關(guān)于CPU的兼容性不同公司生產(chǎn)不同的CPU產(chǎn)品：Intel公司：Pentium系列、賽揚(yáng)系列、至強(qiáng)、Itanium等AMD公司：獨(dú)龍、閃龍、炫龍等IBM公司：Power5、Power6等（蘋果的Macintosh使用）SUN公司：UltraSPARC處理器HP公司：PA-RISC同一公司同一系列的CPU具有向下（前）兼容性：A計(jì)算機(jī)（使用新型號(hào)CPU）的程序不能在B計(jì)算機(jī)（使用老型號(hào)CPU）上運(yùn)行，B計(jì)算機(jī)的程序卻能在A計(jì)算機(jī)上運(yùn)行不同公司的不同CPU產(chǎn)品其指令系統(tǒng)不同，它們互相不兼容：A計(jì)算機(jī)的程序不能在B計(jì)算機(jī)上直接運(yùn)行，B計(jì)算機(jī)的程序也不能在A計(jì)算機(jī)上直接運(yùn)行互相兼容第14頁/共38頁2.2.3

CPU的性能指標(biāo)第15頁/共38頁如何衡量CPU的性能？計(jì)算機(jī)的性能主要表現(xiàn)在程序執(zhí)行速度的快慢，它由許多因素決定，例如CPU、內(nèi)存、硬盤、顯卡等，但通常CPU是主要因素CPU性能高低的主要指標(biāo)是CPU的速度，有2種衡量方法：計(jì)算每秒鐘可執(zhí)行的指令數(shù)目（單位：MIPS、MFLOPS）使用常用軟件（辦公軟件、數(shù)字媒體處理軟件和3D游戲等）的運(yùn)行速度來衡量CPU的性能第16頁/共38頁影響CPU性能的主要因素(之一)CPU的字長（位數(shù)）目前PC使用的CPU大多是32位處理器，新一代的PC機(jī)將使用64位處理器主頻（CPU時(shí)鐘頻率）主頻提高，CPU的處理速度通常也會(huì)加快CPU總線（前端總線）的速度CPU總線速度決定了CPU與內(nèi)存間數(shù)據(jù)傳輸速度的快慢高速緩存（cache）的容量與結(jié)構(gòu)cache容量越大、級數(shù)越多，其效用就越顯著第17頁/共38頁影響CPU性能的主要因素(之二)CPU的指令系統(tǒng)指令的格式和功能會(huì)影響程序的執(zhí)行速度CPU的邏輯結(jié)構(gòu)CPU包含的定點(diǎn)運(yùn)算器和浮點(diǎn)運(yùn)算器數(shù)目是否流水線結(jié)構(gòu)，流水線的條數(shù)和級數(shù)有無指令預(yù)測和數(shù)據(jù)預(yù)測功能是否具有數(shù)字信號(hào)處理功能是否多核，有幾個(gè)內(nèi)核······第18頁/共38頁P(yáng)ipeliningandParallelProcessingInstructionsResultsaresequenced1.指令排隊(duì)等候進(jìn)入CPU處理并行處理提高計(jì)算機(jī)速度的有效途經(jīng)3.每個(gè)CPU負(fù)責(zé)完成分配給它的指令2.哪一個(gè)CPU空閑，就把等候的指令交給它執(zhí)行(包含3個(gè)內(nèi)核)第19頁/共38頁Intel微處理器主要技術(shù)參數(shù)比較處理器主要參數(shù)8086802868038680486奔騰高能奔騰奔騰Ⅱ奔騰Ⅲ奔騰4酷睿2(雙核)酷睿2(四核)推出時(shí)間(年)19781982198519891993~19961995~19971997～19981999～20032000～2006～2007～主頻(MHz)4.77～106～2016～3333～10060～200150～200233～333450～14001500～38001800～31602400～2830前端總線頻率(MHz)4.77～106～2016～3325或3350或666666100或133400,533或800，1066800～13331066，1333外部數(shù)據(jù)線數(shù)目1616323264646464646464地址線數(shù)目2024323232363636363636L2cache容量無無無僅L1僅L10.25MB0.5MB0.5MB0.25～2MB2～6MB6～12MB內(nèi)核數(shù)目11111111124晶體管數(shù)目(萬)2.913.427.5120310550750950420029100～4100082000制造工藝(μm)>21.51.5~1.01.0~0.80.8～0.350.6～0.350.35～0.250.25～0.130.13～0.090.065,0.0450.065,0.045芯片引腳數(shù)目,4068132168273或296387242370478或775775775第20頁/共38頁附：Pentium4的邏輯結(jié)構(gòu)寄存器組與CPU字長超標(biāo)量結(jié)構(gòu)ALU流水線處理技術(shù)SIMD技術(shù)EM-64T超線程技術(shù)雙核與多核技術(shù)第21頁/共38頁P(yáng)entium4處理器的邏輯結(jié)構(gòu)指令譯碼器整數(shù)寄存器組L2cache(48GB/s)

L1數(shù)據(jù)cache(8KB)浮點(diǎn)寄存器組慢ALU復(fù)雜指令2xALU簡單指令2xALU簡單指令2xAGU存地址浮點(diǎn)存浮點(diǎn)取2xAGU取地址MMXSSE/SSE2浮點(diǎn)加浮點(diǎn)乘浮點(diǎn)除跟蹤cache分支預(yù)測器執(zhí)行跟蹤cache(12000微操作)微碼ROM微操作隊(duì)列微操作隊(duì)列指令預(yù)取部件動(dòng)態(tài)分支預(yù)測器前端總線256位，時(shí)鐘頻率64位,時(shí)鐘頻率總線接口部件預(yù)取控制邏輯總線接口運(yùn)算器寄存器組控制器第22頁/共38頁P(yáng)entium4處理器的芯片布局L1數(shù)據(jù)cacheL2cacheTracecache(L1指令cache)浮點(diǎn)運(yùn)算器MMX超級流水線技術(shù)前端總線及其接口定點(diǎn)運(yùn)算器高級動(dòng)態(tài)執(zhí)行第23頁/共38頁P(yáng)entium4的寄存器組整數(shù)寄存器組P4Pentium804868038680868088浮點(diǎn)寄存器組指令計(jì)數(shù)器標(biāo)志寄存器第24頁/共38頁P(yáng)entium4的超標(biāo)量結(jié)構(gòu)運(yùn)算器采用超標(biāo)量（superscalar）結(jié)構(gòu)，一共包含9個(gè)ALU，均可同時(shí)工作：2個(gè)高速整數(shù)ALU(每個(gè)時(shí)鐘周期進(jìn)行2次操作)，用于完成簡單的整數(shù)運(yùn)算(如加、減法)1個(gè)慢速整數(shù)ALU(需要多個(gè)時(shí)鐘周期才能完成1次操作)，用于完成整數(shù)乘、除法運(yùn)算2個(gè)地址生成部件（AGU），用于計(jì)算操作數(shù)的有效地址，所生成的地址分別用于從內(nèi)存取操作數(shù)或向內(nèi)存保存操作結(jié)果1個(gè)ALU用于完成浮點(diǎn)操作數(shù)地址的計(jì)算1個(gè)ALU用于完成浮點(diǎn)加法、乘法和除法運(yùn)算1個(gè)ALU用于執(zhí)行流式的SIMD處理（SSE/SSE2/SSE3指令）1個(gè)ALU用于完成多媒體信號(hào)處理（MMX指令）整數(shù)寄存器組

L1數(shù)據(jù)cache(8KB)

浮點(diǎn)寄存器組慢ALU復(fù)雜指令2xALU2xALU簡單指令2xAGU存地址浮點(diǎn)存浮點(diǎn)取2xAGU取地址MMXSSESSE2SSE3浮點(diǎn)加、減、乘、除等運(yùn)算簡單指令第25頁/共38頁TT0T1T2T3T4T5T6T7T8T9I6I5I4I3指令的流水線執(zhí)行指令1(I1)指令2(I2)···指令3(I3)I2指令的順序執(zhí)行：I1指令的流水線執(zhí)行：Pentium4的流水線分成20級，每一級的操作都很簡單,執(zhí)行速度極快，因而允許時(shí)鐘頻率高達(dá)1GHz以上第26頁/共38頁超流水線(Hyper-pipeline)技術(shù)Pentium4有多條超流水線，每條流水線的級數(shù)均很長，定點(diǎn)運(yùn)算達(dá)20級，浮點(diǎn)運(yùn)算達(dá)到29級，處于執(zhí)行狀態(tài)的指令數(shù)最多可達(dá)到126條整數(shù)寄存器組浮點(diǎn)數(shù)寄存器組超級流水線中每步操作都非常簡單，因此主頻可以顯著提高取指階段譯碼階段執(zhí)行階段保存結(jié)果,修改IP

Pentium4的20級超流水線結(jié)構(gòu)的示意圖：第27頁/共38頁指令流水線的效果AddAddAddAddAddDivSubMulAddSubAddCPU流水線會(huì)阻塞嗎？如何確保指令流水線通暢？運(yùn)算結(jié)果LOADR1,BLOADR2,CLOADR3,DADDR2,R1LOADR4,ESTORER2,ASUBR4,R3調(diào)整后:LOADR1,BLOADR2,CADDR2,R1STORER2,ALOADR3,DLOADR4,ESUBR4,R3例:a=b+c;e=e-d;假設(shè)a,b,c,d,e分別存儲(chǔ)在地址為A,B,C,D,E的單元中第28頁/共38頁指令預(yù)取和分支預(yù)測為了使流水線不中斷，指令預(yù)取部件用于完成指令地址的計(jì)算，并從指令cache中讀取指令（一次64位），它還通過動(dòng)態(tài)分支預(yù)測器對即將執(zhí)行的指令提前進(jìn)行預(yù)取，如果預(yù)測發(fā)生錯(cuò)誤，那么流水線就會(huì)中斷，CPU的速度將會(huì)受到影響指令cache及指令預(yù)取部件動(dòng)態(tài)分支預(yù)測器指令譯碼器跟蹤cache分支預(yù)測器執(zhí)行跟蹤cache(12000微操作)微碼ROM控制整數(shù)ALU的微操作隊(duì)列控制浮點(diǎn)ALU的微操作隊(duì)列A=A+2;If(A>10)B=A;第29頁/共38頁MMX/SSE/SSE2/SSE3指令所謂SSE指令，其特點(diǎn)是1條指令可處理128位的數(shù)據(jù)，它可以是下列情況之一：4個(gè)單精度浮點(diǎn)數(shù)(各32位) 2個(gè)雙精度浮點(diǎn)數(shù)(各64位)16個(gè)8位整數(shù) 8個(gè)16位整數(shù)4個(gè)32位整數(shù) 2個(gè)64位整數(shù)1個(gè)128整數(shù)由于一條指令可以處理若干個(gè)整數(shù)或浮點(diǎn)數(shù)，因而大大提高了計(jì)算速度，這種做法稱為單指令多數(shù)據(jù)技術(shù)（single-instruction,multiple-data，簡稱SIMD）SSE/SSE2/SSE3指令在完成3D圖形、語音識(shí)別、圖像處理等多媒體應(yīng)用的時(shí)候非常有效第30頁/共38頁SSE指令的SIMD操作舉例xmm0xmm1指令：addpsxmm0,xmm1++++（1次完成4個(gè)單精度浮點(diǎn)數(shù)相加）xmm0xmm1指令：addpdxmm0,xmm1++（1次完成2個(gè)雙精度浮點(diǎn)數(shù)相加）第31頁/共38頁為什么需要64位計(jì)算？原因：可以進(jìn)行更大范圍的整數(shù)運(yùn)算可以支持更大的內(nèi)存進(jìn)行64位計(jì)算的條件：64位的處理器64位的操作系統(tǒng)(如WindowsXPX64，Windows7)64位的應(yīng)用軟件產(chǎn)品：RISC(UltraSparcⅢ、IBM公司的POWER5、HP公司的Alpha)Intel安騰處理器(Itanium和Itanium2)AMD64(Athlon64系列、AthlonFX系列和Opteron系列)IntelEM-64T(ExtendedMemory64Technology)至強(qiáng)(Xeon)系列、Pentium46xx系列和PentiumD系列、P4至尊版第32頁/共38頁P(yáng)entium的64位擴(kuò)展技術(shù)(EM-64T)整數(shù)寄存器組P4Pentium803868048680868088指令計(jì)數(shù)器標(biāo)志寄存器64位處理器的整數(shù)寄存器組共16個(gè)64位寄存器，另外還增加8個(gè)128位的SSE寄存器增加了處理64位整數(shù)的指令支持c語言中的“l(fā)ongint”數(shù)據(jù)類型，對應(yīng)的是64位整數(shù)Pentium4的64位寄存器組第33頁/共38頁超線程(Hyper-Threading,HT)技術(shù)背景：實(shí)際應(yīng)用中CPU的執(zhí)行單元沒有被充分使用，性能未得到充分發(fā)揮超線程(HT)技術(shù)：把硬件模擬成兩個(gè)處理器芯片，從OS來看就像有兩個(gè)CPU一樣，可同時(shí)執(zhí)行2個(gè)線程P4處理器增加了一個(gè)邏輯CPU指針，而整數(shù)運(yùn)算單元、浮點(diǎn)運(yùn)算單元、L2Cache等均由2個(gè)線程共享處理器有兩種運(yùn)行模式：SingleTaskMode（單任務(wù)模式）：系統(tǒng)只有1個(gè)邏輯處理器MultiTaskMode（多任務(wù)模式）：系統(tǒng)有2個(gè)邏輯處理器分析：由于不是2個(gè)真正的CPU，它們需要共享ALU、cache等資源，當(dāng)兩個(gè)線程同時(shí)需要使用某個(gè)資源時(shí)，一個(gè)線程必須暫停運(yùn)行，直到該資源空閑后才能繼續(xù)執(zhí)行。因此超線程的性能達(dá)不到2個(gè)物理CPU的性能超線程技術(shù)需要芯片組、OS和應(yīng)用軟件支持，才能發(fā)揮該項(xiàng)技術(shù)的優(yōu)勢，Windows2000就不支持雙線程當(dāng)運(yùn)行單線程應(yīng)用軟件時(shí)，超線程技術(shù)甚至?xí)档拖到y(tǒng)性能第34頁/共38頁雙核處理器出現(xiàn)的背景提高主頻來提升處理器性能的瓶頸是散熱問