第 X微處理器及其體系結(jié)構(gòu)

會計學(xué)1第X微處理器及其體系結(jié)構(gòu)23.1.28086微處理器內(nèi)部結(jié)構(gòu)組成圖3-18086CPU內(nèi)部結(jié)構(gòu)框圖第1頁/共32頁31．執(zhí)行部件EU

執(zhí)行部件中包含一個16位的算術(shù)邏輯單元（ALU），8個16位的通用寄存器，一個16位的狀態(tài)標(biāo)志寄存器，一個數(shù)據(jù)暫存寄存器和執(zhí)行部件的控制電路。功能：從BIU的指令隊列中取出指令代碼，經(jīng)指令譯碼器譯碼后執(zhí)行指令所規(guī)定的全部功能。執(zhí)行指令所得結(jié)果或執(zhí)行指令所需的數(shù)據(jù)，都由EU向BIU發(fā)出命令，對存儲器或I/O接口進(jìn)行讀/寫操作。2．總線接口部件BIU

總線接口部件BIU內(nèi)部設(shè)有四個16位段地址寄存器：代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS和附加段寄存器ES，一個16位指令指針寄存器IP，一個6字節(jié)指令隊列緩沖器，20位地址加法器和總線控制電路。主要功能：根據(jù)執(zhí)行部件EU的請求，負(fù)責(zé)完成CPU與存儲器或I/O設(shè)備之間的數(shù)據(jù)傳送。第2頁/共32頁4等待取指1執(zhí)行1等待取指2執(zhí)行2等待取指3執(zhí)行3MPU總線忙閑忙閑忙閑傳統(tǒng)微處理器的指令執(zhí)行過程取指1取指2取指3取指4取指5取指6EU總線執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4執(zhí)行5執(zhí)行6忙忙忙忙忙忙BIU8086CPU的指令執(zhí)行過程

第3頁/共32頁53.1.38086CPU的寄存器結(jié)構(gòu)

8086CPU中可供編程使用的有14個16位寄存器，按其用途可分為3類：通用寄存器、段寄存器、指針和標(biāo)志寄存器，如所示。

累加器AHALBHBLCLDHDLCHSPSIDIIPFLAGSCSDSSSESBP基址寄存器計數(shù)寄存器數(shù)據(jù)寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器指令指針寄存器標(biāo)志寄存器代碼段寄存器段寄存器附加段寄存器堆棧段寄存器數(shù)據(jù)寄存器地址指針和變址寄存器控制寄存器通用寄存器數(shù)據(jù)段寄存器8086CPU內(nèi)部寄存器結(jié)構(gòu)

第4頁/共32頁61．通用寄存器

通用寄存器分為數(shù)據(jù)寄存器與指針和變址寄存器兩組。數(shù)據(jù)寄存器包括4個16位的寄存器AX、BX、CX和DX，一般用來存放16位數(shù)據(jù)，故稱為數(shù)據(jù)寄存器。其中的每一個又可根據(jù)需要將高8位和低8位分成獨(dú)立的兩個8位寄存器來使用，即AH、BH、CH、DH和AL、BL、CL、DL兩組，用于存放8位數(shù)據(jù)，它們均可獨(dú)立尋址、獨(dú)立使用。指針和變址寄存器包括指針寄存器SP、BP和變址寄存器SI、DI，都是16位寄存器,，一般用來存放地址的偏移量。這8個16位通用寄存器都具有通用性，從而提高了指令系統(tǒng)的靈活性。但在有些指令中，這些通用寄存器還各自有特定的用法，見下表。

第5頁/共32頁7表3.1通用寄存器的特定用法寄存器操作寄存器操作AX字乘，字除，字I/OCL變量移位，循環(huán)移位AL字節(jié)乘，字節(jié)除，字節(jié)I/O，查表轉(zhuǎn)換，十進(jìn)制運(yùn)算DX字乘，字除，間接I/OAH字節(jié)乘，字節(jié)除SP堆棧操作BX查表轉(zhuǎn)換SI數(shù)據(jù)串操作指令CX數(shù)據(jù)串操作指令，循環(huán)指令DI數(shù)據(jù)串操作指令第6頁/共32頁82．控制寄存器

指令指針寄存器IP

：是一個16位的寄存器，存放EU要執(zhí)行的下一條指令的偏移地址，用以控制程序中指令的執(zhí)行順序，實現(xiàn)對代碼段指令的跟蹤。標(biāo)志寄存器F：是一個16位的寄存器，共9個標(biāo)志，其中6個用作狀態(tài)標(biāo)志，3個用作控制標(biāo)志。（1）狀態(tài)標(biāo)志：狀態(tài)標(biāo)志用來反映EU執(zhí)行算術(shù)和邏輯運(yùn)算以后的結(jié)果特征。

CF：進(jìn)位標(biāo)志；PF：奇偶標(biāo)志；AF：輔助進(jìn)位標(biāo)志

ZF：零標(biāo)志；SF：符號標(biāo)志；OF：溢出標(biāo)志第7頁/共32頁9（2）控制標(biāo)志：控制標(biāo)志是用來控制CPU的工作方式或工作狀態(tài)。

TF：陷阱標(biāo)志或單步操作標(biāo)志：IF：中斷允許標(biāo)志

DF：方向標(biāo)志3．段寄存器

8086CPU共有4個16位的段寄存器，用來存放每一個邏輯段的段起始地址。（1）代碼段寄存器CS（2）數(shù)據(jù)段寄存器DS（3）堆棧段寄存器SS（4）附加段寄存器ES第8頁/共32頁103.1.48086CPU的外部引腳特性

GNDINTRNMICLKGND19INTA(QS1)TESTREADYRESET23914033843753663573483393210311130122913281427152616251724182319222021AD14AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0RDMN/MXHOLD(RQ/GT0)BHE/S6AA17/S4A18/S5/SA16/S3AD15）VCC（+5VM/IO(S2)WR(LOCK)HLDA(RQ/GT1)DT/R(

S1)DEN(S0)ALE(QS0)AD1213AD8086CPU引腳圖第9頁/共32頁113.28086微處理器的存儲器和I/O組織

3.2.1存儲器的組織

1．存儲器空間與存儲器結(jié)構(gòu)

存儲器是按字節(jié)進(jìn)行組織的，兩個相鄰的字節(jié)被稱為一個“字”。存放的信息若是以字節(jié)（8位）為單位的，將在存儲器中按順序排列存放；若存放的數(shù)據(jù)為一個字（16位）時，則將每一個字的低字節(jié)（低8位）存放在低地址中，高字節(jié)（高8位）存放在高地址中，并以低地址作為該字的地址。在組成與8086CPU連接的存儲器時，1M字節(jié)的存儲空間實際上被分成兩個512字節(jié)的存儲體，分別叫高位庫和低位庫。低位庫固定與8086CPU的低位字節(jié)數(shù)據(jù)線D7~D0相連，因此又可稱它為低字節(jié)存儲體，該存儲體中的每個地址均為偶地址。高位庫與8086CPU的高位字節(jié)數(shù)據(jù)線D15~D8相連，因此又稱它為高字節(jié)存儲體，該存儲體中的每個地址均為奇地址，如下圖所示。

第10頁/共32頁1200001H

00000H00003H

00002H00005H

00004H

512K×8（位）512K×8（位）

奇地址存儲體偶地址存儲體

（A0=1）（A0=0）

FFFFDH

FFFFCHFFFFFH

FFFFEH8086存儲器的分體結(jié)構(gòu)

第11頁/共32頁132．存儲器分段

∶

∶

∶

∶

00000H

圖3-10存儲器分段示意圖

邏輯段1起點(diǎn)

邏輯段2起點(diǎn)

邏輯段3起點(diǎn)

邏輯段4起點(diǎn)

FFFFFH

邏輯段1

≤64KB

邏輯段2

≤64KB

邏輯段3

≤64KB

邏輯段4

≤64KB

第12頁/共32頁143．邏輯地址（LA）和物理地址（PA）

物理地址：就是存儲器的實際地址，它是指CPU和存儲器進(jìn)行數(shù)據(jù)交換時所使用的地址（20位）。邏輯地址：是在程序中使用的地址，它由段地址和偏移地址兩部分組成（16位）。邏輯地址的表示形式為“段地址∶偏移地址”。物理地址=段地址×10H＋偏移地址

4．專用和保留的存儲器單元

第13頁/共32頁153.2.2I/O端口的組織

1．統(tǒng)一編址又稱“存儲器映射方式”。在這種編址方式下，I/O端口地址置于1MB的存儲器空間中，在整個存儲空間中劃出一部分空間給外設(shè)端口，端口和存儲單元統(tǒng)一編址。優(yōu)點(diǎn)：無需專門的I/O指令，對端口操作的指令類型多，從而簡化了指令系統(tǒng)的設(shè)計。缺點(diǎn)：端口占用存儲器的地址空間，使存儲器容量更加緊張，同時端口指令的長度增加，執(zhí)行時間較長，端口地址譯碼器較復(fù)雜。第14頁/共32頁162．獨(dú)立編址又稱“I/O映射方式”。這種方式的端口單獨(dú)編址構(gòu)成一個I/O空間，不占用存儲器地址空間。優(yōu)點(diǎn)：端口所需的地址線較少，地址譯碼器較簡單，采用專用的I/O指令，端口操作指令執(zhí)行時間少，指令長度短。缺點(diǎn)：輸入輸出指令類別少，一般只能進(jìn)行傳送操作。第15頁/共32頁173.38086CPU的總線周期和操作時序

3.3.18284A時鐘信號發(fā)生器

READY

118

217

316

415

514

613

712

811

910

8284A

CSYNC

PCLK

AEN1

RDY1

RDY2

AEN2

CLK

GND

VCC

X1

X2

ASYNC

EFI

F/C

OSC

RES

RESET

圖3-128284A引腳特性第16頁/共32頁18CLKT1總線周期總線周期地址緩沖數(shù)據(jù)地址緩沖數(shù)據(jù)地址/數(shù)據(jù)總線T2T3T4T1T2T3T4典型的8086總線周期波形圖第17頁/共32頁193.3.38086CPU的最小/最大工作方式

1．最小工作方式所謂最小工作方式，就是系統(tǒng)中只有8086一個微處理器，是一個單微處理器系統(tǒng)。在這種系統(tǒng)中，所有的總線控制信號都直接由8086CPU產(chǎn)生，系統(tǒng)中的總線控制邏輯電路被減到最少。當(dāng)把8086的33腳MN/接+5V時，8086CPU就處于最小工作方式了

第18頁/共32頁202．最大工作方式當(dāng)把8086的33腳MN/接地時，這時的系統(tǒng)處于最大工作方式。最大工作方式是相對最小工作方式而言的，它主要用在中等或大規(guī)模的8086系統(tǒng)中。在最大方式系統(tǒng)中，總是包含有兩個或多個微處理器，是多微處理器系統(tǒng)。其中必有一個主處理器8086，其他的處理器稱為協(xié)處理器第19頁/共32頁213.3.48086CPU的操作時序

8086的主要操作有：1、系統(tǒng)的復(fù)位和啟動操作。2、總線操作。3、暫停操作。4、中斷響應(yīng)操作。

5、總線保持或總線請求/允許操作第20頁/共32頁223.480286/80386/80486微處理器簡介

3.4.180286微處理器簡介1．80286的主要特性

（1）增加地址線，使內(nèi)存容量提高。（2）具有兩種地址方式：實地址方式和保護(hù)虛地址方式。（3）使用虛擬內(nèi)存。（4）尋址方式更加豐富（24種）（5）可以同時運(yùn)行多個任務(wù)。（6）三種類型中斷：硬件中斷、軟件中斷的異常中斷。（7）增加了高級類指令、執(zhí)行環(huán)境操作類指令和保護(hù)類指令。（8）時鐘頻率提高第21頁/共32頁232．80286內(nèi)部結(jié)構(gòu)第22頁/共32頁243．80286的地址方式

80286訪問存儲器時，有兩種方式即實地址方式和虛地址保護(hù)方式。（1）實地址方式：80286加電后即進(jìn)入實地址方式。在實地址方式下，80286與8086在目標(biāo)碼一級是向上兼容的，它兼容了8086的全部功能，8086的匯編語言源程序可以不做任何修改在80286上運(yùn)行。（2）虛地址保護(hù)方式：此方式是集實地址方式、存儲器管理、對于虛擬存儲器的支持和對地址空間的保護(hù)為一體而建立起來的一種特殊工作方式，使80286能支持多用戶、多任務(wù)系統(tǒng)。第23頁/共32頁253.4.280386微處理器簡介

1．80386的主要特性（1）靈活的32位微處理器，提供32位的指令。（2）提供32位外部總線接口，最大數(shù)據(jù)傳輸速率為32Mbps。（3）具有片內(nèi)集成的存儲器管理部件MMU，可支持虛擬存儲和特權(quán)保護(hù)。（4）具有實地址方式、保護(hù)方式和虛擬8086方式。（5）具有極大的尋址空間。（6）通過配用數(shù)值協(xié)處理器可支持高速數(shù)值處理。（7）在目標(biāo)碼一級與8086、80286芯片完全兼容。第24頁/共32頁262．80386內(nèi)部結(jié)構(gòu)第25頁/共32頁273．80386的寄存器結(jié)構(gòu)

80386中共有7類32個寄存器，它們是：通用寄存器、段寄存器、指令指針和標(biāo)志寄存器、控制寄存器、系統(tǒng)地址寄存器、排錯寄存器和測試寄存器。4．80386的工作方式（1）實地址方式：系統(tǒng)啟動后，80386自動進(jìn)入實地址方式。此方式下，采用類似于8086的體系結(jié)構(gòu)（2）保護(hù)方式：是指在執(zhí)行多任務(wù)操作時，對不同任務(wù)使用的虛擬存儲器空間進(jìn)行完全的隔離，保護(hù)每個任務(wù)順利執(zhí)行。（3）虛擬8086方式：是指一個多任務(wù)的環(huán)境，即模擬多個8086的工作方式。第26頁/共32頁283.4.380486微處理器