第2 ARM微處理器硬件結(jié)構(gòu)第7 8節(jié)

會(huì)計(jì)學(xué)1第2ARM微處理器硬件結(jié)構(gòu)第78節(jié)2.4存儲(chǔ)系統(tǒng)機(jī)制一、存儲(chǔ)系統(tǒng)2、數(shù)據(jù)存儲(chǔ)格式有兩種：

（A）大端模式：

較高的有效字節(jié)存放在較低的存儲(chǔ)器地址，較低的有效字節(jié)存放在較高的存儲(chǔ)器地址。（B）小端模式：較高的有效字節(jié)存放在較高的存儲(chǔ)器地址，較低的有效字節(jié)存放在較低的存儲(chǔ)器地址。

第1頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制一、存儲(chǔ)系統(tǒng)3、存儲(chǔ)器接口結(jié)構(gòu)：VonNeumannarchitecture數(shù)據(jù)總線寬度32位存儲(chǔ)器訪問指令load,store,andswap第2頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制一、存儲(chǔ)系統(tǒng)3、存儲(chǔ)器接口(1)總線接口信號(hào)(a)時(shí)鐘和時(shí)鐘控制信號(hào)MCLK:所有存儲(chǔ)器訪問和處理器操作的主時(shí)鐘ECLK:外部時(shí)鐘nRESET:復(fù)位信號(hào)nWAIT:等待信號(hào),與MCLK一起用于訪問慢速外設(shè)或存儲(chǔ)器第3頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制一、存儲(chǔ)系統(tǒng)3、存儲(chǔ)器接口(1)總線接口信號(hào)(b)地址類信號(hào)A[31:0]nRWMAS[1:0]:數(shù)據(jù)訪問寬度00:Byte01:HalfWord10:word11:保留nOPC:輸出、傳送類型0：取指1：傳送數(shù)據(jù)nTRANS:輸出、特權(quán)用戶模式指示信號(hào)

0:用戶模式1：特權(quán)模式LOCK:執(zhí)行時(shí)獨(dú)占總線，直至執(zhí)行結(jié)束TBIT：ARM處理器操作狀態(tài)

TBIT=0ARM指令=1Thumb指令第4頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制一、存儲(chǔ)系統(tǒng)3、存儲(chǔ)器接口(1)總線接口信號(hào)(c)存儲(chǔ)器請求信號(hào)nMREQSEQ第5頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制一、存儲(chǔ)系統(tǒng)3、存儲(chǔ)器接口(1)總線接口信號(hào)(d)數(shù)據(jù)信號(hào)D[31:0]DIN[31:0]DOUT[31:0]ABORT:指示存儲(chǔ)器操作失敗BL[3:0]:數(shù)據(jù)總線應(yīng)用策略,信號(hào)為高時(shí)，對應(yīng)的數(shù)據(jù)總線有數(shù)據(jù)傳送

BL[0]D[7..0]

BL[1]D[15..8]

BL[2]D[23..16]

BL[3]D[31..24]第6頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制一、存儲(chǔ)系統(tǒng)第7頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制一、存儲(chǔ)系統(tǒng)3、存儲(chǔ)器接口(2)總線周期類型Asinglememorycycle第8頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制3、存儲(chǔ)器接口(2)總線周期類型N周期(非順序存儲(chǔ)周期):最簡單的訪問周期，當(dāng)前訪問地址與之前訪問地址無關(guān)聯(lián)。該方式存儲(chǔ)系統(tǒng)常需要長的訪問時(shí)間第9頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制3、存儲(chǔ)器接口(3)總線周期類型S周期(順序存儲(chǔ)周期)

:實(shí)現(xiàn)總線上的突發(fā)傳送；后一周期與前一周期訪問地址有關(guān)聯(lián)；與非順序訪問相比響應(yīng)更快，訪問時(shí)間更短。第10頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制3、存儲(chǔ)器接口(3)總線周期類型I周期(內(nèi)部存儲(chǔ)周期):不訪問存儲(chǔ)器，處理器執(zhí)行內(nèi)部功能.第11頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制3、存儲(chǔ)器接口(3)總線周期類型C周期(協(xié)處理器訪問周期):處理器使用數(shù)據(jù)總線與協(xié)處理器傳送數(shù)據(jù)。第12頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制3、存儲(chǔ)器接口(3)總線周期類型第13頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制4

、系統(tǒng)總線配置一個(gè)微處理器系統(tǒng)可能含有多條總線。高速設(shè)備可連到高速總線上，低速設(shè)備連到別的總線上。橋：使總線可以互連的邏輯電路。高速總線通常要更昂貴的電路和連接器，可通過使用較慢、較便宜的總線來降低低速設(shè)備成本。橋允許總線獨(dú)立操作，在I/O操作中可提供某些并行性。橋不僅是高速總線的受控器，而且是低速總線的主控器。橋從高速總線上獲取指令而將它們傳到低速總線，它還將結(jié)果從低速總線傳到高速總線上。橋還可以作為兩橋之間的協(xié)議翻譯器。第14頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制4

、系統(tǒng)總線配置第15頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制二、cache處理器主頻200MHZ(5ns),DRAM存儲(chǔ)器存儲(chǔ)周期200ns,主存制約系統(tǒng)性能。1、高速緩存（Cache）的分類

(a)統(tǒng)一Cache和獨(dú)立的數(shù)據(jù)/程序Cache統(tǒng)一Cache:指令和數(shù)據(jù)共用一個(gè)Cache獨(dú)立的數(shù)據(jù)/程序Cache:2個(gè)Cache彼此獨(dú)立

一個(gè)cache程序一個(gè)cache=>數(shù)據(jù)

(b)寫通Cache和寫回Cache當(dāng)CPU更新了Cache的內(nèi)容時(shí)，要將結(jié)果寫回到主存中。寫通法：

write-throught，指CPU在執(zhí)行寫操作時(shí)，必須把數(shù)據(jù)同時(shí)寫入Cache和主存。寫回法：

write-back，指CPU在執(zhí)行寫操作時(shí)，被寫的數(shù)據(jù)只寫入Cache，不寫入主存。僅當(dāng)需要替換時(shí)，才把已經(jīng)修改的Cache塊寫回到主存中。第16頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制二、cache(c)讀操作分配Cache和寫操作分配Cache當(dāng)進(jìn)行數(shù)據(jù)寫操作時(shí)，可能Cache未命中，這時(shí)根據(jù)Cache執(zhí)行的操作不同。讀操作分配Cache：當(dāng)進(jìn)行數(shù)據(jù)寫操作時(shí)，如果Cache未命中，只是簡單地將數(shù)據(jù)寫入主存中。主要在數(shù)據(jù)讀取時(shí)，才進(jìn)行Cache內(nèi)容預(yù)取。寫操作分配Cache：當(dāng)進(jìn)行數(shù)據(jù)寫操作時(shí)，如果Cache未命中，Cache系統(tǒng)將會(huì)進(jìn)行Cache內(nèi)容預(yù)取，從主存中將相應(yīng)的塊讀取到Cache中相應(yīng)的位置，并執(zhí)行寫操作，把數(shù)據(jù)寫入到Cache中。對于寫通類型的Cache，數(shù)據(jù)將會(huì)同時(shí)被寫入到主存中，對于寫回類型的Cache數(shù)據(jù)將在合適的時(shí)候?qū)懟氐街鞔嬷小?/p>

第17頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制二、cache2、Cache的工作原理

在Cache存儲(chǔ)系統(tǒng)當(dāng)中，把主存儲(chǔ)器和Cache都劃分成相同大小的塊。主存地址可以由塊號(hào)M和塊內(nèi)地址N兩部分組成。同樣，Cache的地址也由塊號(hào)m和塊內(nèi)地址n組成。

第18頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制二、cache3、Cache地址映像和變換方式：主存裝入chche規(guī)則（a）直接映像主存分區(qū)，區(qū)大小相同;區(qū)分塊。CACHE分塊.主存中每個(gè)區(qū)包含的塊的個(gè)數(shù)與Cache中塊的個(gè)數(shù)相等。策略：任意一個(gè)主存塊只能映像到Cache中唯一指定的塊中，即相同塊號(hào)的位置主存地址分為三部分：區(qū)號(hào)、塊號(hào)和塊內(nèi)地址，Cache地址分為：塊號(hào)和塊內(nèi)地址直接映像方式下，數(shù)據(jù)塊只能映像到Cache中唯一指定的位置，故不存在替換算法的問題公式：

主存地址位數(shù)＝區(qū)號(hào)+區(qū)內(nèi)分塊號(hào)+塊內(nèi)地址；Cache地址位數(shù)＝塊號(hào)+塊內(nèi)地址。優(yōu)點(diǎn)：地址變換簡單、速度快，可直接由主存地址提取出Cache地址。缺點(diǎn):不靈活，塊沖突率較高，Cache空間得不到充分利用。第19頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制二、cache（b）全相聯(lián)映像主存中任何一個(gè)塊均可以映像裝入到Cache中的任何一個(gè)塊的位置上。主存地址分為塊號(hào)和塊內(nèi)地址兩部分，Cache地址也分為塊號(hào)和塊內(nèi)地址。Cache的塊內(nèi)地址部分直接取自主存地址的塊內(nèi)地址段。主存塊號(hào)和Cache塊號(hào)不相同，Cache塊號(hào)根據(jù)主存塊號(hào)從塊表中查找。Cache保存的各數(shù)據(jù)塊互不相關(guān)，Cache必須對每個(gè)塊和塊自身的地址加以存儲(chǔ)。當(dāng)請求數(shù)據(jù)時(shí)，Cache控制器要把請求地址同所有的地址加以比較，進(jìn)行確認(rèn)。特點(diǎn)：靈活，塊沖突率低，只有在Cache中的塊全部裝滿后才會(huì)出現(xiàn)沖突，Cache利用率高。缺點(diǎn)：地址變換機(jī)構(gòu)復(fù)雜，地址變換速度慢，成本高。公式：主存地址＝塊號(hào)+塊內(nèi)地址；

Cache地址＝塊號(hào)+塊內(nèi)地址。第20頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制二、cache（c）組相聯(lián)映像組相連映像是前兩種方式的折衷。主存按Cache容量分區(qū)，每個(gè)區(qū)分為若干組，每組包含若干塊。Cache也進(jìn)行同樣的分組和分塊。主存中一個(gè)組內(nèi)的塊數(shù)與Cache中一個(gè)組內(nèi)的塊數(shù)相等。組間采用直接方式，組內(nèi)采用全相連方式。組的容量＝1時(shí)，即直接映像，組的容量＝整個(gè)Cache的容量時(shí)，即全相連映像。Cache的存在對于程序員透明，Cache的地址變換和數(shù)據(jù)塊的替換算法都采用硬件實(shí)現(xiàn)。公式：主存地址位數(shù)＝區(qū)號(hào)+組號(hào)+主存塊號(hào)+塊內(nèi)地址；Cache地址位數(shù)＝組號(hào)+組內(nèi)塊號(hào)+塊內(nèi)地址。第21頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制二、cache4、Cache的替換算法

（a）輪轉(zhuǎn)法維護(hù)一個(gè)邏輯計(jì)數(shù)器，利用該計(jì)數(shù)器依次選擇將要被替換出去的Cache塊。這種算法容易預(yù)測最壞情況下Cache的性能。缺點(diǎn)：在程序發(fā)生很小的變化時(shí)，可能造成Cache平均性能急劇的變化。（b）隨機(jī)替換算法通過一個(gè)偽隨機(jī)數(shù)發(fā)生器產(chǎn)生一個(gè)偽隨機(jī)數(shù)，用新塊將編號(hào)為該偽隨機(jī)數(shù)的Cache塊替換掉。算法簡單，易于實(shí)現(xiàn)。沒有考慮程序的局部性特點(diǎn)，也沒有利用以前塊地址分布情況，因而效果較差。不易預(yù)測最壞情況下Cache的性能。第22頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU（1）存儲(chǔ)管理單元：在CPU和物理內(nèi)存之間進(jìn)行地址轉(zhuǎn)換。（2）內(nèi)存映射將地址從邏輯空間映射到物理空間,這個(gè)轉(zhuǎn)換過程一般稱為內(nèi)存映射(3)存儲(chǔ)管理單元MMU主要工作（a）虛擬存儲(chǔ)空間到物理存儲(chǔ)空間的映射。在ARM中采用了頁式虛擬存儲(chǔ)管理。（b）存儲(chǔ)器訪問權(quán)限的控制。（c）設(shè)置虛擬存儲(chǔ)空間的緩沖的特性。第23頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU1、MMU的頁表(a)頁表:是位于內(nèi)存中的一個(gè)對照表,完成MMU的工作(b)存儲(chǔ)器訪問方式:基于段或頁

.段（section）：由1MB的存儲(chǔ)器塊構(gòu)成.大頁（largepage）：由64KB的存儲(chǔ)器塊構(gòu)成.小頁（smallpage）：由4KB的存儲(chǔ)器塊構(gòu)成.極小頁（tinypage）：由1KB的存儲(chǔ)器塊構(gòu)成第24頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU2、地址變換條目：頁表的每一行對應(yīng)與虛擬地址空間的一個(gè)頁，該行同時(shí)包含了該虛擬內(nèi)存頁對應(yīng)的物理內(nèi)存頁的地址、該頁的訪問權(quán)限以及緩沖特性等。我們將頁表中的一行稱為地址變換條目。3、頁表：存放在內(nèi)存中，系統(tǒng)通常有一個(gè)寄存器來保存頁表的基地址。ARM系統(tǒng)中使用的就是CP15的寄存器C2。4、快表：從虛擬地址到物理地址的轉(zhuǎn)換實(shí)際上就是查詢頁表的過程。由于程序在執(zhí)行過程中具有局部性，即在一段時(shí)間內(nèi)只是局限在少數(shù)幾個(gè)單元，為了加快頁表的查詢速度，在系統(tǒng)中通常使用一個(gè)容量更小、速度更快的存儲(chǔ)器件來保存當(dāng)前需要訪問的地址變換條目，這個(gè)容量小的頁表又稱作快表（TLB）。第25頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU5、快表的使用更新：當(dāng)CPU需要訪問內(nèi)存時(shí)，首先在TLB中查找需要的地址變換條目。若不存在則在內(nèi)存頁表中查詢，并把查詢的結(jié)果添加到TLB中。清除：當(dāng)內(nèi)存中頁表的內(nèi)容改變或者使用新的頁表時(shí)，TLB中的內(nèi)容需要清空。CP15的寄存器8用于完成該功能。鎖定：可以將一個(gè)地址變換條目鎖定在TLB中，以加快訪問速度，CP15的寄存器10用于完成該功能。第26頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU6、MMU的存儲(chǔ)訪問過程

使能MMU指令CP15的C1[0]=1;禁止MMU指令CP15的C1[0]=0;MRCP15,0,r0,c1,0,0ANDR0,R0,#0xFFFFFFFEMCRp15,0,R0,c1,0,0第27頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU

MMU的存儲(chǔ)訪問過程

使能MMU時(shí)存儲(chǔ)訪問過程。C控制位：Cachable，B控制位：Bufferable第28頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU禁止MMU時(shí)存儲(chǔ)訪問過程。先要確定芯片是否支持cache和writebuffer。如果芯片規(guī)定當(dāng)禁止MMU時(shí)禁止cache和writebuffer，則存儲(chǔ)訪問將不考慮C和B控制位。如果芯片規(guī)定當(dāng)禁止MMU時(shí)可以使能cache和writebuffer，則數(shù)據(jù)訪問時(shí)，C=0,B=0；指令讀取時(shí)，如果使用分開的TLB，那么C=1，如果使用統(tǒng)一的TLB，那么C=0。存儲(chǔ)訪問不進(jìn)行權(quán)限控制，MMU也不會(huì)產(chǎn)生存儲(chǔ)訪問中止信號(hào)。

所有的物理地址和虛擬地址相等，即使用平板存儲(chǔ)模式。第29頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU7、MMU中的地址變換過程

通過兩級(jí)頁表實(shí)現(xiàn)。一級(jí)頁表：包含以段為單位的地址變換條目，以及指向二級(jí)頁表的指針。一級(jí)頁表實(shí)現(xiàn)的地址映射粒度較大。以段為單位的地址變換過程只需要一級(jí)頁表。二級(jí)頁表：包含以大頁和小頁為單位的地址變換條目。以頁為單位的地址變換過程需要二級(jí)頁表。ARM支持的存儲(chǔ)塊大小有4種：（a）段（Section）：大小為1MB的存儲(chǔ)塊。（b）大頁（LargePages）：大小為64KB的存儲(chǔ)塊。（c）小頁（SmallPages）：大小為4KB的存儲(chǔ)塊。（d）極小頁（TinyPages）：大小為1KB的存儲(chǔ)塊。

第30頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU一級(jí)頁表地址變換過程CP15的寄存器C2中存放的是內(nèi)存中頁表的基地址。一個(gè)32位的索引值，使用該32位索引值從頁表中找出相應(yīng)的地址變換條目。該條目或者包含一個(gè)一級(jí)描述符，或者包含一個(gè)指向二級(jí)頁表的指針。頁表的基地址為0頁表的基地址頁表內(nèi)序號(hào)頁表內(nèi)序號(hào)虛擬地址CP15的寄存器C2311413210合成的32位地址轉(zhuǎn)換條目的地址0031141303120190一級(jí)描述符第31頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU一級(jí)描述符一級(jí)描述符：從頁表中得到的相應(yīng)地址變換條目。它定義了與之相應(yīng)的1M存儲(chǔ)空間是如何映射的。一級(jí)描述符類型：4種格式的一級(jí)描述符，由位[1:0]定義。第32頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU粗粒度頁表描述符：一級(jí)描述符的位[1:0]為0b01（0b代表二進(jìn)制），包含了粗粒度的二級(jí)頁表的物理地址。第33頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU粗粒度頁表描述符獲取二級(jí)描述符過程第34頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU段描述符：一級(jí)描述符的位[1:0]為0b10。第35頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU段的地址變換過程第36頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU細(xì)粒度頁表描述符：一級(jí)描述符的位[1:0]為0b11，包含了細(xì)粒度的二級(jí)頁表的物理地址。

第37頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU細(xì)粒度頁表描述符獲取二級(jí)描述符過程第38頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMUMMU中的存儲(chǔ)訪問權(quán)限控制在MMU中，寄存器C1的R、S控制位和頁表中地址轉(zhuǎn)換條目中的訪問權(quán)限控制位（A、P）聯(lián)合作用控制存儲(chǔ)訪問的權(quán)限。MMU存儲(chǔ)訪問權(quán)限控制的具體規(guī)則如下：第39頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMUMMU中的域（Domain）域：一些段、大頁或者小頁的集合。ARM支持最多16個(gè)域。每個(gè)域的訪問控制特性由CP15中的寄存器C3中的兩位控制。因此能很容易地將某個(gè)域的地址空間包含在虛擬存儲(chǔ)空間中，或是排除在虛擬存儲(chǔ)空間之外。CP15中寄存器C3中的每兩位控制一個(gè)域的訪問控制特性，字段編碼和含義如下：第40頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU第41頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU快速上下文切換技術(shù)快速上下文切換技術(shù)FCSE（FastContextSwitchExtension）：通過修改系統(tǒng)中不同進(jìn)程的虛擬地址，避免在進(jìn)行進(jìn)程間切換時(shí)造成的虛擬地址到物理地址的重映射。如果兩個(gè)進(jìn)程占用的虛擬地址空間有重疊，則系統(tǒng)在這兩個(gè)進(jìn)程之間進(jìn)行切換時(shí)，必須進(jìn)行虛擬地址到物理地址的重映射，包括重建TLB、清除Cache，整個(gè)工作需要巨大的系統(tǒng)開銷，而快速上下文切換技術(shù)的引入避免了這種開銷。FCSE位于CPU和MMU之間，其功能就是將不同進(jìn)程使用的相同虛擬地址映射為不同的虛擬空間，使得在上下文切換時(shí)無須重建TLB等。

第42頁/共47頁2.4存儲(chǔ)系統(tǒng)機(jī)制三、MMU存儲(chǔ)器映射的輸入/輸出在ARM系統(tǒng)中，I/O操作通常被映射成存儲(chǔ)器操作，即輸入/輸出是通過存儲(chǔ)器映射的可尋址外圍寄存器和中斷輸入的組合來實(shí)現(xiàn)的。在ARM中，I/O的輸出操作可通過存儲(chǔ)器寫入操作實(shí)現(xiàn)；I/O的輸入操作可通過存儲(chǔ)器讀取操作實(shí)現(xiàn)。這樣I/O空間就被映射成存儲(chǔ)空間。但是，對于存儲(chǔ)器映射