四位并行加法器實(shí)驗(yàn)報(bào)告

安徽大學(xué)計(jì)科院《計(jì)算機(jī)組成原理》課程設(shè)計(jì)1=實(shí)驗(yàn)設(shè)計(jì)報(bào)告設(shè)計(jì)題目：四位并行加法器設(shè)計(jì)班級：08軟件二班小組成員：黃德宏(E20814116)胡從建(E20814110)指導(dǎo)老師：周勇完成日期：2011-3-15一.任務(wù)概述1.1設(shè)計(jì)題目概述：四位并行加法器采用“超前進(jìn)位產(chǎn)生電路”來同時(shí)形成各位進(jìn)位，從而實(shí)現(xiàn)快速加法。超前進(jìn)位產(chǎn)生電路是根據(jù)各位進(jìn)位的形成條件來實(shí)現(xiàn)的。它不需要依靠低位進(jìn)位來到后在進(jìn)行高位進(jìn)位，而是根據(jù)各位輸入同時(shí)產(chǎn)生進(jìn)位，改變了進(jìn)位逐位傳送的方式，明顯提高了加法器的工作速度。1.2設(shè)計(jì)任務(wù)：通過小組合作討論，利用MuxPlus2軟件設(shè)計(jì)畫出四位并行加法器原理圖，在實(shí)驗(yàn)箱上連線，實(shí)現(xiàn)4位二進(jìn)制數(shù)相加并得到正確的結(jié)果.1.3設(shè)計(jì)目的：①掌握MaxPlus2軟件的使用方法,并以此為工具進(jìn)行設(shè)計(jì)電路原理圖.0了解加法器的工作原理，掌握超前進(jìn)位產(chǎn)生電路的設(shè)計(jì)方法?C3正確將電路原理圖下載到試驗(yàn)箱中.④正確通過實(shí)驗(yàn)箱連線實(shí)現(xiàn)4位二進(jìn)制數(shù)的相加并得到正確結(jié)果.(S增強(qiáng)小組協(xié)作的能力以及對知識探求的興趣。(6完成設(shè)計(jì)實(shí)驗(yàn)報(bào)告?1.4設(shè)計(jì)思路：加法器是計(jì)算機(jī)的基本運(yùn)算部件之一。若不考慮進(jìn)位輸入，兩數(shù)碼Xn,Yn相加稱為半加,如下圖為半加其功能表：

XnYnHn000101011110(a)半加器功能表(b)半加器邏輯圖(c)用異或門實(shí)現(xiàn)半加器將XnYn以及進(jìn)位輸入Cn-1相加稱為全價(jià)，其功能表如下圖:XnYnCn-1FnCn000000011010010101010101001101

1100111111a.(全加器功能表)(b)全加器的邏輯圖(c)全加器的全加和Fn也可用異或門表示由功能表可得全加和Fn和進(jìn)位輸出Cn表達(dá)式：Fn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1Cn=XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1Fn還可以用兩個半加器來形成:Fn=Xn+Yn+Cn-1如此，將n個全加器相連可得n位加法器，如圖:但加法時(shí)間較長，只是因?yàn)槠湮婚g進(jìn)位使串行的傳送的，本位全加和Fi必須等低位進(jìn)位Ci-1來到后才能進(jìn)行，加法時(shí)間與位數(shù)有關(guān)，只有改變進(jìn)位逐位傳送，才能提高加法器的工作速度。因此，只要使各位的進(jìn)位不需依賴上一個進(jìn)位即可。二.設(shè)計(jì)實(shí)現(xiàn)2.1設(shè)計(jì)原理：設(shè)定四位輸入數(shù)據(jù)為A3A2A1A0和B3B2B1B0以及進(jìn)位輸入C0，四位輸出S3S2S1S0和一位進(jìn)位輸出。根據(jù)超前進(jìn)位產(chǎn)生電路的形成條件可得出，只要滿足以下兩條件中的任一個，就可形成進(jìn)位C1，(1)A0，B0均為1；(2)A0，B0任——個為1，且進(jìn)位C0為1,0由此可得：C1=A0B0+(A0+B0)C0只要滿足下述條件中的任一個即可形成C2,(1)A1,B1均為1；(2)A1,B1任——個為1，且A0,B0均為1；(3)A1,B1任——個為1，同時(shí)且A0,B0任意一個為1，且C0為1由此可得：C2=A1B1+(A1+B1)A0B0+(A1+B1)(A0+B0)C0同理可得到C3,C4的表達(dá)式：C3=A2B2+(A2+B2)A1B1+(A2+B2)(A1+B1)A0B0+(A2+B2)(A1+B1)(A0+B0)C0C4=A3B3+(A3+B3)A2B2+(A3+B3)(A2+B2)A1B1+(A3+B3)(A2+B2)(A1+B1)A0B0+(A3+B3)(A2+B2)(A1+B1)(A0+B0)C0引入進(jìn)位傳遞函數(shù)Pi和進(jìn)位產(chǎn)生函數(shù)Gi.其定義如下：Pi=Xi+Yi.Gi=XiYiPi的意義是:當(dāng)Xi,Yi中有一個為1時(shí)，若有進(jìn)位輸入，則本位向高位傳送此進(jìn)位，這個進(jìn)位可看成是低位進(jìn)位越過本位直接向高位傳遞的?Gi的意義是:當(dāng)Xi,Yi均為1時(shí),不管有無進(jìn)位輸入，本位定會產(chǎn)生向高位產(chǎn)生的進(jìn)位.將Pi,Gi代入C1~C4式，便可得：C3=G2+P2G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0由以上分析可得出在輸入項(xiàng)為A3A2A1A0和B3B2B1B0以及進(jìn)位輸入C0時(shí)，各個輸出項(xiàng)S3S2S1S0和進(jìn)位輸出C4分別為：S3=A3+B3+C3S2=A2+B2+C2S1=A1+B1+C1S0=A0+B0+C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0根據(jù)以上公式得到其電路原理圖如下所示）：2.2連線實(shí)驗(yàn),按如下圖連接線路:信號單元接到數(shù)據(jù)總線摟到數(shù)據(jù)總線信號單元接到數(shù)據(jù)總線摟到數(shù)據(jù)總線預(yù)期結(jié)果：輸入:00100011結(jié)果:01012.3實(shí)驗(yàn)中遇到的問題：電路原理圖可以在Muxplus2軟件上通過編譯，證明設(shè)計(jì)圖沒有問題，在實(shí)驗(yàn)連線中會遇到結(jié)果不對的情況，通過與老師交流和同學(xué)間的討論，最后得出的是電路的輸入輸出引腳綁定出現(xiàn)問題，由于沒有參考,這方面就需要自己不斷的測試比較才能得出正確的引腳綁定方案.通過測試，引腳綁定為:進(jìn)位輸入C0綁定為14A0~A3綁定為15~18B0~B3綁定為20,21,22,24S0~S3綁定為25272829進(jìn)位輸出C4綁定為30三.實(shí)驗(yàn)心得首先我們必須確定實(shí)驗(yàn)題目，因?yàn)橹挥羞@樣，我們才能夠繼續(xù)下一階段的學(xué)習(xí)、實(shí)驗(yàn)階段。為此，我們通過討論決定選擇四位并行加法器設(shè)計(jì)這個實(shí)驗(yàn)（畢竟以前有上過數(shù)字邏輯之類的課程，所以學(xué)習(xí)起來會相對容易一點(diǎn)）。正所謂，磨刀不誤砍柴工，所以在實(shí)驗(yàn)前期，準(zhǔn)備工作是很重要的。我們花了一部分時(shí)間去了解何謂四位并行加法器以及它的工作原理。這一部分我們是參考《計(jì)算機(jī)組成與結(jié)構(gòu)》和《計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)教程》這兩本書中的介紹來完成的。因?yàn)橛型耆嗤睦庸┪覀儏⒖?，所以說這部分任務(wù)比較容易的就完成了。接下來，我們又花了一部分時(shí)間來了解Muxplus2以及如何聯(lián)機(jī)操作。在所有的前期工作都完成的情況下我們才開始著手做這個實(shí)驗(yàn)（如畫圖），這樣避免了我們在實(shí)驗(yàn)時(shí)走過多的彎路。由于對試驗(yàn)箱的工作原理等不了解，在接下來的連線階段就比較困難了。此時(shí)，我們幾乎是兩眼一抹黑，完全不知該如何連線。我們不得不去和其他選擇做相同實(shí)驗(yàn)的同學(xué)一起討論關(guān)于如何連線的問題。通過大家在一起討論和老師的建議，我們把它和乘法器實(shí)驗(yàn)作了比較（發(fā)現(xiàn)連線可以參考乘法器），發(fā)現(xiàn)了我們都沒有做相關(guān)的引腳綁定。就如同摸著石頭過河一樣，我們慢慢的接近正確的結(jié)果。經(jīng)過5周課程設(shè)計(jì)實(shí)驗(yàn)的學(xué)習(xí)，讓我