數(shù)字電子技術(shù)-組合邏輯電路

第四章組合邏輯電路4.1組合邏輯電路的特點和分析方法4.1.1組合邏輯電路的特點和邏輯功能的描述一、組合邏輯電路的特點從功能上從電路結(jié)構(gòu)上任意時刻的輸出僅取決于該時刻的輸入不含記憶（存儲）元件二、邏輯功能的描述Y1、Y2、Y3的狀態(tài)只取決于A、B、C當前的狀態(tài)例：4.1.2組合邏輯電路的分析方法把邏輯圖轉(zhuǎn)換成邏輯函數(shù)式或者真值表的方式，以便于更加直觀地展現(xiàn)電路所執(zhí)行的邏輯功能。例1：分析電路的邏輯功能不能直觀顯示邏輯功能，進一步列出真值表ABCD0000000000101100100110011000010010101011100110110011110110001011001110101011010111011100000110101111100111111000從表中可以看出：當A、B、C、D中有奇數(shù)個為1時，Y=1；當A、B、C、D中有偶數(shù)個為1或者沒有1時，Y=0。所以，這是一個奇偶檢測電路。例2：組合電路如圖所示，分析該電路的邏輯功能。解：（1）由邏輯圖逐級寫出表達式（借助中間變量P）。（2）化簡與變換：（3）由表達式列出真值表。

（4）分析邏輯功能：當A、B、C三個變量不一致時，輸出為“1”，所以這個電路稱為“不一致電路”。000001010011100101110111ABC01111110L真值表4.2常用的組合邏輯電路譯碼：將輸入的代碼“翻譯”成另外一種代碼輸出。常用的有：二進制譯碼器，二－十進制譯碼器和七段顯示譯碼器等幾類。1.二進制譯碼器例：2線－4線譯碼器雙2線－4線譯碼器74HC139低電平輸出選通控制端74HC139的真值表(功能表)：輸入輸出A1A01XX11110001110001110101010110110111利用附加的選通控制端進行擴展例：用74HC139（2線－4線譯碼器）3線－8線譯碼器A2=0A2=1(1)(2)二進制譯碼器—74LS138簡化邏輯符號輸入輸出G1G2G3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××10××100100100100100100100100×××××××××00000101001110010111011111111111111111111111111101111111101111111101111111101111111101111111101111111101111111102.二－十進制譯碼器將輸入的10個BCD代碼分別譯成10個輸出端上的高（或低）電平信號。 BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生例：74HC423.七段顯示譯碼器七段顯示譯碼器的功能時將BCD碼譯成七段字符顯示器驅(qū)動電路所需的7位輸入代碼。BCD輸入輸出DCBAabcdefg字形00001111110000101100000010110110100111111001010001100110101101101101100011111011111100001000111111110011110011101000011011011001100111000100011110110010111110000111111110000000七段顯示譯碼器的真值表七段顯示譯碼器74LS49的邏輯圖當接低電平時，字符顯示器處于熄滅狀態(tài)4.2.2編碼器編碼：將一組編碼輸入的每一個信號編成一個與之對應的輸出代碼。普通編碼器正常工作時只允許輸入一個編碼信號，不允許同時輸入兩個以上的編碼輸入信號，否則輸出將出現(xiàn)錯誤狀態(tài)。優(yōu)先編碼器同時有兩個以上的編碼輸入信號時，只對其中優(yōu)先權(quán)最高的一個進行編碼。1.普通編碼器例：8線－3線普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無關(guān)項化簡，得：2.優(yōu)先編碼器例：8線－3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低）輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y010000000000X1000000001XX100000010XXX10000011XXXX1000100XXXXX1

00101XXXXXX1

0110XXXXXXX1

111低電平有效實例：74LS148選通輸入端為0時，電路工作選通輸出端為0時，電路工作無編碼輸入擴展端為0時，電路工作有編碼輸入輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X0111111110100011111111111074LS148的邏輯功能描述：

(1)編碼輸入端：邏輯符號輸入端上面均有“－”號，這表示編碼輸入低電平有效。I0~I7優(yōu)先權(quán)最高低電平有效允許編碼，但無有效編碼請求

(2)編碼輸出端：從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2、Y1、Y0（3）選通輸入端：只有在=0時，編碼器才處于工作狀態(tài)；而在=1時，編碼器處于禁止狀態(tài)，所有輸出端均被封鎖為高電平。SS禁止狀態(tài)工作狀態(tài)允許編碼，但無有效編碼請求（4）選通輸出端YS和擴展輸出端YEX：為擴展編碼器功能而設(shè)置。正在優(yōu)先編碼

編碼器的擴展

例：試用兩片74LS148接成16線－4線優(yōu)先編碼器，將A0～A1516個低電平輸入信號編為0000～111116個4位二進制代碼。其中A15的優(yōu)先權(quán)最高，A0的優(yōu)先權(quán)最低。解：由于1片74LS148只有8個編碼輸入端，所以需要2片74LS148才能對16個輸入信號進行編碼。74LS148(1)74LS148(2)圖4.3.5用74LS148接成的16線—4線優(yōu)先編碼器優(yōu)先權(quán)最高編碼輸出的最高位(1)片無有效編碼請求時才允許(2)片編碼0編碼輸出為原碼0110011101174LS148(1)74LS148(2)若全為1001111000101014.2.3數(shù)據(jù)選擇器由輸入的地址代碼指定從輸入的一組數(shù)據(jù)中選出一個送到輸出端。A1A0Y11XX0000D10001D11010D12011D13例：“雙四選一”，74HC153分析其中的一個“四選一”利用選通控制端擴展

例：用兩個“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個輸入中選中一個“八選一”的八個數(shù)據(jù)需要3位地址代碼指定其中任何一個2DA2D4DGYD10D6741511257VccY82346GND013A0514D911D1516A11371D4.2.4加法器1.一位加法器全加器：將兩個1位二進制數(shù)及來自低位的進位相加輸入輸出CIABSCO000000011001010011011001010101110011111174LS183輸入輸出CIABSCO00000001100101001101100101010111001111112、多位數(shù)加法器（1）4位串行進位加法器(A3A2A1A0+B3B2B1B0)CICO∑

CICO∑

CICO∑

CICO∑

0A0

B0

A1

B1

A2

B2

A3

B3

S0

C0

S1

S2

S3

C1

C2

C3

優(yōu)點：簡單缺點：慢(2)超前進位加法器基本原理：加到第i位的進位輸入信號是兩個加數(shù)第i位以前各位（0~j-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點：快，每1位的和及最后的進位基本同時產(chǎn)生。缺點：電路復雜。輸入輸出ABFA＞BFA＜BFA=B000110110010101000011．1位數(shù)值比較器

列出真值表4.2.5數(shù)值比較器用來比較兩個數(shù)的數(shù)值大小，給出“大于”、“小于”或者“相等”的輸出信號。2.多位數(shù)值比較器74LS85例：比較兩個8位二進制數(shù)的大小4.3.1簡單電路的設(shè)計1.邏輯抽象分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表2.從真值表寫出邏輯函數(shù)式3.選定器件的類型4.根據(jù)所選器件：對邏輯式化簡（用門） 變換（用MSI） 或進行相應的描述（PLD）5.從邏輯式畫出邏輯圖

4.3組合邏輯電路的設(shè)計方法設(shè)計舉例：設(shè)計一個三人表決邏輯電路，規(guī)定必須有兩人以上同意，方案方可通過。1.抽象三人態(tài)度為A、B、C，且1狀態(tài)代表同意，0狀態(tài)代表不同意。表決結(jié)果以Z表示，且1為提案通過，0為未通過。2.寫出邏輯表達式輸入變量輸出ABCZ000000100100011110001011110111113.選用小規(guī)模集成的門電路4.化簡5.畫出邏輯圖用與門和或門用與非門采用中規(guī)模集成的常用組合邏輯電路設(shè)計一、選用數(shù)據(jù)選擇器1.抽象2.寫出邏輯表達式3.變換4.畫出邏輯圖用8選1數(shù)據(jù)選擇器74151實現(xiàn)：解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達式：

Z=m3+m5+m6+m7

CBA74151YGABC00001111Z=m3+m5+m6+m7用一片74138加一個與非門就可實現(xiàn)該邏輯函數(shù)。二、用譯碼器和門電路實現(xiàn)4.3.2復雜電路的設(shè)計采用層次化的設(shè)計方法將整個邏輯電路劃分成若干個比較大的頂級模塊。再將其逐級劃分成更小的模塊，直到劃分為能夠?qū)崿F(xiàn)的、規(guī)模較小的底層模塊電路為止。實現(xiàn)方式自頂向下自底向上

4.4組合邏輯電路中的競爭冒險

競爭冒險——由于門電路延遲時間（傳輸時間）的存在，產(chǎn)生組合邏輯之外的干擾脈沖的現(xiàn)象稱為競爭—冒險現(xiàn)象。由于G1門的延遲時間tpd2輸出端出現(xiàn)了一個正向窄脈沖。一、產(chǎn)生競