數(shù)電第三章 組合邏輯電路

數(shù)字電子技術(shù)基礎(chǔ)組合邏輯電路

組合邏輯電路學(xué)習(xí)要點二進(jìn)制、二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換邏輯代數(shù)的公式與定理、邏輯函數(shù)化簡邏輯門電路的邏輯符號及邏輯功能組合電路的分析方法和設(shè)計方法典型組合邏輯電路的功能

數(shù)字電路概述數(shù)字信號與數(shù)字電路模擬信號：在時間上和數(shù)值上連續(xù)的信號。數(shù)字信號：在時間上和數(shù)值上不連續(xù)的（即離散的）信號。uu模擬信號波形數(shù)字信號波形tt對模擬信號進(jìn)行傳輸、處理的電子線路稱為模擬電路。對數(shù)字信號進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。（1）工作信號是二進(jìn)制的數(shù)字信號，在時間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀態(tài)（即0和1兩個邏輯值）。（2）在數(shù)字電路中，研究的主要問題是電路的邏輯功能，即輸入信號的狀態(tài)和輸出信號的狀態(tài)之間的邏輯關(guān)系。（3）對組成數(shù)字電路的元器件的精度要求不高，只要在工作時能夠可靠地區(qū)分0和1兩種狀態(tài)即可。數(shù)字電路的特點（1）進(jìn)位制：表示數(shù)時，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計數(shù)制，簡稱進(jìn)位制。數(shù)制與編碼（2）基數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個數(shù)。（3）位權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對應(yīng)著該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個冪。1、數(shù)制數(shù)碼為：0～9；基數(shù)是10。運算規(guī)律：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制數(shù)的權(quán)展開式：(1)、十進(jìn)制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個十進(jìn)制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積之和，稱權(quán)展開式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－2(2)、二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運算規(guī)律：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制數(shù)的權(quán)展開式：如：(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2

＝(5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0.0=0，0.1=0，1.0=0，1.1=1運算規(guī)則各數(shù)位的權(quán)是２的冪二進(jìn)制數(shù)只有0和1兩個數(shù)碼，它的每一位都可以用電子元件來實現(xiàn)，且運算規(guī)則簡單，相應(yīng)的運算電路也容易實現(xiàn)。數(shù)碼為：0～7；基數(shù)是8。運算規(guī)律：逢八進(jìn)一，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開式：如：(207.04)10＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)10(3)、八進(jìn)制(4)、十六進(jìn)制數(shù)碼為：0～9、A～F；基數(shù)是16。運算規(guī)律：逢十六進(jìn)一，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開式：如：(D8.A)2＝13×161

＋8×160＋10×16－1＝(216.625)10各數(shù)位的權(quán)是8的冪各數(shù)位的權(quán)是16的冪結(jié)論①一般地，N進(jìn)制需要用到N個數(shù)碼，基數(shù)是N；運算規(guī)律為逢N進(jìn)一。②如果一個N進(jìn)制數(shù)M包含ｎ位整數(shù)和ｍ位小數(shù)，即(an-1an-2…a1a0·a－1a－2…a－m)2則該數(shù)的權(quán)展開式為：(M)2

＝an-1×Nn-1

＋

an-2×Nn-2

＋…＋a1×N1＋

a0

×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由權(quán)展開式很容易將一個N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。數(shù)制轉(zhuǎn)換（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：將二進(jìn)制數(shù)由小數(shù)點開始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。將N進(jìn)制數(shù)按權(quán)展開，即可以轉(zhuǎn)換為十進(jìn)制數(shù)。(1)、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換1101010.01000＝(152.2)8（2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。 =011111100.010110(374.26)8(2)、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16

二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。(3)、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)采用的方法—基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。整數(shù)部分采用基數(shù)連除法，小數(shù)部分采用基數(shù)連乘法。轉(zhuǎn)換后再合并。整數(shù)部分采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10＝(101100.011)2采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。

用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼、字母、符號等信息稱為編碼。

用以表示十進(jìn)制數(shù)碼、字母、符號等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。

數(shù)字系統(tǒng)只能識別0和1，怎樣才能表示更多的數(shù)碼、符號、字母呢？用編碼可以解決此問題。

二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2b1b0來表示十進(jìn)制數(shù)中的0~9十個數(shù)碼。簡稱BCD碼。2421碼的權(quán)值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點是任何相鄰的兩個碼字，僅有一位代碼不同，其它位相同。

用四位自然二進(jìn)制碼中的前十個碼字來表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421BCD碼。2、編碼邏輯門電路獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。邏輯0和1：電子電路中用高、低電平來表示。邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。基本邏輯關(guān)系及其門電路1、與邏輯和與門電路當(dāng)決定某事件的全部條件同時具備時，結(jié)果才會發(fā)生，這種因果關(guān)系叫做與邏輯。實現(xiàn)與邏輯關(guān)系的電路稱為與門。F=AB與門的邏輯功能可概括為：輸入有0，輸出為0；輸入全1，輸出為1。F=AB邏輯與（邏輯乘）的運算規(guī)則為：與門的輸入端可以有多個。下圖為一個三輸入與門電路的輸入信號A、B、C和輸出信號F的波形圖。2、或邏輯和或門電路在決定某事件的條件中，只要任一條件具備，事件就會發(fā)生，這種因果關(guān)系叫做或邏輯。實現(xiàn)或邏輯關(guān)系的電路稱為或門。F=A+B或門的邏輯功能可概括為：輸入有1，輸出為1；輸入全0，輸出為0。F=A+B邏輯或（邏輯加）的運算規(guī)則為：或門的輸入端也可以有多個。下圖為一個三輸入或門電路的輸入信號A、B、C和輸出信號F的波形圖。3、非邏輯和非門電路決定某事件的條件只有一個，當(dāng)條件出現(xiàn)時事件不發(fā)生，而條件不出現(xiàn)時，事件發(fā)生，這種因果關(guān)系叫做非邏輯。實現(xiàn)非邏輯關(guān)系的電路稱為非門，也稱反相器。輸入A為高電平1(5V)時，三極管飽和導(dǎo)通，輸出F為低電平0（0V)；輸入A為低電平0(0V)時，三極管截止，輸出F為高電平1（4.7V)。邏輯非（邏輯反）的運算規(guī)則為：4、復(fù)合門電路將與門、或門、非門組合起來，可以構(gòu)成多種復(fù)合門電路。由與門和非門構(gòu)成與非門。（1）與非門與非門的邏輯功能可概括為：輸入有0，輸出為1；輸入全1，輸出為0。集成門電路1、TTL與非門①輸入信號不全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，V2、V5截止，V3、V4導(dǎo)通忽略iB3，輸出端的電位為：輸出F為高電平1。uF≈5―0.7―0.7＝3.6V3.6V3.6V②輸入信號全為1：如uA=uB=3.6V2.1V則uB1=2.1V，V2、V5導(dǎo)通，V3、V4截止輸出端的電位為：uF=UCES＝0.3V輸出F為低電平0。功能表真值表邏輯表達(dá)式：輸入有0，輸出為1；輸入全1，輸出為0。內(nèi)含4個兩輸入端的與非門，電源線及地線公用。內(nèi)含兩個4輸入端的與非門，電源線及地線公用。1.懸空的輸入端相當(dāng)于接高電平。2.為了防止干擾，一般將懸空的輸入端與有效端并接或接高電平。由或門和非門構(gòu)成或非門。（2）或非門或非門的邏輯功能可概括為：輸入有1，輸出為0；輸入全0，輸出為1。（二）異或門（74LS86）邏輯關(guān)系:相異出1；相同出0（三）三態(tài)門（TSL）導(dǎo)通截止當(dāng)Ｅ為低電平時電路處于第三狀態(tài):禁止態(tài)（高阻態(tài)）

當(dāng)Ｅ為高電平時&ABF符號功能表高電平起作用&ABF符號功能表低電平起作用(四)集電極開路的與非門（OC門）集電極懸空a）電路圖b）邏輯符號使用時必須外接電阻和電源負(fù)載也可以是繼電器、發(fā)光二極管等2．ＯＣ門主要用途

1）實現(xiàn)“線與”功能

00截止截止導(dǎo)通導(dǎo)通01導(dǎo)通截止截止導(dǎo)通1110真值表00012）實現(xiàn)電平轉(zhuǎn)換

一般LSTTL電路輸出高電平為3.4Ｖ，低電平為0.35Ｖ，若要把邏輯電平變換成更高（例如15Ｖ）的輸出電平，以滿足其它形式的邏輯門電路或某些特殊的要求。+15V+15V3）驅(qū)動顯示器件和執(zhí)行機構(gòu)

可以用ＯＣ門直接驅(qū)動小電珠或發(fā)光二極管（需串聯(lián)限流電阻）。

例如圖所示，為74LS00與非門構(gòu)成的電路，Ａ端為信號輸入端，Ｂ端為控制端，試根據(jù)其輸入波形畫出其輸出波形。Y2、CMOS門電路（1）uA＝0V時，VN截止，VP導(dǎo)通。輸出電壓uF＝VDD＝10V。（2）uA＝10V時，VN導(dǎo)通，VP截止。輸出電壓uF＝0V。CMOS非門CMOS與非門①A、B當(dāng)中有一個或全為低電平0時，VN1、VN2中有一個或全部截止，VP1、VP2中有一個或全部導(dǎo)通，輸出F為高電平1。②只有當(dāng)輸入A、B全為高電平1時，VN1和VN2才會都導(dǎo)通，VP1和VP2才會都截止，輸出F才會為低電平0。CMOS或非門①只要輸入A、B當(dāng)中有一個或全為高電平1，VP1、VP2中有一個或全部截止，VN1、VN2中有一個或全部導(dǎo)通，輸出F為低電平0。②只有當(dāng)A、B全為低電平0時，VP1和VP2才會都導(dǎo)通，VN1和VN2才會都截止，輸出F才會為高電平1。（四）CMOS傳輸門和模擬開關(guān)CMOS傳輸門a）電路b）邏輯符號CMOS傳輸門和一個反相器結(jié)合起來，稱為模擬開關(guān)。Ｃ=1，傳輸門導(dǎo)通；Ｃ=0，傳輸門斷開。模擬開關(guān)a）電路圖b）符號圖CD4066是一種用途廣泛的四雙向模擬開關(guān)，內(nèi)部有四個模擬開關(guān)和四個控制端。話筒選擇電路話筒選擇電路TTL與CMOS連接規(guī)則一種類型的集成電路（作為前級驅(qū)動門）要能直接驅(qū)動另一種類型的集成電路（作為后級負(fù)載門），必須保證電平和電流兩方面的適配，即驅(qū)動門必須能為后一級的負(fù)載門提供符合要求的高、低電平和足夠的輸入電流，這就必須同時滿足下列四式：

邏輯函數(shù)及其化簡將門電路按照一定的規(guī)律連接起來，可以組成具有各種邏輯功能的邏輯電路。分析和設(shè)計邏輯電路的數(shù)學(xué)工具是邏輯代數(shù)（又叫布爾代數(shù)或開關(guān)代數(shù)）。邏輯代數(shù)具有3種基本運算：與運算（邏輯乘）、或運算（邏輯加）和非運算（邏輯非）。一、邏輯函數(shù)用有限個與、或、非邏輯運算符，按某種邏輯關(guān)系將邏輯變量A、B、C、...連接起來，所得的表達(dá)式F=f（A、B、C、...）稱為邏輯函數(shù)。二、邏輯函數(shù)的表示方法真值表邏輯函數(shù)式

邏輯圖波形圖輸入變量不同取值組合與函數(shù)值間的對應(yīng)關(guān)系列成表格用邏輯符號來表示函數(shù)式的運算關(guān)系輸入變量輸出變量取值：邏輯0、邏輯1。邏輯0和邏輯1不代表數(shù)值大小，僅表示相互矛盾、相互對立的兩種邏輯態(tài)反映輸入和輸出波形變化的圖形又叫時序圖

邏輯函數(shù)的表示方法例：邏輯變量值函數(shù)值A(chǔ)BY001010100111邏輯函數(shù)Y的真值表輸入變量狀態(tài)按二進(jìn)制由小到大的順序開關(guān)扳在上面開關(guān)扳在下面真值表用各變量的與、或、非邏輯運算的組合表示邏輯函數(shù)。邏輯變量值函數(shù)值A(chǔ)BY001010100111邏輯函數(shù)表達(dá)式：邏輯函數(shù)表達(dá)式真值表與邏輯函數(shù)表達(dá)式間的轉(zhuǎn)換：111001010100YBA函數(shù)值邏輯變量值

真值表：反變量原變量AB基本乘積項邏輯函數(shù)表達(dá)式：&&邏輯圖波形圖：是由輸入變量的所有可能取值組合的高、低電平及其對應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。F＝ＡＢ＋ＢＣＡＢＣF００００００１００１０００１１１１０００１０１０１１０１１１１１００００波形圖邏輯變量值函數(shù)值A(chǔ)BY001010100111二變量卡諾圖

一個小方格代表一個最小項，然后將這些最小項按照一定規(guī)律排列起來。三變量卡諾圖

m0m1m3m2m4m5m7m6

BC

00

01

11

10

A

01相鄰的兩狀態(tài)只可有一個變量發(fā)生變化卡諾圖ABCD0001111000011110四變量卡諾圖單元編號0010，對應(yīng)于最小項：ABCD=0100時函數(shù)取值函數(shù)取0、1均可。只有一項不同ABY001010100111ABF001010100111真值表相同邏輯函數(shù)Y與F相等邏輯函數(shù)相等邏輯代數(shù)中的基本公式和定律2)結(jié)合律公式5：公式5′：

3)分配律公式6：公式6′：3．邏輯代數(shù)中的一些特殊定律

1)重疊律公式7：公式7′：邏輯代數(shù)中的基本公式和定律2)反演律(摩根定律)

公式8：公式8′：3)非非律(否定律或還原律)

公式9：邏輯代數(shù)中的基本公式和定律（二）、常用公式公式10：證明：應(yīng)用舉例：證明：應(yīng)用舉例：DCBCADCBCAA++=++被吸收公式11：邏輯代數(shù)中的基本公式和定律A+AB=AA+AB=A(1+B)=A?1=A應(yīng)用舉例：被吸收證明：公式12：邏輯代數(shù)中的基本公式和定律證明：1吸收公式13：邏輯代數(shù)中的基本公式和定律公式可推廣：可以是任意多個變量只要包含B和C函數(shù)的簡化依據(jù)

邏輯電路所用門的數(shù)量少

每個門的輸入端個數(shù)少

邏輯電路構(gòu)成級數(shù)少

邏輯電路保證能可靠地工作降低成本提高電路的工作速度和可靠性邏輯函數(shù)的簡化同一個函數(shù)可以有不同的表達(dá)式，即使對于某一類表達(dá)式而言，其表達(dá)式也不是唯一的，有的較復(fù)雜的，有的較簡單，相應(yīng)的邏輯電路也較復(fù)雜或較簡單。利用公式Ａ＋Ａ＝1，將兩項合并為一項，并消去一個變量。

若兩個乘積項中分別包含同一個因子的原變量和反變量，而其他因子都相同時，則這兩項可以合并成一項，并消去互為反變量的因子。運用摩根定律運用分配律運用分配律

如果乘積項是另外一個乘積項的因子，則這另外一個乘積項是多余的。運用摩根定律利用公式Ａ＋ＡＢ＝Ａ，消去多余的項。利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的變量。

如果一個乘積項的反是另一個乘積項的因子，則這個因子是多余的。利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項配上其所缺的變量，以便用其它方法進(jìn)行化簡。利用公式Ａ＋Ａ＝Ａ，為某項配上其所能合并的項。組合邏輯電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反饋環(huán)路（無記憶）。

組合邏輯電路的分析與設(shè)計組合邏輯電路的分析邏輯圖邏輯表達(dá)式11最簡與或表達(dá)式化簡22從輸入到輸出逐級寫出最簡與或表達(dá)式3真值表34電路的邏輯功能當(dāng)輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。4例：分析下圖的邏輯功能

&&&&ABF真值表相同為“0”不同為“1”異或門=1組合邏輯電路的設(shè)計真值表電路功能描述例：用與非門設(shè)計一個交通報警控制電路。交通信號燈有紅、綠、黃3種，3種燈分別單獨工作或黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號。設(shè)紅、綠、黃燈分別用A、B、C表示，燈亮?xí)r其值為1，燈滅時其值為0；輸出報警信號用F表示，燈正常工作時其值為0，燈出現(xiàn)故障時其值為1。1窮舉法設(shè)置輸入輸出變量。（變量名稱，狀態(tài)）根據(jù)邏輯要求列出真值表。2邏輯表達(dá)式最簡與或表達(dá)式化簡324邏輯變換345邏輯電路圖5真值表電路功能描述例：用與非門設(shè)計一個舉重裁判表決電路。設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴?fù)耆e上的裁決由每一個裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才亮。設(shè)輸入變量：主裁判為變量A，副裁判分別為B和C，按下為1，不按為0；輸出變量：燈為Y，亮為1，不亮為0。窮舉法邏輯表達(dá)式設(shè)置輸入輸出變量。（變量名稱，狀態(tài)）根據(jù)邏輯要求列出真值表。最簡與或表達(dá)式化簡邏輯變換邏輯電路圖集成組合邏輯電路組合邏輯電路的品種很多，常見的有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)字比較器、加法器等。由于這些電路應(yīng)用很廣泛，因此，有專用的中規(guī)模集成器件（MSI）。采用MSI實現(xiàn)邏輯函數(shù)不僅可以縮小體積，而且可以大大提高電路的可靠性，使設(shè)計更為簡單。中規(guī)模功能器件一般有通用性、能“自擴展”、電路內(nèi)部一般設(shè)置有緩沖門等特點。

常用的組合電路783.4.1編碼器3.4.2譯碼器

3.4.3數(shù)據(jù)選擇器

（MUX）

3.4.4數(shù)據(jù)分配器

3.4.5數(shù)值比較器

3.4.6加法器

3.4.1編碼器79所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。n個二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不同的組合，可以表示2n個信號。一、二進(jìn)制編碼器（以三位二進(jìn)制為例）將信號狀態(tài)編制成二進(jìn)制代碼對全班學(xué)生進(jìn)行編碼,至少幾位二進(jìn)制？

74HC148的邏輯框圖

801、二進(jìn)制譯碼器81將n個輸入的組合碼譯成2n種電路狀態(tài)。也叫n---2n譯碼器。譯碼器的輸入：

一組二進(jìn)制代碼譯碼器的輸出：一組高低電平信號譯碼器

2線-4線譯碼器

82833-8

譯碼器2、二進(jìn)制譯碼器應(yīng)用舉例3.4.2譯碼器8474HC138邏輯框圖

3-8

譯碼器74HC138的內(nèi)部線路附加控制端低電平輸出863線-8線譯碼器（74HC138）

輸入

輸出0×××××11111111×1××××11111111××1×××111111111000000111111110000110111111100010110111111000111110111

11001001111011110010111111011001101111110110011111111110允許譯碼禁止譯碼反碼輸出只要有一個不同

87擴展為4線-16線譯碼器禁止譯碼允許譯碼88禁止譯碼允許譯碼89應(yīng)用：邏輯函數(shù)發(fā)生器

例：實現(xiàn)邏輯函數(shù)解：１．轉(zhuǎn)換為最小項表達(dá)式（配齊變量）２．寫成序數(shù)的形式步驟：3.轉(zhuǎn)換成與非表達(dá)式904、畫邏輯圖＆91例：用3-8譯碼器實現(xiàn)下列三變量2輸出函數(shù)。解：由于92接線圖:3-8

譯碼器F2F1&&ABC

1

93

某車間有三臺機器，用紅、黃兩個故障指示燈表示機器的工作情況。當(dāng)只有一臺機器有故障時，黃燈亮；若有兩臺機器同時發(fā)生故障時，紅燈亮；只有當(dāng)三臺機器都發(fā)生故障時，才會使紅、黃燈都亮。用74HC138和多輸入的與非門設(shè)計一個控制燈亮的邏輯電路。

故障指示燈943、二-十進(jìn)制譯碼器（BCD譯碼器）將輸入的一位BCD碼（四位二進(jìn)制數(shù)）譯成10種不同的電路狀態(tài)。BCD

譯碼器BCD

碼74HC42邏輯框圖9596二-十進(jìn)制譯碼器10輸出端對應(yīng)0-98421BCD偽碼電路設(shè)計時未使用約束項可自動識別偽碼974、七段顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段數(shù)碼顯示管共陰極半導(dǎo)體七段數(shù)碼管BS201a）管腳排列圖b）內(nèi)部接線圖共陽極半導(dǎo)體七段數(shù)碼管BS204a）管腳排列圖b）內(nèi)部接線圖陰極共接，陽極為1時該發(fā)光二極管亮陽極共接，陰極為0時該發(fā)光二極管亮99顯示器件

常用的是七段顯示器件111111001100001111001abcdefgabcdfge0110011101101110111111110000111111111110111101101七段顯示譯碼器100

顯示譯碼器與顯示器件的連接bfacdegbfacdegDCBA半導(dǎo)體數(shù)碼管的優(yōu)點

工作電壓低（1.7～1.9Ｖ），體積小，可靠性高，壽命長（>1萬小時），響應(yīng)速度快（<10ns），顏色豐富等。

缺點

耗電比液晶數(shù)碼管大，工作電流一般為幾mA至幾十mA

。

74HC48BCD共陰七段譯碼/驅(qū)動器101102顯示74HC48應(yīng)用于高電平驅(qū)動的共陰極顯示器。當(dāng)輸入信號為0000～1001時，分別顯示0～9數(shù)字信號:

12345678901作為輸入端103104當(dāng)輸入1010～1110時，顯示穩(wěn)定的非數(shù)字信號；當(dāng)輸入為1111時，七個顯示段全暗:1051）滅燈功能

應(yīng)用：字型閃爍（為連續(xù)脈沖）00000000作為輸入端1062）試燈功能(利用試燈輸入信號來測試數(shù)碼管的好壞)作為輸入端101111111任意任意B損壞1073）滅零功能

作為輸出端00000000100000108

與配合使用，可消去混合小數(shù)的前零和無用的尾零。例如一個七位數(shù)顯示器，如要將006.0400顯示成6.04。

109110111CD4511與七段顯示器件的連接：（取220Ω）3.4.3數(shù)據(jù)選擇器（MUX）112從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐罚Q為數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號輸入信號輸出信號

數(shù)據(jù)選擇器類似一個多擲開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。1、數(shù)據(jù)選擇器的功能及工作原理1132、八選一數(shù)據(jù)選擇器

1148選1MUX的性質(zhì)（函數(shù)式）3、數(shù)據(jù)選擇器的應(yīng)用（1）功能擴展

兩片74HC151構(gòu)成的16選1數(shù)據(jù)選擇器116（2）實現(xiàn)組合邏輯函數(shù)例：八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)。

２．寫成序數(shù)的形式

解：１．配齊變量117八選一數(shù)據(jù)選擇器的輸出表達(dá)式為：（設(shè)）要實現(xiàn)的函數(shù)：

比較上面兩式可知：若F118例：用八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)。

119若F120用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)3.4.4數(shù)據(jù)分配器121

數(shù)據(jù)分配器能根據(jù)地址信號將一路輸入數(shù)據(jù)按需要分配給某一個對應(yīng)的輸出端，它的操作過程是數(shù)據(jù)選擇器的逆過程。

其功能相當(dāng)于一個波段開關(guān)，如圖所示。